JPH0477260U - - Google Patents
Info
- Publication number
- JPH0477260U JPH0477260U JP1990120541U JP12054190U JPH0477260U JP H0477260 U JPH0477260 U JP H0477260U JP 1990120541 U JP1990120541 U JP 1990120541U JP 12054190 U JP12054190 U JP 12054190U JP H0477260 U JPH0477260 U JP H0477260U
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- semiconductor
- stepped portion
- semiconductor element
- storage hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000000919 ceramic Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
第1図は本考案に係る半導体装置用セラミツク
パツケージの一例を示す断面図、第2図はその平
面図、第3図は中継端子を設けた場合の説明図、
第4図はTABテープの説明図、第5図は従来の
パツケージの断面図、第6図はその平面図を示す
。 32……素子収納穴、34……段部、35……
回路パターン、36……キヤツプ、38……ヒー
トシンク、42……リードピン、44……外側壁
、46……凹部、48……半導体素子、50……
導体、54……TABテープ。
パツケージの一例を示す断面図、第2図はその平
面図、第3図は中継端子を設けた場合の説明図、
第4図はTABテープの説明図、第5図は従来の
パツケージの断面図、第6図はその平面図を示す
。 32……素子収納穴、34……段部、35……
回路パターン、36……キヤツプ、38……ヒー
トシンク、42……リードピン、44……外側壁
、46……凹部、48……半導体素子、50……
導体、54……TABテープ。
Claims (1)
- 【実用新案登録請求の範囲】 1 半導体素子を収納搭載する素子収納穴を有し
、該素子収納穴の周囲に半導体素子と電気的に接
続される回路パターンが形成された段部を有し、
該回路パターンが内部回路パターンを介して外部
接続用端子に接続された半導体装置用セラミツク
パツケージにおいて、 前記素子収納穴および前記段部の外側壁で囲ま
れる凹部の平面外周形状が円形に形成されている
ことを特徴とする半導体装置用セラミツクパツケ
ージ。 2 素子収納穴に半導体素子が搭載され、素子収
納穴周囲の段部上に形成された回路パターンと半
導体素子とが導体により接続され、該回路パター
ンが内部回路パターンを介して外部接続用端子に
接続され、半導体素子がキヤツプにより気密に封
止された半導体装置において、 前記素子収納穴および前記段部の外側壁で囲ま
れる凹部の平面外周形状が円形に形成されている
ことを特徴とする半導体装置。 3 半導体素子と段部上の回路パターンとを接続
する導体にTABテープを用いたことを特徴とす
る請求項2記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1990120541U JPH0477260U (ja) | 1990-11-17 | 1990-11-17 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1990120541U JPH0477260U (ja) | 1990-11-17 | 1990-11-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0477260U true JPH0477260U (ja) | 1992-07-06 |
Family
ID=31868443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1990120541U Pending JPH0477260U (ja) | 1990-11-17 | 1990-11-17 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0477260U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011134773A (ja) * | 2009-12-22 | 2011-07-07 | Sumitomo Metal Electronics Devices Inc | 半導体素子収納用パッケージ |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50122175A (ja) * | 1974-03-01 | 1975-09-25 | ||
JPS6490546A (en) * | 1987-07-16 | 1989-04-07 | Digital Equipment Corp | Tab bonding type semiconductor chip package |
-
1990
- 1990-11-17 JP JP1990120541U patent/JPH0477260U/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50122175A (ja) * | 1974-03-01 | 1975-09-25 | ||
JPS6490546A (en) * | 1987-07-16 | 1989-04-07 | Digital Equipment Corp | Tab bonding type semiconductor chip package |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011134773A (ja) * | 2009-12-22 | 2011-07-07 | Sumitomo Metal Electronics Devices Inc | 半導体素子収納用パッケージ |