JPH02129739U - - Google Patents
Info
- Publication number
- JPH02129739U JPH02129739U JP1989037556U JP3755689U JPH02129739U JP H02129739 U JPH02129739 U JP H02129739U JP 1989037556 U JP1989037556 U JP 1989037556U JP 3755689 U JP3755689 U JP 3755689U JP H02129739 U JPH02129739 U JP H02129739U
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- terminal
- molded package
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
第１図は本発明の実施例である集積回路素子の
内部構造を示す断面図、第２図は上記集積回路素
子の外観を示す斜視図、第３図ａ，ｂ及びｃは、
それぞれ上記集積回路素子の端子受Ｂの部分の拡
大図、内部回路構造を示す回路図、そしてこれら
の間を電気的に接続するための接続用端子の斜視
図、第４図は実際に上記集積回路素子を複数個重
ねて接続した様子を示す斜視図、第５図と第６図
は、本発明の他の実施例である集積回路素子の内
部構造を示す断面図である。 １０……集積回路素子、１１……モールドパツ
ケージ、１１１……底部分、１１２……蓋部分、
１２……リード端子、１２１……接続電極、１３
……穴、１４……端子受、１５……半導体集積回
路、１１１……底部分、１１２……蓋部分、１５
……半導体集積回路１５、１６……接続用端子。
内部構造を示す断面図、第２図は上記集積回路素
子の外観を示す斜視図、第３図ａ，ｂ及びｃは、
それぞれ上記集積回路素子の端子受Ｂの部分の拡
大図、内部回路構造を示す回路図、そしてこれら
の間を電気的に接続するための接続用端子の斜視
図、第４図は実際に上記集積回路素子を複数個重
ねて接続した様子を示す斜視図、第５図と第６図
は、本発明の他の実施例である集積回路素子の内
部構造を示す断面図である。 １０……集積回路素子、１１……モールドパツ
ケージ、１１１……底部分、１１２……蓋部分、
１２……リード端子、１２１……接続電極、１３
……穴、１４……端子受、１５……半導体集積回
路、１１１……底部分、１１２……蓋部分、１５
……半導体集積回路１５、１６……接続用端子。
Claims (1)
- 半導体集積回路と、上記半導体集積回路を内部
に収容してその周辺を取り囲むモールドパツケー
ジと、上記半導体集積回路に電気的に接続すると
共に、上記モールドパツケージの外部に突出した
りリード端子とから成る集積回路素子において、
上記モールドパツケージの表面には、他の集積回
路素子のリード端子が直接挿入・固定される端子
受が複数設けられ、同パツケージの内部には、こ
れら複数の端子受の一部を上記半導体集積回路、
リード端子または他の端子受と電気的に接続する
配線が施されていることを特徴とする集積回路素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989037556U JPH02129739U (ja) | 1989-03-31 | 1989-03-31 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989037556U JPH02129739U (ja) | 1989-03-31 | 1989-03-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02129739U true JPH02129739U (ja) | 1990-10-25 |
Family
ID=31544778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989037556U Pending JPH02129739U (ja) | 1989-03-31 | 1989-03-31 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02129739U (ja) |
-
1989
- 1989-03-31 JP JP1989037556U patent/JPH02129739U/ja active Pending