JPH0274063A - 半導体装置製造リード・フレーム - Google Patents
半導体装置製造リード・フレームInfo
- Publication number
- JPH0274063A JPH0274063A JP22575788A JP22575788A JPH0274063A JP H0274063 A JPH0274063 A JP H0274063A JP 22575788 A JP22575788 A JP 22575788A JP 22575788 A JP22575788 A JP 22575788A JP H0274063 A JPH0274063 A JP H0274063A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- leads
- lead frame
- lead
- clamping pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000007747 plating Methods 0.000 claims abstract description 18
- 239000011347 resin Substances 0.000 claims abstract description 10
- 229920005989 resin Polymers 0.000 claims abstract description 10
- 238000007789 sealing Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 3
- 238000005538 encapsulation Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置製造用リードフレームに関し、特に
樹脂封止型半導体装置の製造に用いるリード・フレーム
に関する。
樹脂封止型半導体装置の製造に用いるリード・フレーム
に関する。
第２図は従来の半導体装置製造用リード・フレームの平
面図を示すもので、半導体素子（図示しない）を載置す
るマウント部１と、このマウント部１の周囲に先端部が
集まるように配置された多数のインナー・リード２と、
タイバー３と、アウター・リード５とを一区分とする複
数個のパターン配列から成る。ここで、インナー・リー
ドまたはアウター・リードとはモールド樹脂層から見て
内または外となるリードの区分呼称である。このような
リード・フレームを用いて樹脂封止型半導体装置を組立
てるには、半導体素子マウント部１に半導体素子を載せ
、半導体素子の電極パッドと対応するインナー・リード
２の先端部との間を金属細線で接続し、ついで点線４で
示した範囲内にモールド樹脂を注入し、硬化せしめた後
、各リードをタイバー３から分離してそれぞれリード成
形することにより完成品を得るものである。従って、イ
ンナー・リード２先端には金属細線との接続が確実に行
えるように金、銀等のめっきが施され、また、アウター
・リード５には外部端子（図示しない）との半田付用の
錫半田めっきが施されているのが通常である。
面図を示すもので、半導体素子（図示しない）を載置す
るマウント部１と、このマウント部１の周囲に先端部が
集まるように配置された多数のインナー・リード２と、
タイバー３と、アウター・リード５とを一区分とする複
数個のパターン配列から成る。ここで、インナー・リー
ドまたはアウター・リードとはモールド樹脂層から見て
内または外となるリードの区分呼称である。このような
リード・フレームを用いて樹脂封止型半導体装置を組立
てるには、半導体素子マウント部１に半導体素子を載せ
、半導体素子の電極パッドと対応するインナー・リード
２の先端部との間を金属細線で接続し、ついで点線４で
示した範囲内にモールド樹脂を注入し、硬化せしめた後
、各リードをタイバー３から分離してそれぞれリード成
形することにより完成品を得るものである。従って、イ
ンナー・リード２先端には金属細線との接続が確実に行
えるように金、銀等のめっきが施され、また、アウター
・リード５には外部端子（図示しない）との半田付用の
錫半田めっきが施されているのが通常である。
しかしながら、上記のような従来のリード・フレームは
、樹脂封止工程が行われる際、封入金型が第２図の点線
４の部分からタイバー３までの間に型締圧をかけること
になるので、アウター・リード５のこの部分のめつき層
が型締圧によってつぶれアウター・リード５とタイバー
３とで囲まれる領域６上にはみ出し、リード切断または
成形時にヒゲ状に伸びてリード間を短縮させるという欠
点がある。
、樹脂封止工程が行われる際、封入金型が第２図の点線
４の部分からタイバー３までの間に型締圧をかけること
になるので、アウター・リード５のこの部分のめつき層
が型締圧によってつぶれアウター・リード５とタイバー
３とで囲まれる領域６上にはみ出し、リード切断または
成形時にヒゲ状に伸びてリード間を短縮させるという欠
点がある。
本発明の目的は、上記樹脂封入時におけるめっき層のつ
ぶれによるリード間短縮を生ぜしぬることなき半導体装
置製造用のリード・フレームを提供することである。
ぶれによるリード間短縮を生ぜしぬることなき半導体装
置製造用のリード・フレームを提供することである。
本発明によれば、半導体装置製造用リードフレームは、
半導体素子を載置するマウント部と、少くとも先端部に
めっき層を設けるインナー・リードと、樹脂封入金型の
型締圧のかかる部分を除く部分面上にのみめっき層を設
けるアウター・リードとを備えることを含んで構成され
る。
半導体素子を載置するマウント部と、少くとも先端部に
めっき層を設けるインナー・リードと、樹脂封入金型の
型締圧のかかる部分を除く部分面上にのみめっき層を設
けるアウター・リードとを備えることを含んで構成され
る。
以下図面を参照に本発明の詳細な説明する。
第１図は本発明の一実施例を示す半導体装置製造用リー
ド・フレームの平面図である。本実施例によれば、リー
ド・フレームはアウター・リード５の上表面のうち斜線
部分のみにめっき層７が形成され、樹脂封止金型の型締
圧のかかる点線４で示した部分からタイバー３までの部
分にはめっきが施されない。
ド・フレームの平面図である。本実施例によれば、リー
ド・フレームはアウター・リード５の上表面のうち斜線
部分のみにめっき層７が形成され、樹脂封止金型の型締
圧のかかる点線４で示した部分からタイバー３までの部
分にはめっきが施されない。
本発明によれば、リード・フレームは封止用金型の型締
圧がかかる部分のアウター・リード上には最初からめっ
き層が形成されていない為、めっき層のはみ出しは生じ
ない。従って、タイバーからのリードの切断または成形
時に従来のようなめっき層のつぶれとはみ出しによるヒ
ゲの発生問題は解決される。
圧がかかる部分のアウター・リード上には最初からめっ
き層が形成されていない為、めっき層のはみ出しは生じ
ない。従って、タイバーからのリードの切断または成形
時に従来のようなめっき層のつぶれとはみ出しによるヒ
ゲの発生問題は解決される。
第１図は本発明の一実施例を示す半導体装置製造用リー
ド・フレームの平面図、第２図は従来の半導体装置製造
用リード・フレームの平面図である。 １・・・半導体素子マウント部、２・・・インナー・リ
ード、３・・・タイバー、４・・・モールド樹脂注入領
域、５・・・アウター・リード、７・・・めっき層（斜
線部）。
ド・フレームの平面図、第２図は従来の半導体装置製造
用リード・フレームの平面図である。 １・・・半導体素子マウント部、２・・・インナー・リ
ード、３・・・タイバー、４・・・モールド樹脂注入領
域、５・・・アウター・リード、７・・・めっき層（斜
線部）。
Claims (1)
- 半導体素子を載置するマウント部と、少くとも先端部に
めっき層を設けるインナー・リードと、樹脂封入金型の
型締圧のかかる部分を除く部分面上にのみめっき層を設
けるアウター・リードとを備えることを特徴とする半導
体装置製造用リード・フレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22575788A JPH0274063A (ja) | 1988-09-09 | 1988-09-09 | 半導体装置製造リード・フレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22575788A JPH0274063A (ja) | 1988-09-09 | 1988-09-09 | 半導体装置製造リード・フレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0274063A true JPH0274063A (ja) | 1990-03-14 |
Family
ID=16834342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22575788A Pending JPH0274063A (ja) | 1988-09-09 | 1988-09-09 | 半導体装置製造リード・フレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0274063A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5769966A (en) * | 1994-05-11 | 1998-06-23 | The United States Of America As Represented By The Department Of Energy | Insulator coating for high temperature alloys method for producing insulator coating for high temperature alloys |
-
1988
- 1988-09-09 JP JP22575788A patent/JPH0274063A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5769966A (en) * | 1994-05-11 | 1998-06-23 | The United States Of America As Represented By The Department Of Energy | Insulator coating for high temperature alloys method for producing insulator coating for high temperature alloys |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7410835B2 (en) | Method for fabricating semiconductor package with short-prevented lead frame | |
| JPH10284525A (ja) | 半導体装置の製造方法 | |
| US6238953B1 (en) | Lead frame, resin-encapsulated semiconductor device and fabrication process for the device | |
| JPH06275764A (ja) | リードフレーム及びそのリードフレームを用いた半導体装置の製造方法 | |
| JPH0274063A (ja) | 半導体装置製造リード・フレーム | |
| JPH0274062A (ja) | 半導体装置製造用リード・フレーム | |
| JPS63310140A (ja) | 電子回路装置とその製造方法 | |
| KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
| JPH06196609A (ja) | リードフレームおよびそれを用いた半導体装置 | |
| JPH05218508A (ja) | 光半導体装置の製造方法 | |
| JP3127104B2 (ja) | 樹脂封止型半導体装置の封止用金型およびこれを用いた製造方法 | |
| KR100258852B1 (ko) | 반도체 패키지의 제조 방법 | |
| JPH05152487A (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
| JP2514818B2 (ja) | 集積回路基板の樹脂封止方法 | |
| JPH07153892A (ja) | リードフレーム | |
| JPH07321276A (ja) | リードフレーム及びそれを用いた半導体装置の製造方法 | |
| JP2979724B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2946775B2 (ja) | 樹脂封止金型 | |
| JPH029156A (ja) | 半導体装置の製造方法 | |
| KR940007948B1 (ko) | 수지봉지형(封止型) 반도체장치 및 그 제조방법 | |
| KR100186330B1 (ko) | 컬럼형 패키지의 제조방법 | |
| JPH02205061A (ja) | リードフレーム | |
| JPH0758271A (ja) | 半導体装置用リードフレームおよびそれを用いた半導体装置の製造方法 | |
| JPH03152964A (ja) | 樹脂封止型半導体装置用リードフレーム | |
| JPS6217383B2 (ja) |