KR100505391B1 - 반도체패키지및그제조방법 - Google Patents
반도체패키지및그제조방법 Download PDFInfo
- Publication number
- KR100505391B1 KR100505391B1 KR1019970069338A KR19970069338A KR100505391B1 KR 100505391 B1 KR100505391 B1 KR 100505391B1 KR 1019970069338 A KR1019970069338 A KR 1019970069338A KR 19970069338 A KR19970069338 A KR 19970069338A KR 100505391 B1 KR100505391 B1 KR 100505391B1
- Authority
- KR
- South Korea
- Prior art keywords
- pcb
- semiconductor
- semiconductor chip
- semiconductor chips
- protective member
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 101
- 238000004519 manufacturing process Methods 0.000 title abstract description 6
- 238000000034 method Methods 0.000 title 1
- 230000001681 protective effect Effects 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000003822 epoxy resin Substances 0.000 claims abstract description 10
- 229920000647 polyepoxide Polymers 0.000 claims abstract description 10
- 239000000919 ceramic Substances 0.000 claims abstract description 5
- 239000000853 adhesive Substances 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 229910001111 Fine metal Inorganic materials 0.000 abstract 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- FPWNLURCHDRMHC-UHFFFAOYSA-N 4-chlorobiphenyl Chemical compound C1=CC(Cl)=CC=C1C1=CC=CC=C1 FPWNLURCHDRMHC-UHFFFAOYSA-N 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- CJDNEKOMKXLSBN-UHFFFAOYSA-N 1-chloro-3-(4-chlorophenyl)benzene Chemical compound C1=CC(Cl)=CC=C1C1=CC=CC(Cl)=C1 CJDNEKOMKXLSBN-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
- H01L24/64—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
- H01L24/65—Structure, shape, material or disposition of the connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
본 발명에 의한 반도체 패키지와 그 제조방법은, 반도체 칩을 패턴이 형성된 피시비기판에 다수개 실장한 후, 상기 반도체 칩이 삽입안착될 수 있는 관통홀이 구비된 보호부재를 상기 피시비에 접착고정함과 아울러 그 보호부재의 관통홀에 에폭시 수지를 충진함으로써, 상기 반도체 칩의 패드와 상기 피시비기판과 연결된 마이크로 스프링이 안정적으로 고정되게 되어 전기적인 신뢰성이 향상되고, 또 상기 반도체 칩에서 발생한 열이 열전도도가 좋은 금속이나 세라믹으로 형성된 상기 보호부재에 의하여 효과적으로 방출되게 되어 열적으로 안정하며, 그리고 상기 피시비기판에 다수의 상기 반도체 칩을 실장한 후, 일괄적으로 그 반도체 칩을 보호할 수 있는 상기 보호부재를 접착고정할 수 있게 되어 작업성이 향상됨과 아울러 생산성이 증대되는 효과를 기대할 수 있게 된다.
Description
본 발명은 반도체 패키지와 그 제조방법에 관한 것으로, 특히 피시비기판에 마이크로 스프링으로 연결 실장된 반도체 칩이 안착할 수 있는 관통홀을 갖는 보호부재를 접착 및 고정하고 그 관통홀에 수지를 충진함으로써 상기 반도체 칩의 전기적인 신뢰성을 향상함과 아울러 그 반도체 칩에서 발생하는 열을 효과적으로 방출할 수 있도록 반도체 패키지와 그 제조방법에 관한 것이다.
일반적으로, 반도체 패키지는 형태와 제작방법 및 기능에 따라 여러 가지 형태의 것이 있으나, 특히 수개의 반도체 칩을 피시비기판에 배열하는 반도체 패키지는 상기 도 1에 도시된 바와 같이 반도체 칩(1)의 패드에 일정 길이를 갖는 마이크로 스프링(2)을 연결하고 그 마이크로 스프링(2)의 탄성적인 강도를 높이기 위해 니켈로 도금한 후 패턴이 형성된 피시비기판(3)에 수개의 상기 반도체 칩(1)을 실장하여 반도체 패키지를 완성하는 것이다.
그리고, 상기와 같이 형성된 반도체 패키지는 상기 도 2 내지 도 4에 도시된 바와 같이 상기 피시비기판(3)에 실장된 반도체 칩(1)을 외부의 물리적인 파손인자로부터 보호할 수 있도록 그 피시비기판(3)에 실장된 상기 반도체 칩(1) 전체를 금속캡(4) 또는 몰드물(4a)을 씌우거나, 상기 피시비기판(3)에 실장된 반도체 칩(1) 각각에 코팅액(4a')을 채워 상기 마이크로 스프링(2)가 안정적으로 셋팅될 수 있도록 하며, 또 상기 피시비기판(3)에 실장된 상기 반도체 칩(1) 전체를 코팅액(4a")으로 코팅하여 상기 마이크로 스프링(2)를 안정적으로 셋팅함과 아울러 그 반도체 칩(1)을 보호할 수 있도록 되어 있다.
그러나, 상기와 같이 단순하게 상기 피시비기판에 마이크로 스프링를 연결한 반도체 칩을 실장한 경우에는 그 반도체 칩에서 발생하는 열은 효과적으로 방출할 수 있으나, 상기 마이크로 스프링이 외부로 노출되게 되어 외부의 충격과 같은 물리적인 파손인자로부터 쉽게 파손되어 전기적인 신뢰성이 저하되고, 또 상기 피시비기판에 마이크로 스프링를 연결한 반도체 칩을 실장한 후 메탈캡이나 몰드물을 씌운 반도체 패키지는 그 반도체 칩에서 발생한 열은 어느 정도 효과적으로 방출할 수 있으나 상기 마이크로 스프링은 외부의 충격과 같은 물리적인 파손인자로부터 쉽게 파손되어 전기적인 신뢰성이 저하된다.
그리고, 상기 피시비기판에 마이크로 스프링를 연결하여 실장한 반도체 칩 각각에 코팅액을 채운 상기 반도체 패키지는 상기 마이크로 스프링이 안정적으로 셋팅되게 되어 전기적인 신뢰성은 높으나 작업성이 떨어져 생산성이 저하되는 문제점이 있었고, 또 상기 피시비기판에 마이크로 스프링을 연결한 수개의 반도체 칩을 실장한 후 그 반도체 칩 전체를 코팅액으로 도포한 경우에는 작업성은 향상되어 생산성은 높으나 상기 반도체 칩에서 발생한 열은 효과적으로 방출할 수 없게 되어 열적으로 불안정한 상태를 유발하게 되는 문제점이 있었다.
따라서, 본 발명의 목적은 상기와 같은 문제점을 해결하여 전기적인 신뢰성을 향상함과 아울러 상기 반도체 칩에서 발생한 열을 효과적으로 방출하여 열적으로 안정하고, 작업성을 향상하여 생산성을 증대할 수 있는 반도체 패키지와 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명은, 패드들을 구비한 다수의 반도체칩; 상기 각 패드 상에 일정 길이로 연결된 마이크로 스프링; 상기 마이크로 스프링에 의해 다수의 반도체 칩이 실장된 피시비기판; 상기 피시비기판 상에 부착되며 상기 피시비기판에 실장된 다수의 반도체 칩이 삽입되도록 하는 수개의 관통홀을 구비한 보호부재; 상기 보호부재와 접촉하는 피시비기판 부분에 부착되어 상기 보호부재를 접착 고정시키는 접착제; 및 상기 반도체 칩과 마이크로 스프링이 보호 및 고정되도록 상기 반도체 칩이 삽입된 보호부재의 각 관통홀 내에 충진된 에폭시 수지;를 포함하는 것을 특징으로 하는 반도체 패키지를 제공한다.
상기 보호부재의 관통홀에는 상기 반도체 칩과 상기 마이크로 스프링을 보호 및 고정할 있도록 에폭시 수지가 충진되는 것을 특징으로 한다.
또한, 본 발명의 또다른 목적은, 수 개의 패드를 구비한 다수의 반도체 칩을 마련하는 단계; 상기 반도체 칩들의 각 패드 상에 일정 길이를 갖는 마이크로 스프링를 연결하는 단계; 상기 마이크로 스프링을 이용해서 피시비기판 부분에 접착제를 도포하는 단계; 상기 피시비기판 상에 실장된 다수의 반도체 칩을 보호하도록 그 반도체 칩이 삽입되는 관통홀을 구비한 보호부재를 접착제로 고정시키는 단계; 및 상기 반도체 칩이 삽입된 보호부재의 각 관통홀 내에 에폭시 수지를 충진시키는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법에 의하여 달성된다.
이하, 본 발명에 의한 반도체 패키지의 일실시예를 첨부된 도면에 의거하여 상세하게 설명한다.
도 5는 본 발명에 의한 반도체 패키지의 구조를 보인 사시도이고, 도 6은 본 발명에 의한 반도체 패키지의 종단구조를 보인 단면도이며, 도 7은 본 발명에 의한 반도체 패키지의 구조를 보인 분해사시도이며, 도 8은 본 발명에 의한 반도체 패키지의 1차 조립상태를 보인 사시도이다.
본 발명에 의한 반도체 패키지는 상기 도 5 내지 도 8에 도시된 바와 같이 다수의 패드를 구비한 반도체 칩(11)에 일정 길이를 갖는 마이크로 스프링(12)을 상기 패드에 연결한다. 상기 마이크로 스프링(12)은 탄성적인 강도를 향상하기 위하여 니켈도금을 한 것이다.
상기와 같이 패드에 마이크로 스프링(12)을 연결한 다수의 반도체 칩(11)이 패턴이 형성된 피시비기판(13)에 배열실장되어 있고, 그 피시비기판(13)에는 접착제인 써멀 테이프(THERMAL TAPE)(14)가 접착되어 있고, 그 접착테이프에 의하여 상기 반도체 칩(11)을 보호할 수 있는 보호부재(15)가 접착고정되어 있다.
상기 보호부재(15)는 금속이나 세라믹과 같은 재질로 형성되고, 상기 피시비기판(13)에 실장된 다수의 상기 반도체 칩(11) 개개와 대응되는 관통홀(15a)이 형성되어 있으며, 그 관통홀(15a)에는 상기 반도체 칩(11)이 삽입, 안착 및 고정됨과 아울러 그 반도체 칩(11)의 패드에 연결된 마이크로 스프링(12)을 셋팅하고 상기 반도체 칩(11)을 보호하기 위한 에폭시 수지(16)가 충진되어 있다.
또, 상기와 같이 구성된 반도체 패키지는 먼저, 다수의 패드가 구비된 반도체 칩(11)에 일정 길이를 갖는 마이크로 스프링(12)을 연결함과 아울러 그 마이크로 스프링을 니켈과 같은 금속으로 도금한다.
상기와 같이 마이크로 스프링(12)이 패드에 연결된 상기 다수의 반도체 칩(11)을 패턴이 형성된 피시비기판(13)에 등간격으로 실장하고, 그 피시비기판(13)에 실장된 반도체 칩(11)이 위치하는 외주연의 상기 피시비기판(13)에 접착제인 써멀 테이프(14)를 접착하며, 그 써멀 테이프(14)에 상기 반도체 칩(11)을 보호할 수 있는 보호부재(15)를 접착고정한다.
이때, 상기 보호부재(15)는 상기 반도체 칩(11)이 삽입안착될 수 있는 관통홀(15a)이 형성되어 있고, 상기 반도체 칩(11)에서 발생하는 열을 효과적으로 방열할 수 있도록 열전도성이 좋은 구리와 같은 금속이나 세라믹으로 형성되어 있다.
상기와 같이 보호부재(15)를 접착고정한 후, 상기 관통홀(15a)에 상기 반도체 칩(11)을 보호함과 아울러 그 반도체 칩(11)의 패드와 상기 피시비기판(13)과 연결된 마이크로 스프링(12)를 고정하기 위하여 에폭시 수지(16)를 충진함으로써 상기 반도체 패키지가 완성되는 것이다.
상기와 같이, 반도체 칩을 패턴이 형성된 상기 피시비기판에 다수개 실장한 후, 상기 반도체 칩이 삽입안착될 수 있는 관통홀이 구비된 보호부재를 상기 피시비에 접착 및 세팅함과 아울러 그 보호부재의 관통홀에 에폭시 수지를 충진함으로써, 상기 반도체 칩의 패드와 상기 피시비기판과 연결된 마이크로 스프링이 안정적으로 고정되게 되어 전기적인 신뢰성이 향상된다.
또한, 상기 반도체 칩에서 발생한 열이 열전도도가 좋은 금속이나 세라믹으로 형성된 상기 보호부재에 의하여 효과적으로 방출되게 되어 열적으로 안정하며,상기 피시비기판에 다수의 상기 반도체 칩을 실장한 후, 일괄적으로 그 반도체 칩을 보호할 수 있는 상기 보호부재를 접착고정할 수 있게 되어 작업성이 향상됨과 아울러 생산성이 증대되는 효과를 기대할 수 있게 된다.
도 1은 종래 기술에 의한 반도체 패키지의 구조를 보인 측면도.
도 2는 종래 기술에 의한 다른 반도체 패키지의 구조를 보인 측면도.
도 3는 종래 기술에 의한 또 다른 반도체 패키지의 구조를 보인 측면도.
도 4는 종래 기술에 의한 또 다른 반도체 패키지의 구조를 보인 측면도.
도 5는 본 발명에 의한 반도체 패키지의 구조를 보인 사시도.
도 6은 본 발명에 의한 반도체 패키지의 종단구조를 보인 단면도.
도 7은 본 발명에 의한 반도체 패키지의 구조를 보인 분해사시도.
도 8은 본 발명에 의한 반도체 패키지의 1차 조립상태를 보인 사시도.
* 도면의 주요 부분에 대한 부호의 간단한 설명 *
11 : 반도체 칩 12 : 마이크로 스프링
13 : 피시비기판 14 : 써멀 테이프
15 : 보호부재 15a : 관통홀
16 : 에폭시 수지
Claims (5)
- 패드들을 구비한 다수의 반도체 칩;상기 각 패드 상에 일정 길이로 연결된 마이크로 스프링;상기 마이크로 스프링에 의해 다수의 반도체 칩이 실장된 피시비기판;상기 피시비기판 상에 부착되며 상기 피시비기판에 실장된 다수의 반도체 칩이 삽입되도록 하는 수개의 관통홀을 구비한 보호부재;상기 보호부재와 접촉하는 피시비기판 부분에 부착되어 상기 보호부재를 접착 고정시키는 접착제; 및상기 반도체 칩과 마이크로 스프링이 보호 및 고정되도록 상기 반도체 칩이삽입된 보호부재의 각 관통홀 내에 충진된 에폭시 수지;를 포함하는 것을 특징으로 하는 반도체 패키지.
- 제1항에 있어서, 상기 보호부재는 열전도성이 좋은 구리로 형성된 것을 특징으로 하는 반도체 패키지.
- 제1항에 있어서, 상기 보호부재는 세라믹으로 형성된 것을 특징으로 하는 반도체 패키지.
- 제1항에 있어서, 상기 접착제는 써멀 테이프인 것을 특징으로 하는 반도체 패키지.
- 수 개의 패드를 구비한 다수의 반도체 칩을 마련하는 단계;상기 반도체 칩들의 각 패드 상에 일정 길이를 갖는 마이크로 스프링를 연결하는 단계;상기 마이크로 스프링을 이용해서 피시비기판 상에 다수의 반도체 칩을 실장하는 단계;상기 다수의 반도체 칩이 실장된 피시비기판 부분에 접착제를 도포하는 단계;상기 피시비기판 상에 실장된 다수의 반도체 칩을 보호하도록 그 반도체 칩이 삽입되는 관통홀을 구비한 보호부재를 접착제로 고정시키는 단계; 및상기 반도체 칩이 삽입된 보호부재의 각 관통홀 내에 에폭시 수지를 충진시키는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970069338A KR100505391B1 (ko) | 1997-12-16 | 1997-12-16 | 반도체패키지및그제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970069338A KR100505391B1 (ko) | 1997-12-16 | 1997-12-16 | 반도체패키지및그제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990050259A KR19990050259A (ko) | 1999-07-05 |
KR100505391B1 true KR100505391B1 (ko) | 2005-11-14 |
Family
ID=37305965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970069338A KR100505391B1 (ko) | 1997-12-16 | 1997-12-16 | 반도체패키지및그제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100505391B1 (ko) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03283552A (ja) * | 1990-03-30 | 1991-12-13 | Toshiba Lighting & Technol Corp | 混成集積回路基板 |
JPH04359457A (ja) * | 1991-06-05 | 1992-12-11 | Toshiba Corp | 半導体装置およびその製造方法 |
JPH0521701A (ja) * | 1991-07-11 | 1993-01-29 | Nec Corp | 混成集積回路装置 |
JPH07202387A (ja) * | 1994-01-06 | 1995-08-04 | Pack Vision:Kk | ボール・グリッド・アレイ |
JPH08213516A (ja) * | 1995-01-31 | 1996-08-20 | Nec Corp | 半導体装置及びその製造方法 |
-
1997
- 1997-12-16 KR KR1019970069338A patent/KR100505391B1/ko not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03283552A (ja) * | 1990-03-30 | 1991-12-13 | Toshiba Lighting & Technol Corp | 混成集積回路基板 |
JPH04359457A (ja) * | 1991-06-05 | 1992-12-11 | Toshiba Corp | 半導体装置およびその製造方法 |
JPH0521701A (ja) * | 1991-07-11 | 1993-01-29 | Nec Corp | 混成集積回路装置 |
JPH07202387A (ja) * | 1994-01-06 | 1995-08-04 | Pack Vision:Kk | ボール・グリッド・アレイ |
JPH08213516A (ja) * | 1995-01-31 | 1996-08-20 | Nec Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR19990050259A (ko) | 1999-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100211093B1 (ko) | 자동접합 테이프를 사용하여 제조된 반도체 패키지 | |
US5929517A (en) | Compliant integrated circuit package and method of fabricating the same | |
US6002168A (en) | Microelectronic component with rigid interposer | |
KR100294012B1 (ko) | 반도체 집적회로장치 | |
JP3491003B2 (ja) | チップサイズパッケージ半導体 | |
US6308938B1 (en) | Semiconductor integrated circuit device | |
KR100266698B1 (ko) | 반도체 칩 패키지 및 그 제조방법 | |
US5218229A (en) | Inset die lead frame configuration lead frame for a semiconductor device having means for improved busing and die-lead frame attachment | |
US20050201062A1 (en) | Apparatus and method for attaching a heat sink to an integrated circuit module | |
JPH03105938A (ja) | 可撓性電気組立品及びtab装置の保護組立品 | |
US6166435A (en) | Flip-chip ball grid array package with a heat slug | |
KR970007840B1 (ko) | 반도체 장치 | |
US20050156308A1 (en) | Connecting elements on semiconductor chips for semiconductor components and methods for producing the same | |
KR100505391B1 (ko) | 반도체패키지및그제조방법 | |
KR20040069513A (ko) | 신뢰성 높은 볼 그리드 어레이 패키지와 그 제조 방법 | |
US7589402B2 (en) | Semiconductor module and manufacturing method thereof | |
KR100353105B1 (ko) | Bga 구조를 갖는 반도체 장치 및 그 제조 방법 | |
JP2817712B2 (ja) | 半導体装置及びその実装方法 | |
KR19990021993A (ko) | 칩 상호접속 캐리어와, 스프링 접촉자를 반도체 장치에 장착하는방법 | |
JP2000133668A (ja) | 半導体装置および実装構造 | |
JP2658967B2 (ja) | 電子パッケージ組立体用支持部材およびこれを用いた電子パッケージ組立体 | |
KR950001199B1 (ko) | 감열 기록 소자 | |
JP2712967B2 (ja) | 半導体装置 | |
KR20000007745A (ko) | 볼그리드어레이 | |
JP2001156097A (ja) | 電子回路およびlsiチップ実装構造体並びに半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |