KR100211093B1 - 자동접합 테이프를 사용하여 제조된 반도체 패키지 - Google Patents

자동접합 테이프를 사용하여 제조된 반도체 패키지 Download PDF

Info

Publication number
KR100211093B1
KR100211093B1 KR1019950031588A KR19950031588A KR100211093B1 KR 100211093 B1 KR100211093 B1 KR 100211093B1 KR 1019950031588 A KR1019950031588 A KR 1019950031588A KR 19950031588 A KR19950031588 A KR 19950031588A KR 100211093 B1 KR100211093 B1 KR 100211093B1
Authority
KR
South Korea
Prior art keywords
base film
pads
semiconductor chip
semiconductor device
pad
Prior art date
Application number
KR1019950031588A
Other languages
English (en)
Other versions
KR960015824A (ko
Inventor
미찌다까 우루시마
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP6240111A external-priority patent/JP2606603B2/ja
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960015824A publication Critical patent/KR960015824A/ko
Application granted granted Critical
Publication of KR100211093B1 publication Critical patent/KR100211093B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명에 따른 테이프 BGA 패키지용으로 투명한 베이스 필름이 사용된다.
이 베이스 필름은 반도체 칩이 삽입된 장치홀을 갖고 있고, 행렬식으로 배치된 다수의 패드 및 이 다수의 패드를 반도체 칩의 전극에 접속시키기 위한 배선들은 베이스 필름상에 형성된다. 또한, 투명한 커버 리지스트는 다수의 패드들의 상부를 제외한 베이스 필름의 전체 표면에 피복되고, 구형 범프는 다수의 패드상에 각각 형성된다.
이러한 구성에서는, 패키지가 인쇄 회로 기판에 장착된 후에도 인쇄 회로 기판에 패드들을 접합시키는 범프들 및 외부 리드들 간의 접합 상태를 가시 관찰에 의해 검사할 수 있다.

Description

자동 접합 테이프를 사용하여 제조된 반도체 패키지
제1도(a) 내지 제1도(d)는 테이프 BGA 패키지의 한 제조 단계의 평면도 및 본 발명의 한 실시예에 따른 테이프 BGA 패키지의 제조 공정들을 도시한 단면도.
제2도는 본 발명의 한 실시예에 따른 테이프 BGA 패키지의 사시도.
제3도는 본 발명의 한 실시예에 따른 테이프 BGA 패키지가 인쇄 회로 기판에 장착되는 상황을 도시한 단면도.
제4도(a) 및 제4도(b)는 테이프 BGA 패키지 장착 상태를 도시한 단면도 및 본 발명의 다른 실시예에 따른 테이프 BGA 패키지의 장치 홀 부분을 상세히 도시한 평면도.
제5도(a) 내지 제5도(c)는 본 발명에 따른 테이프 BGA 패키지의 패드 부분을 도시한 도면.
제6도(a) 내지 제6도(c)는 패드 부분의 형태에 따른 커버 리지스트의 코팅 상태를 도시한 단면도.
제7도는 패드들이 본 발명에 따른 테이프 BGA 패키지에서 반도체 칩의 2측면 상에만 배치된 일례를 도시한 도면.
제8도는 패드들이 본 발명에 따른 테이프 BGA 패키지에서 반도체 칩의 2측면 상에만 배치된 다른 예를 도시한 도면.
제9도(a) 내지 제9도(c)는 본 발명의 한 실시예에 따른 테이프 BGA 패키지의 인쇄 회로 기판과의 접합의 검사를 도시한 도면.
제10도는 본 발명에 따른 테이프 BGA 패키지에 다양한 종류의 인식 패턴들을 제공하는 일례를 도시한 도면.
제11도(a) 및 제11도(b)는 본 발명에 따른 테이프 BGA 패키지에서의 패드 및 범프의 배치의 예들을 도시한 도면.
제12도(a) 내지 제12도(d)는 종래의 TAB 패키지의 구조를 도시한 도면.
제13도(a) 및 제13도(b)는 테이프 BGA 패키지의 장착 상태를 도시한 단면도 및 본 발명의 다른 실시예에 따른 테이프 BGA 패키지의 장치 홀 부분을 상세히 도시한 평면도.
* 도면의 주요부분에 대한 부호의 설명
3 : 패드 6 : 내부 리드
8 : 접착제 9 : 베이스 필름
14 : 히트 싱크 16 : 열 방사판
17 : 현수 리드 20 : 외부 리드
22 : 장치 홀
본 발명은 TAB 테이프를 사용하여 제조된 반도체 패키지(TAB 패키지라 함)에 관한 것으로, 특히, 범프에 의해 인쇄 회로 기판에 장착된 TAB 패키지에 관한 것이다.
종래의 TAB 패키지 구조는 제12도를 참조하여 설명될 것이다. 제12도(a) 및 제12도(b)는 종래의 TAB 패키징의 TAB 테이프에 반도체 칩을 접속시킨 바로 후의 상태를 도시한 평면도 및 단면도이다. 제12도(a) 및 제12도(b)에 도시한 바와 같이, TAB 테이프는 전달 및 배치용 스프로킷(1)을 갖고 있는 베이스 필름(9)을 포함한다. 반도체 칩(4) 삽입용 장치홀(22) 및 외부 리드 접합(OLB) 홀(19)은 베이스 필름(9)내에 형성되고, 구리 박막은 접착제(8)로 베이스 필름(9)의 표면에 접합된다. 구리 박막은 석판술에 의한 패터닝을 통해 내부 리드(6), 외부 리드(20) 및 테스트 패드(21)로 만들어진다. 제12도(a) 및 제12도(b)에 도시된 바와 같이, 내부 리드(6)는 장치홀(22) 내로 투입되고, 외부 리드(20)는 OLB 홀(19)을 통해 테스트 패드(21)로 연장한다. 내부 리드(6)의 표면은 보호막을 형성하기 위해 금 도금된다. 내부 리드(6)는 장치홀(22) 내에 배치된 반도체 칩(4)의 내부 리드 접합(ILB) 범프에 접속된다.
반도체 칩(4)의 표면이 제12도(c)에 도시된 바와 같이 보호 수지(10)로 코팅된 후, 외부 리드는 테이프 본체로부터 반도체 칩 장착부를 분리시키기 위해 절단된다. 이 패키지는 제12도(d)에 도시된 바와 같이 회로판(13)의 OLB 패드(12)에 외부 리드(20)를 접합시키는 압력 접합에 의해 인쇄 회로 기판(13)에 장착된다.
그러나, 상술된 TAB 패키지에서는, 외부 리드(20)의 두께가 약 35μm로 매우 작아서 외부 리드(20)를 인쇄 회로 기판(13)에 접합시키는 것이 매우 어렵기 때문에, 접합용으로 사용될 OLB 접합기가 필요하다. 따라서, 배치 리플로우 공정(batch reflow process)에 의해 장착될 수 있는 QFP(quad flat package)와 같이, 다른 패키지와는 다른 공정으로 이 패키지를 장착시킬 필요가 있다. 또한, 이 접합은 열압축 접합에 의해 이루어지기 때문에, 생산된 제품은 수리하기가 어렵다. 이 때문에, TAB 패키지는 보편성이 결여된 특수 패키지로 간주되었다.
한편, BGA(ball grid array) 패키지가 상술된 결점과 무관하고 QFP의 성능보다 월등한 패키지로서 1994년 3월에 허여된 NIKKEI Microdevices의 58-64페이지에 소개되어 있다. 이 패키지에서는, 패키지 표면 상의 범프들의 행렬식 배치를 사용함으로써 핀들의 수를 증가시킬 수 있고, 전기적 특성들이 작은 인덕턴스로 인해 개선될 수 있다.
TAB 테이프가 BGA 패키지의 기판으로서 사용되는 테이프 BGA 패키지에서, 상술된 단점들은 해결될 수 있다. 테이프 BGA 패키지의 이례는 1988년 일본 특허 출원 공개 제 소 63-34936호에 기술되어 있다. 그러나, 이 패키지에서, 통과 홀들은 베이스 필름 내에 형성되고 인쇄 회로 기판에 접합된 범프들은 이 통과 홀들을 통해 형성되는데, 제조 공정이 복잡하고 생산된 패키지가 매우 비싸다는 문제점이 발생한다.
테이프 BGA 패키지의 다른 예는 1988년 일본국 특허 출원 공개 제 소 63-14455호에 기술되어 있다. 그러나, 이 패키지는 TAB 테이프의 전체 표면을 밀봉하는 수지 때문에 인쇄 회로 기판상의 장착 후 가시 관찰에 의한 접합검사가 불가능하다는 문제점을 갖는다.
따라서 본 발명의 목적은 개선된 테이프 BGA 패키지를 제공하는데 있다.
본 발명의 다른 목적은 충분한 기계 강도를 유지하면서 인쇄 회로 기판상의 장착 후 가시 관찰에 의한 접합 검사를 용이하게 하는 테이프 BGA 패키지를 제공하는데 있다.
본 발명에 따른 테이프 BGA 패키지는 투명 또는 반투명한 베이스 필름, 베이스 필름에 형성된 패드 부를 제외한 전체 표면에 피복된 투명 또는 반투명한 커버 리지스트, 및 패드 상에 형성된 범프들을 갖는다. 이러한 방식으로, 본 발명에 따른 테이프 BGA 패키지에서, 범프는 인쇄 회로 기판에 패키지를 장착한 후에도 베이스 필름 및 커버 리지스트를 통해 관찰될 수 있어서, 가시 관찰을 통한 접합 검사가 용이하게 된다.
또한, 패키지의 기계 강도는 패키지의 하나의 주 표면의 원주를 따라 보강 프레임을 제공함으로써 보강될 수 있다.
본 발명의 여타 목적들, 장점들 및 특성들은 첨부된 도면을 참조한 다음의 설명으로부터 더욱 명백해질 것이다.
제1도(d)에 도시된 구조를 갖는 본 발명의 한 실시예에 따른 테이프 BGA 패키지의 제조 방법은 제1도(a) 내지 제1도(c)를 참조하여 설명될 것이다.
먼저, 폴리에틸렌 테레프탈로 이루어지며 전달 및 배치용 스프로킷 홀(1)이 형성되어 있는 베이스 필름(9)에 형성되는데, 장치홀(22) 및 절단홀(2)이 형성된다. 베이스 필름(9)의 두께는 50 내지 125μm인 것이 양호하다. 베이스 필름(9)용으로 반투명한 폴리이미드 수지가 사용될 수 있다. 다음으로, 구리 박막과 같은 금속 필름이 접착제(8)를 사용하여 베이스 필름(9)에 접합되고, 다수의 패드(3), 다수의 내부 리드(6), 및 패드(3)를 리드(6)에 접속하는 배선들(101)은 금속 필름을 패터닝함으로써 형성된다. 다음으로, 폴리이미드 수지로 구성된 반투명한 커버 리지스트(7)가, 파선(5)으로 도시된 바와 같이 베이스 필름(9)중 패드(3)의 중심부 및 내부 리드(6)를 제외하고 절단홀에 의해 둘러싸인 표면 전체에 프린팅 기법에 의해 선택적으로 피복된다. 커버 리지스트(7)의 양호한 두께는 10 내지 30μm이다. 이 상태는 제1도(a)에 도시되어 있다. 초기 모듈 탄성이 약 200㎏/㎟인 에폭시 물질이 커버 리지스트로 사용되는 경우에는 베이스 필름(9)이 뒤틀리고 편평성을 잃으므로, 초기 모듈 탄성이 베이스 필름의 초기 모듈 탄성의 1/10, 양호하게는 1/20 미만인 물질을 사용하는 것이 양호하다. 커버 리지스트 라인(5)에 의해 표시된 바와 같이, 커버 리지스트를 피복할 때, 패드의 직경보다 약간 작은 직경을 갖는 개구를 형성하도록, 예를 들어, 패드의 직경이 0.6㎜이면 직경이 0.5㎜인 개구를 형성하도록 패드(3)의 상부에 피복되어야만 한다. 패드(3)는 또한 테스트 패드로도 작용한다.
다음으로, 내부 리드(6)는 제1도(b)에 도시된 바와 같이 반도체 칩(4)의 전극 패드 또는 전극 패드에 형성된 ILB 범프에 접속한다.
그후, 제1도(c)에 도시된 바와 같이, 반도체 칩(4)을 보호하고, 내부 리드(6) 및 베이스 필름(9)에 반도체 칩(4)을 고정시키기 위해, 수지(10)가 장치홀(22) 내의 칩의 상부 및 베이스 필름(9)상의 한 부분을 포함하는 부분에 피복된다. 이 때에, 수지의 두께는 반도체 칩(4)의 상부 표면으로부터 250μm 내인 것이 양호하다.
땜납 볼이 패드(3)의 개구내에 형성되고, N2대기에서 볼을 녹임으로써 범프(11)가 형성된다. 땜납 볼은 패드(3)의 개구보다 약간 큰 크기가 되도록 형성되는 데, 예를 들어 개구의 직경이 0.5μm일 때 땜납 볼의 직경이 약 0.8μm가 되게하는 것이 양호하다.
다음으로, 제1도(d)에 도시된 바와 같이 베이스 필름(9)의 배면의 외주를 둘러싸도록 보강 프레임(100)을 접합한 후에, 베이스 필름(9)중 절단홀(2)에 놓여 있는 부분들이 절단되어 패키지를 분리시킨다. 이러한 방식으로, 본 발명에 따른 테이프 BGA 패키지는 완성된다. 여기서, 보강 프레임(100)의 재료가 제한될 필요는 없지만, 플라스틱, 수지, 금속 등을 사용하는 것이 바람직하다. 게다가, 이 보강 프레임(100)은 또한 대향면, 즉 커버 리지스트(7)로 코팅된 표면의 외주를 따라 형성될 수 있다.
상술된 방식으로 제조된 본 발명의 실시예에 따른 테이프 BGA 패키지는 제2도에 도시된 형태로 되어있다. 제3도에 도시된 바와 같이, 이 테이프 BGA 패키지는 다른 반도체 패키지와 함께 비치 리플로우 공정에 의해 인쇄 회로 기판(13)상의 OLB 패드(12)에 장착된다.
상술된 방식으로 제조된 이 실시예에 따른 테이프 BGA 패키지의 베이스 필름(9) 및 커버 리지스트(7)는 투명 또는 반투명하기 때문에, 패키지가 인쇄 회로 기판(13)에 장착한 후에라도 베이스 필름(9) 및 커버 리지스트(7)를 통해 범프(11)를 직접 및 가시적으로 관찰할 수 있다. 베이스 필름(9)이 반투명한 폴리이미드 수지로 이루어진 경우에, 가시 관찰을 통한 접합검사는 적외선이 사용될 때 더 용이하게 된다. 장착 후의 가시 관찰에 의한 패키지 검사 상황은 제9도를 참조하여 설명될 것이다.
제9도(a)는 본 실시예의 테이프 BGA 패키지가 인쇄 회로 기판(13)에 장착된 후에 일반적인 도면으로, 도면의 화살표는 가시 관찰 방향을 가리킨다. 장착 전에, 직경 A의 범프(11)는 제9도(b)에 도시된 바와 같이 패드(3)상에 제공된다. 패키지가 장착될 때, 범프는 녹아서 OLB 패드와 접촉하게 되고, 표면 장력으로 인해 OLB 패드의 직경 B와 실제로 동일한 직경을 갖는 크기로 팽창된다. 그러나, 불충분한 용융 등으로 인해 접촉이 불량하면, 범프의 직경은 A와 많이 다르지 않은 C가 된다.
따라서, 범프의 크기가 베이스 필름(9)을 통해 제9도(a)의 화살표 방향으로 관찰될 때, 정상적으로 접합된 범프는 OLB 패드의 크기와 실제로 동일한 크기들을 갖는 것으로 관찰되는 반면 불량 접합 범프는 OLB 패드의 크기 보다 작은 크기들을 갖는 것으로 관찰된다. 따라서, 패드(3) 및 OLB 패드(12)간의 접합은 가시 관찰에 의해 쉽게 검사될 수 있다.
또한, 제10도에 도시된 바와 같이 패키지 내에 방향 인식 패턴(28) 및 위 인식 패턴(29)을 형성함으로써, 패키지가 인쇄 회로 기판(13)에 장착되는 동안의 패키지의 방향 및 위치가 베이스 필름(9)을 통한 관찰에 의해 쉽게 식별될 수 있다.
이러한 경우에, 패드(3)의 패터닝과 동시에 패터닝되면 방향 인식 패턴(28) 및 위치 인식 패턴(29)은 추가적인 공정없이 생산될 수 있다.
게다가, 본 실시예에서 범프(11)의 편평성은 패키지 전체를 수지로 밀봉하지 않고서도 잘 유지될 수 있는데, 그 이유는 패키지의 외주가 보강 프레임(100)에 의해 보강되기 때문이다. 따라서, 장착될 대 모든 범프(11)는 실제로 OLB 패드(12)와 접촉하게 된다. 또한, 프레임(100)이 패키지의 외주를 따라서만 형성되기 때문에, 프레임은 가시 관찰에 방해가 되지 않고 패키지의 무게 증가는 최소 레벨로 억제될 수 있다. 게다가, 가시 관찰을 방해하지 않는 한 보강 프레임(100)은 패드(3), 방향 인식 패턴(28) 및 위치 인식 패턴(29)에 대응하는 부분에 홀이 형성되어 있는 망사형 보강재일 수 있다. 이렇게 함으로서, 패키지의 강도는 더 증가될 것이다. 또한 보강재가 투명하면, 프레임 형태로 제조될 필요가 없다.
더욱이, 제5도에 도시된 바와 같이 링 형태의 리세스(27)가 패드(3)내에 형성되면 패드(3)와 범프(11)간의 접촉 강도는 증가될 수 있다. 이 리세스는 제5도(a)에 도시된 바와 같이 에칭하여 패드(3)의 일부를 얕게 제거함으로써 형성된 것, 또는 제5도(c)에 도시된 바와 같이 베이스 필름에 닿을 만큼 깊게 에칭하여 패드(3)를 제거함으로써 형성된 것일 수 있다. 이 리세스(27)의 형성은 패드(3)와 범프(11)간의 전기 접촉 불량을 방지하는 데 효과적이다. 즉, 패드(3)의 표면이 편평하면, 프린팅 기법으로 커버 리지스트(7)를 피복할 때, 마스크(102) 작용에 의해, 커버 리지스트(7)로 코팅되지 않아야하는 패드(3)의 중심부에까지 제6도(a)에 되시된 바와 같이 커버 리지스트(7)가 침투될 가능성이 있다. 이렇게 되면, 패드(3) 표면의 노출부는 매우 협소하게 되고, 후에 형성될 범프(11)와의 충분한 전기 접촉은 보호되기가 어렵게 된다. 그러나, 리세스(27)가 패드(3)에 제공되면, 커버 리지스트(7)의 유입은 제6도(b) 및 제6도(c)에 도시된 바와같이 이 리세스(27)에 의해 차단되고, 충분히 넓은 패드(3)의 노출 면적이 보장되어, 불량 전기 접촉 발생이 방지될 수 있다.
리세스(27)의 형태는 제5도 및 제6도에 도시된 형태로 제한될 필요는 없지만, 제5도(a)에 도시된 바와 같이 리세스가 형성되지 않은 부분을 남겨두는 것이 양호하다.
이것은 제5도(c) 및 제6도(c)에 도시된 바와 같이, 리세스(27)가 베이스 필름(9)에 도달할 때, 링 형태의 리세스(27)에 의해 패드(3)의 주변부와 중심부가 완전히 분리되는 것을 방지하기 위한 것이다.
또한, 반도체 칩의 전극 패드의 수가 적을 경우, 패드(3)는 제7도에 도시된 바와 같이 스프로킷(1) 방향으로만 배치될 수 있다. 이렇게 함으로써, 베이스 필름에 의해 사용된 면적이 패키지 면적의 감소에 비례하여 감소하기 때문에 재료 비용이 감소될 수 있다.
이러한 경우에, 내부 리드(6)는 장착될 반도체 칩의 전극 패드의 위치에 따라 제7도에 도시된 바와 같이 스프로킷(1)이 배치되는 방향으로만 투입되거나, 제8도에 도시된 바와 같이 모든 측면으로부터 투입될 수 있다. 제7도 및 제8도의 경우와는 대조적으로, 패드(3)는 스프로킷(1)의 방향과 수직인 방향으로만 배치될 수 있다.
게다가, 도시되지 않았지만 반도체 칩의 크기가 작고 전극 패드의 수가 적을 경우, 2개 또는 그 이상의 반도체 칩들이 절단 홀(2)들에 의해 둘러싸인 하나의 패키지 영역에 장착될 수 있다.
또한, 제1도(a)에 도시된 바와 같이 패드(3)의 수가 적은 경우에는, 외주가 정사각형 또는 사각형 형태가 되도록 배치되어도 문제점이 발생하지 않지만, 패드의 수가 많은 경우에는, 외주의 정점들에 대응하는 위치에 있는 범프(11)는 인쇄 회로 기판으로부터 이탈(peel off)하려는 경향이 있다. 따라서, 제10도에 도시된 바와 같이 4개의 패드 라인이 한 측면을 따라 배치된 경우처럼 패드의 수가 많은 경우에는, 배치의 정점들에 대응하는 위치에 있는 범프(11)를 형성하기 위한 패드(3)를 제공하지 않는 것이 추천된다. 다시 말하면, 이렇게 함으로써, 모든 범프는 적어도 4개의 범프들에 의해 둘러싸여서, 주변부에서의 범프의 접합력에 의해 패드(3)의 이탈(peeling)이 발생하지 않는다. 이 경우에, 전기 특성들은 또한 코너 부에 있는 패드 배치 길이 L1을 패키지의 측면의 중심부에 있는 패드 배치 길이 L2와 실제로 동일하게 설정함으로써 개선될 수 있다.
또한, 패드의 수가 많은 경우, 예를 들어, 한 측면을 따라 5개 또는 6개의 패드 라인이 배치되는 경우, 제11도에 도시된 바와 같이 외주의 정점들에 대응하는 위치들(110) 뿐만 아니라 내주의 정점들에 대응하는 위치들(111)에서, 범프(11)는 형성되지 않는 것이 양호하다. 이것은 위치들(111)이 내주의 정점들에 대응하게 함으로써 야기될 수 있는 압도적인 수의 패드와 내부 리드간의 배선을 수용하는 어려움을 해소시킨다.
다음으로, 본 발명의 다른 실시예가 설명될 것이다. 제4도(a)에 도시된 바와 같이, 본 실시예에서, 반도체 칩에 의해 발생된 열을 효과적으로 방사하기 위해 장치홀(22)에 대응하는 부분에도 범프가 형성된다. 이를 위해, 배선과 동일한 재료로 만들어진 금속 박막으로 구성된 현수 리드(17 : suspended lead)가, 제4도(b)에 도시된 바와 같이 장치홀(22)에 형성된다. 이 현수 리드(17)는 프린팅 방법에 의해 커버 리지스트(7)로 코팅되지만, 반도체 칩(4)에 의해 발생된 열을 장착 회로판에 효과적으로 방사하기 위한 열 방사 범프(18)의 형성을 위해 개구(26)를 생성하도록 프린팅이 수행된다. 제4도(a)에는 하나의 개구(26)만이 형성되는 경우가 도시되어 있지만, 다수의 개구들이 형성될 수도 있다. 다음으로, 전술한 방법에 따라 패드(3)상의 개구에 대해 범프(11)가 형성되고, 개구(26)에 대해 열 방사 범프(18)가 형성된다. 프린팅 방법에 의해 범프를 형성할 경우, 개구(26)의 크기를 패드(3)의 개구 크기와 동일하게 할 필요는 없다.
다음으로, 보강 프레임(100)의 접합 및 수지 밀봉은 상술된 공정과 유사한 공정으로 수행된다. 그러나, 수지(10)의 코팅은 현수 리드(17)와 장치홀(22)간의 공간을 통해 수행되고, 수지는 모세관 현상에 의해 현수 리드(17)와 반도체 칩(4)간의 공간에 침투된다. 제13도에 도시된 바와 같이 현수 리드(17)에 관통홀(200)이 배치되는 경우에, 수지(10)의 코팅은 이 관통홀(200)을 통해 수행될 수 있다. 밀봉이 완성될 때까지 현수 리드가 반도체 칩(4)쪽으로 휘는 것을 방지하기 위해 흡입 노즐 등으로 현수 리드를 흡입하여 고정되도록 장착하는 것이 양호하다.
열 방사 범프(18)는 또한 장착 완료후에 반도체 칩(4)을 견고하게 고정하는데 효과적이다.
또한, 열 방사를 개선하기 위해, 제4도(a)에 도시된 바와 같이, 열 방사용 접착제(15)로 반도체 칩의 배면에 알루미늄판 등으로 구성된 열 방사판(16)을 부착하는 것이 추천된다. 보다 많은 열 방사가 필요한 경우에는, 열 방사용 접착제(15)로 열 방사판(16)의 상부에 히트 싱크(14)를 부착하는 것이 효과적이다. 열 방사판(16) 및 히트 싱크(14)의 부착은 상술된 실시예의 구조에도 적합하다. 열 방사판(16)의 접합이 베이스 필름(9)도 커버하는 구조가 사용되면, 이것은 전체적인 패키지의 뒤틀림을 방지하는 효과를 가진다. 또한, 상술된 실시예에서 히트 싱크가 제공되고, 히트 싱크(14)가 너무 무거워서 반도체 칩이 무게를 견디지 못하고 휘어질 가능성이 있는 경우에는, 수지(10)의 상부 및 인쇄 회로 기판(13) 사이에 있는 부분이 인쇄 회로 기판(13)에 고정되게 할 수 있는 판을 부착하는 것이 추천된다(도시되지 않음).
땜납 볼의 구조는 볼이 땜납만을 사용하여 형성되도록 할 수 있다. 그러나 히트 싱크(14) 등의 설치로 인해 전체 패키지가 너무 무거워지는 경우, 땜납 범프는 인쇄 회로 기판에 패키지를 장착하는 공정 중에 무게로 인해 상당히 변형되어서, 인접 범프들 간의 단락이 발생할 수 있다. 이러한 경우에, 우선 구리 또는 은과 같은 단단한 금속을 사용하여 범프의 핵심부를 형성한 후 주변부를 땜납으로 피복하는 이중 구조를 제공하여 범프의 강도를 증가시킴으로써, 단락이 방지될 수 있다. 그러나, 핵심부의 크기가 너무 큰 경우 베이스 필름 및 인쇄 회로 기판의 불균일이 완화되기가 어렵기 때문에, 핵심부의 크기는 사용될 베이스 필름의 재료 및 인쇄 회로 기판의 정밀도에 따라 적합하게 선택되어야만 한다.
또한, 열 방사판의 재료가 제한될 필요는 없지만, 구리/텅스텐 또는 구리/텅스텐/니켈 합금이 추천된다. 온도 주기 테스트(-65℃ 내지 150℃에서 100 주기) 및 압력 쿠거 테스트(500h 동안 125℃ 및 100%) 결과 구리/텅스텐 및 구리/텅스텐/니켈 합금은 변형되지 않는 것으로 판명되었다. 한편, 구리/몰리브덴 합금은 열 방사판의 뒤틀림으로 인해 변형되었고, 이탈 등을 발생시켰다.
상술된 바와 같이, 투명하거나 반투명한 재료가 베이스 필름 및 커버 리지스트용으로 사용되기 때문에, 본 발명에 따른 테이프 BGA 패키지는 패키지가 인쇄 회로 기판에 장착된 후에도 베이스 필름 및 커버 리지스트를 통한 가시 관찰에 의해 범프이 접합 상태를 쉽게 검사할 수 있다. 또한, 패키지의 강도는 프레임 형태의 보강재 및 투명한 보강재를 설치함으로써 가시 관찰을 방해하지 않고 증가될 수 있다.

Claims (11)

  1. 반도체 장치에 있어서, 다수의 전극을 가지는 반도체 칩; 상기 반도체 칩이 제공되는 장치홀을 가지는 투광성 베이스 필름; 상기 베이스 필름 상에 형성된 다수의 패드; 상기 베이스 필름에 각각 제공되어, 상기 패드들 중 관련 패드를 상기 반도체 칩의 상기 전극들 중 관련 전극에 접속시키기 위한 다수의 배선; 상기 배선 및 상기 베이스 필름을 커버하는 투광성 커버 리지스트 필름; 상기 패드들 상에 각각 형성된 다수의 범프; 및 상기 베이스 필름의 주변부를 따라 부착된 보강 프레임을 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 베이스 필름은 폴리에틸렌 테레프탈 및 폴리이미드 수지로부터 선택된 재료로 구성된 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 커버 리지스트 필름은 폴리이미드 수지로 구성된 것을 특징으로 하는 반도체 장치.
  4. 장치홀과 제1 및 제2표면을 가지는 베이스 필름; 다수의 전극을 가지며 상기 장치홀에 제공돤 반도체 칩; 상기 베이스 필름의 상기 제1표면에 형성된 다수의 패드; 상기 다수의 패드중 관련 패드를 상기 반도체 칩의 상기 전극중 관련 자극에 접속시키기 위해 상기 베이스 필름의 상기 제1표면상에 각각 형성된 다수의 배선; 상기 다수의 패드상에 각각 형성된 다수의 범프; 및 상기 제1 및 제2표면중 한 표면에 제공된 보강 프레임을 포함하는 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서, 상기 베이스 필름 및 상기 배선들을 커버하는 커버 리지스트 필름을 더 포함하며, 상기 베이스 필름 및 상기 커버 리지스트 필름은 각각 투명 또는 반투명한 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서, 상기 패드들 각각은 내부에 링 형태의 그루브가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제4항에 있어서, 상기 베이스 필름은 폴리에틸렌 테레프탈로 구성된 것을 특징으로 하는 반도체 장치.
  8. 제4항에 있어서, 상기 베이스 필름은 폴리이미드로 구성된 것을 특징으로 하는 반도체 장치.
  9. 제5항에 있어서, 상기 커버 리지스트 필름은 폴리이미드로 구성된 것을 특징으로 하는 반도체 장치.
  10. 제4항에 있어서, 상기 장치홀에 배치된 본체 및 본체를 지탱하는 다수의 다리들을 더 포함하며, 상기 반도체 칩 및 상기 본체는 수지에 의해 서로 접착되는 것을 특징으로 하는 반도체 장치.
  11. 반도체 장치에 있어서, 다수의 전극을 가지는 반도체 칩; 상기 반도체 칩이 제공되는 장치홀을 가지는 투광성 베이스 필름; 상기 베이스 필름상에 형성된 다수의 패드; 상기 베이스 필름에 각각 제공되어, 상기 패드들중 관련 패드를 상기 반도체 칩의 상기 전극들 중 관련 전극에 접속시키기 위한 다수의 배선; 상기 배선 및 상기 베이스 필름을 커버하는 투광성 커버 리지스트 필름; 및 상기 패드들 상에 각각 형성된 다수의 범프; 및 상기 장치홀로 돌출된 상기 배선의 단부를 포함하며, 현수 리드(suspended lead)가 상기 장치홀 내에 배치되며, 다수의 다리가 상기 현수 리드를 지지하되 상기 다리는 한 단부에서 상기 현수 리드에 접착되고, 다른 단부에서 상기 베이스 필름에 접착되어 있으며, 상기 반도체 칩에서 발생되는 열을 장착 회로 판으로 방사하기 위해, 상기 현수 리드상에 적어도 하나의 열 방사 범프가 제공된 것을 특징으로 하는 반도체 장치.
KR1019950031588A 1994-10-04 1995-09-25 자동접합 테이프를 사용하여 제조된 반도체 패키지 KR100211093B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-240111 1994-10-04
JP6240111A JP2606603B2 (ja) 1994-05-09 1994-10-04 半導体装置及びその製造方法及びその実装検査方法

Publications (2)

Publication Number Publication Date
KR960015824A KR960015824A (ko) 1996-05-22
KR100211093B1 true KR100211093B1 (ko) 1999-07-15

Family

ID=17054661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950031588A KR100211093B1 (ko) 1994-10-04 1995-09-25 자동접합 테이프를 사용하여 제조된 반도체 패키지

Country Status (4)

Country Link
US (1) US5869887A (ko)
EP (1) EP0709883B1 (ko)
KR (1) KR100211093B1 (ko)
DE (1) DE69523010T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101234164B1 (ko) 2011-06-13 2013-02-18 엘지이노텍 주식회사 방열성을 향상시킨 반도체 패키지

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG60102A1 (en) * 1996-08-13 1999-02-22 Sony Corp Lead frame semiconductor package having the same and method for manufacturing the same
SG60099A1 (en) * 1996-08-16 1999-02-22 Sony Corp Semiconductor package and manufacturing method of lead frame
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
JP2914342B2 (ja) * 1997-03-28 1999-06-28 日本電気株式会社 集積回路装置の冷却構造
JPH1126919A (ja) * 1997-06-30 1999-01-29 Fuji Photo Film Co Ltd プリント配線板
US5939783A (en) * 1998-05-05 1999-08-17 International Business Machines Corporation Electronic package
JP2000068436A (ja) * 1998-08-18 2000-03-03 Oki Electric Ind Co Ltd 半導体装置および半導体装置用フレーム
US6399958B1 (en) * 1998-12-09 2002-06-04 Advanced Micro Devices, Inc. Apparatus for visual inspection during device analysis
JP3730428B2 (ja) * 1998-12-22 2006-01-05 富士通株式会社 半導体装置試験用コンタクタの製造方法
US6294840B1 (en) * 1999-11-18 2001-09-25 Lsi Logic Corporation Dual-thickness solder mask in integrated circuit package
KR100677651B1 (ko) * 2001-04-13 2007-02-01 야마하 가부시키가이샤 반도체 소자 및 패키지와 그 제조방법
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
JP2003243813A (ja) * 2002-02-14 2003-08-29 Alps Electric Co Ltd 端子構造
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
JP2007528120A (ja) * 2003-07-03 2007-10-04 テッセラ テクノロジーズ ハンガリー コルラートルト フェレロェセーギュー タールシャシャーグ 集積回路装置をパッケージングする方法及び装置
US20050067681A1 (en) * 2003-09-26 2005-03-31 Tessera, Inc. Package having integral lens and wafer-scale fabrication method therefor
US20050085016A1 (en) * 2003-09-26 2005-04-21 Tessera, Inc. Structure and method of making capped chips using sacrificial layer
US20050139984A1 (en) * 2003-12-19 2005-06-30 Tessera, Inc. Package element and packaged chip having severable electrically conductive ties
US20050189622A1 (en) * 2004-03-01 2005-09-01 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
JP2006210852A (ja) * 2005-01-31 2006-08-10 Toshiba Corp 表面実装型回路部品を実装する回路基板及びその製造方法
US8143095B2 (en) * 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US20080002460A1 (en) * 2006-03-01 2008-01-03 Tessera, Inc. Structure and method of making lidded chips
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US7929314B2 (en) * 2008-06-20 2011-04-19 International Business Machines Corporation Method and apparatus of changing PCB pad structure to increase solder volume and strength
KR101692956B1 (ko) * 2010-09-20 2017-01-04 삼성전자 주식회사 테이프 패키지
JP6696567B2 (ja) 2016-05-16 2020-05-20 株式会社村田製作所 セラミック電子部品
US9978707B1 (en) * 2017-03-23 2018-05-22 Delphi Technologies, Inc. Electrical-device adhesive barrier
DE102020122437A1 (de) * 2020-08-27 2022-03-03 Infineon Technologies Ag Package, Verfahren zum Bilden eines Packages, Trägerband, Chipkarte und Verfahren zum Bilden eines Trägerbands
CN114905101A (zh) * 2022-04-24 2022-08-16 大连保税区金宝至电子有限公司 具有复杂结构腔体的装置的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6314455A (ja) 1986-07-07 1988-01-21 Hitachi Maxell Ltd 半導体装置
JPS6334936A (ja) 1986-07-29 1988-02-15 Nec Corp テ−プキヤリアｉｃの実装構造
US5184207A (en) * 1988-12-07 1993-02-02 Tribotech Semiconductor die packages having lead support frame
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
JPH0752744B2 (ja) * 1991-04-04 1995-06-05 チッソ株式会社 リ−ド強度のすぐれたフィルムキャリアの製造方法
US5350947A (en) * 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device
US5420460A (en) * 1993-08-05 1995-05-30 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101234164B1 (ko) 2011-06-13 2013-02-18 엘지이노텍 주식회사 방열성을 향상시킨 반도체 패키지

Also Published As

Publication number Publication date
US5869887A (en) 1999-02-09
EP0709883A1 (en) 1996-05-01
DE69523010T2 (de) 2002-07-04
EP0709883B1 (en) 2001-10-04
KR960015824A (ko) 1996-05-22
DE69523010D1 (de) 2001-11-08

Similar Documents

Publication Publication Date Title
KR100211093B1 (ko) 자동접합 테이프를 사용하여 제조된 반도체 패키지
JP3032964B2 (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
KR100224133B1 (ko) 범프를 통해 회로기판에 접속되는 반도체칩 실장방법
US5018005A (en) Thin, molded, surface mount electronic device
US5367124A (en) Compliant lead for surface mounting a chip package to a substrate
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
KR100787894B1 (ko) 반도체 칩 구조물과 반도체 칩 구조물 제조 방법 그리고반도체 칩 패키지 및 반도체 칩 패키지 제조 방법
US20060261450A1 (en) Leadframeless package structure and method
JPH09260527A (ja) チップキャリアおよびこれを用いた半導体装置
JPH0888245A (ja) 半導体装置
KR20020078931A (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
US6271057B1 (en) Method of making semiconductor chip package
KR970011619B1 (ko) 리드레스 패드 배열 칩 캐리어 패키지 및 그 제조방법
US6403401B1 (en) Heat spreader hole pin 1 identifier
EP0623954B1 (en) Molded plastic packaging of electronic devices
JP2606603B2 (ja) 半導体装置及びその製造方法及びその実装検査方法
JPH11284007A (ja) 半導体装置及びその製造方法
KR20040083192A (ko) 솔더 볼 패키지
WO2009023649A1 (en) Packaged integrated circuits and methods to form a packaged integrated circuit
JPH04123448A (ja) 半導体実装装置
KR100251868B1 (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
US20060284301A1 (en) CSP semiconductor chip and BGA assembly with enhanced physical protection, protective members and assemblies used with same, and methods of enhancing physical protection of chips and assemblies
US7015585B2 (en) Packaged integrated circuit having wire bonds and method therefor
JPH08288316A (ja) 半導体装置
JPH0936275A (ja) 表面実装型半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070424

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee