JPH10154859A - チップ型デバイスの実装方法及びその実装方法に より製造するデバイス - Google Patents
チップ型デバイスの実装方法及びその実装方法に より製造するデバイスInfo
- Publication number
- JPH10154859A JPH10154859A JP8313308A JP31330896A JPH10154859A JP H10154859 A JPH10154859 A JP H10154859A JP 8313308 A JP8313308 A JP 8313308A JP 31330896 A JP31330896 A JP 31330896A JP H10154859 A JPH10154859 A JP H10154859A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- chip
- type device
- cavity
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/10175—Flow barriers
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】チップ型デバイス（特に弾性表面波デバイス）
を基板上に搭載したとき、デバイス表面に必要な空間を
得る。 【解決手段】基板３にはチップ型デバイス（以下、デバ
イス）１搭載用のランド５と、樹脂２供給口となる凹部
９と、樹脂２封止時に空間となるキャビティ１０とが形
成される。凹部９はデバイス１を基板３のランド５に搭
載した時、デバイス１表面が基板３上面より±数１０μ
ｍの範囲となる深さであり、デバイス１搭載後に樹脂２
が供給され、バンプ４，ランド５，電極パッド６を封止
する。キャビティ１０は凹部９と少なくとも同程度の深
さとなっており、壁１１は凹部９に溜まる樹脂２の量を
一定にする。一定量以上の樹脂２は壁１１とデバイス１
の隙間を通りキャビティ１０に流れ込む。キャビティ１
０は壁１１の樹脂２流入制御により、樹脂２の溜まり用
プール及びデバイス１の空間となる。
を基板上に搭載したとき、デバイス表面に必要な空間を
得る。 【解決手段】基板３にはチップ型デバイス（以下、デバ
イス）１搭載用のランド５と、樹脂２供給口となる凹部
９と、樹脂２封止時に空間となるキャビティ１０とが形
成される。凹部９はデバイス１を基板３のランド５に搭
載した時、デバイス１表面が基板３上面より±数１０μ
ｍの範囲となる深さであり、デバイス１搭載後に樹脂２
が供給され、バンプ４，ランド５，電極パッド６を封止
する。キャビティ１０は凹部９と少なくとも同程度の深
さとなっており、壁１１は凹部９に溜まる樹脂２の量を
一定にする。一定量以上の樹脂２は壁１１とデバイス１
の隙間を通りキャビティ１０に流れ込む。キャビティ１
０は壁１１の樹脂２流入制御により、樹脂２の溜まり用
プール及びデバイス１の空間となる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体チップや弾性
表面波チップ等のチップ型デバイスの実装方法及びそれ
により製造するデバイスに関し、特にフリップチップ実
装されたチップ型デバイスの封止実装方法に関する。
表面波チップ等のチップ型デバイスの実装方法及びそれ
により製造するデバイスに関し、特にフリップチップ実
装されたチップ型デバイスの封止実装方法に関する。
【０００２】
【従来の技術】従来のチップ型デバイスの実装方法にお
いて、特開昭６０−１８９９９２号公報では、基板上に
形成されるランド部が一段下がっていることを特徴とす
るフリップチップ実装方法が示されている。
いて、特開昭６０−１８９９９２号公報では、基板上に
形成されるランド部が一段下がっていることを特徴とす
るフリップチップ実装方法が示されている。
【０００３】図５は、その実装方法の一例を示す断面図
である。基板２３の表面には、凹部２９が形成されてお
り、この凹部２９内にはランド２５が設けられている。
チップ型デバイス２１はバンプ２４を介してランド２５
に実装されたとき、チップ型デバイス２１の表面全体が
基板２３の表面に接触する構造となっている。
である。基板２３の表面には、凹部２９が形成されてお
り、この凹部２９内にはランド２５が設けられている。
チップ型デバイス２１はバンプ２４を介してランド２５
に実装されたとき、チップ型デバイス２１の表面全体が
基板２３の表面に接触する構造となっている。
【０００４】
【発明が解決しようとする課題】第１の問題点は、チッ
プ型デバイスの中で弾性表面波デバイスを基板上に搭載
したときに所望の特性が得られないことにある。
プ型デバイスの中で弾性表面波デバイスを基板上に搭載
したときに所望の特性が得られないことにある。
【０００５】その理由は、特開昭６０−１８９９９２号
公報では、チップ型デバイス全面が基板表面に接してし
まうためである。
公報では、チップ型デバイス全面が基板表面に接してし
まうためである。
【０００６】第２の問題点は樹脂封止を行わないため信
頼性上の問題があることにある。
頼性上の問題があることにある。
【０００７】その理由は、特開昭６０−１８９９９２号
公報ではチップ型デバイス周辺部と基板との間が封止さ
れていないために気密が保てず、接合面に腐食等が起こ
る可能性があるためである。
公報ではチップ型デバイス周辺部と基板との間が封止さ
れていないために気密が保てず、接合面に腐食等が起こ
る可能性があるためである。
【０００８】本発明の目的は、チップ型デバイスを封止
するために封止樹脂を用い、基板との間に少なくとも空
間を有する封止構造を得るチップ型デバイスの実装方法
を提供することにある。
するために封止樹脂を用い、基板との間に少なくとも空
間を有する封止構造を得るチップ型デバイスの実装方法
を提供することにある。
【０００９】本発明の他の目的は、チップ型デバイス実
装部の小型化を可能とするため、封止樹脂の広がりを抑
えるチップ型デバイスの実装方法を提供することにあ
る。
装部の小型化を可能とするため、封止樹脂の広がりを抑
えるチップ型デバイスの実装方法を提供することにあ
る。
【００１０】
【課題を解決するための手段】本発明のチップ型デバイ
スの実装方法は、搭載すべきチップ型デバイスの下部に
封止樹脂を導くキャビティを設けてなる基板に前記チッ
プ型デバイスを樹脂封止し前記チップ型デバイスと前記
基板との間に少なくとも空間を有して実装するもので、
また前記封止樹脂は、前記キャビティの周囲に前記基板
の表面より下部に設けた凹部から供給され、この凹部と
前記キャビティとの間に存する壁により前記キャビティ
への流入制御がなされるようになっている。
スの実装方法は、搭載すべきチップ型デバイスの下部に
封止樹脂を導くキャビティを設けてなる基板に前記チッ
プ型デバイスを樹脂封止し前記チップ型デバイスと前記
基板との間に少なくとも空間を有して実装するもので、
また前記封止樹脂は、前記キャビティの周囲に前記基板
の表面より下部に設けた凹部から供給され、この凹部と
前記キャビティとの間に存する壁により前記キャビティ
への流入制御がなされるようになっている。
【００１１】また、本発明の実装方法により製造するデ
バイスは、搭載すべきチップ型デバイスの下部に封止樹
脂を導くキャビティと、このキャビティの周囲にて表面
より下部に設けた封止樹脂供給用の凹部と、この凹部か
ら前記キャビティへの前記封止樹脂の流入を制御する壁
とを有してなる基板を備え、前記チップ型デバイスを前
記基板の前記キャビティ上に搭載して前記封止樹脂によ
り封止し前記チップ型デバイスと前記基板との間に少な
くとも空間を有して実装する実装方法により製造され
る。
バイスは、搭載すべきチップ型デバイスの下部に封止樹
脂を導くキャビティと、このキャビティの周囲にて表面
より下部に設けた封止樹脂供給用の凹部と、この凹部か
ら前記キャビティへの前記封止樹脂の流入を制御する壁
とを有してなる基板を備え、前記チップ型デバイスを前
記基板の前記キャビティ上に搭載して前記封止樹脂によ
り封止し前記チップ型デバイスと前記基板との間に少な
くとも空間を有して実装する実装方法により製造され
る。
【００１２】即ち、本発明のチップ型デバイスの実装方
法は、チップ型デバイス（図１の１）の空間と過剰供給
された封止樹脂（図１の２）を引き込む役割を果たすキ
ャビティ（図１の１０）を有する。より詳細には、基板
（図１の３）の表面より低い位置にチップ型デバイス
（１）搭載部と封止樹脂（２）の供給部を兼ねた凹部
（図１の９）を有し、凹部（９）に溜まる樹脂（２）の
量を一定にする役割を果たす壁（図１の１１）及びチッ
プ型デバイス（特に、弾性表面波デバイス）に必要な空
間と一定量以上の樹脂の溜まり用プールの役割を果たす
キャビティ（１０）を有することを特徴とする。
法は、チップ型デバイス（図１の１）の空間と過剰供給
された封止樹脂（図１の２）を引き込む役割を果たすキ
ャビティ（図１の１０）を有する。より詳細には、基板
（図１の３）の表面より低い位置にチップ型デバイス
（１）搭載部と封止樹脂（２）の供給部を兼ねた凹部
（図１の９）を有し、凹部（９）に溜まる樹脂（２）の
量を一定にする役割を果たす壁（図１の１１）及びチッ
プ型デバイス（特に、弾性表面波デバイス）に必要な空
間と一定量以上の樹脂の溜まり用プールの役割を果たす
キャビティ（１０）を有することを特徴とする。
【００１３】このような本発明においては、基板（３）
はチップ型デバイス（１）搭載箇所及び樹脂（２）供給
部となり、基板（３）表面より低い位置に形成される凹
部（９）、樹脂（２）供給後にチップ型デバイス（特
に、弾性表面波デバイス）に必要な空間をなすキャビテ
ィ（１０）と、キャビティ（１０）と凹部（９）を隔
て、凹部（９）に溜まる樹脂（２）の量を一定にする壁
（１１）で構成されている。これによって、基板（３）
にチップ型デバイス（１）を搭載した後に樹脂（２）を
樹脂供給部に供給した時、壁（１１）によって凹部
（９）に一定量の樹脂（２）がせき止められ、過剰供給
分の樹脂（２）がキャビティ（１０）底部に流出して溜
められるため、チップ表面に空間を得ることができる。
はチップ型デバイス（１）搭載箇所及び樹脂（２）供給
部となり、基板（３）表面より低い位置に形成される凹
部（９）、樹脂（２）供給後にチップ型デバイス（特
に、弾性表面波デバイス）に必要な空間をなすキャビテ
ィ（１０）と、キャビティ（１０）と凹部（９）を隔
て、凹部（９）に溜まる樹脂（２）の量を一定にする壁
（１１）で構成されている。これによって、基板（３）
にチップ型デバイス（１）を搭載した後に樹脂（２）を
樹脂供給部に供給した時、壁（１１）によって凹部
（９）に一定量の樹脂（２）がせき止められ、過剰供給
分の樹脂（２）がキャビティ（１０）底部に流出して溜
められるため、チップ表面に空間を得ることができる。
【００１４】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【００１５】本発明の第１の実施の形態を図１ないし図
３に示し、図１（ａ），（ｂ）はこの実施の形態におけ
る基板の平面図と断面図、図２はチップ型デバイス搭載
後の平面図、図３は基板の凹部の一例を示す断面図であ
る。
３に示し、図１（ａ），（ｂ）はこの実施の形態におけ
る基板の平面図と断面図、図２はチップ型デバイス搭載
後の平面図、図３は基板の凹部の一例を示す断面図であ
る。
【００１６】図１を参照すると、基板３には、凹部９と
キャビティ１０が形成されている。凹部９はランド５を
有しており、チップ型デバイス１上の電極パッド６に形
成されたバンプ４と接続される。凹部９の深さは、チッ
プ型デバイス１のバンプ形成面が基板３上面より±数１
０μｍの範囲になるように形成されている。図２を参照
すると、凹部９の幅はチップ型デバイス１が搭載された
後に窪みが多少見える程度、例えばチップ型デバイス１
搭載後に凹部が５００μｍ見える幅で設けられ、封止用
の樹脂２供給口となる。
キャビティ１０が形成されている。凹部９はランド５を
有しており、チップ型デバイス１上の電極パッド６に形
成されたバンプ４と接続される。凹部９の深さは、チッ
プ型デバイス１のバンプ形成面が基板３上面より±数１
０μｍの範囲になるように形成されている。図２を参照
すると、凹部９の幅はチップ型デバイス１が搭載された
後に窪みが多少見える程度、例えばチップ型デバイス１
搭載後に凹部が５００μｍ見える幅で設けられ、封止用
の樹脂２供給口となる。
【００１７】図３を参照すると、凹部９の深さがバンプ
４の高さより浅い、例えば２０〜３０μｍ浅い場合、窪
みが見える辺は四辺のうち一辺だけでもよい。封止用の
樹脂２は凹部９の樹脂２供給口より供給され、バンプ
４，ランド５，電極パッド６を封止する。キャビティ１
０は凹部９と同程度あるいはそれ以上深くする。壁１１
は凹部９とキャビティ１０を隔てており、凹部９に留ま
る樹脂２を一定にする働きをする。一定量以上の樹脂２
は壁１１とチップ型デバイス１の隙間の通り、キャビテ
ィ１０に流れ込む。壁１１と搭載後のチップ型デバイス
１間は多少の隙間、例えば２０μｍの隙間を有してい
る。キャビティ１０は、壁１１の樹脂流入制御により、
樹脂２の溜まり用のプール及びチップ型デバイス１の空
間となる。
４の高さより浅い、例えば２０〜３０μｍ浅い場合、窪
みが見える辺は四辺のうち一辺だけでもよい。封止用の
樹脂２は凹部９の樹脂２供給口より供給され、バンプ
４，ランド５，電極パッド６を封止する。キャビティ１
０は凹部９と同程度あるいはそれ以上深くする。壁１１
は凹部９とキャビティ１０を隔てており、凹部９に留ま
る樹脂２を一定にする働きをする。一定量以上の樹脂２
は壁１１とチップ型デバイス１の隙間の通り、キャビテ
ィ１０に流れ込む。壁１１と搭載後のチップ型デバイス
１間は多少の隙間、例えば２０μｍの隙間を有してい
る。キャビティ１０は、壁１１の樹脂流入制御により、
樹脂２の溜まり用のプール及びチップ型デバイス１の空
間となる。
【００１８】次に、この第１の実施の形態の動作につい
て、図を参照して説明する。
て、図を参照して説明する。
【００１９】封止用の樹脂２は凹部９の樹脂２供給口か
ら凹部９に供給される。樹脂２は壁１１によりせき止め
られ、凹部９とチップ型デバイス１の間を封止する。封
止後、樹脂２の過剰供給分は基板３表面より下部にある
壁１１とチップ型デバイス１の隙間を通り、キャビティ
１０へ流出し、キャビティ１０底辺へ至る。
ら凹部９に供給される。樹脂２は壁１１によりせき止め
られ、凹部９とチップ型デバイス１の間を封止する。封
止後、樹脂２の過剰供給分は基板３表面より下部にある
壁１１とチップ型デバイス１の隙間を通り、キャビティ
１０へ流出し、キャビティ１０底辺へ至る。
【００２０】次に、本発明の第２の実施の形態について
説明する。
説明する。
【００２１】図４（ａ），（ｂ），（ｃ）は第２の実施
の形態における平面図及び破断部の異なる二つの断面図
である。
の形態における平面図及び破断部の異なる二つの断面図
である。
【００２２】図４を参照すると、基板１３の凹部９内に
ランド５及び溝１２が形成される。凹部９内に形成され
るランド５は凹部９底部より上部に、例えば４０μｍ上
部に設けられ、ランド５間に溝１２が構成される。ラン
ド５の深さは、チップ型デバイス１のバンプ形成面が基
板３上面より±数１０μｍの範囲になるように形成され
ている。溝１２の底部は、凹部９の底部と同じもしくは
多少低く、例えば４０μｍ低い位置に、キャビティ１０
に向かって形成される。封止用の樹脂２は、凹部９の樹
脂２供給口に供給され、バンプ４，ランド５，電極パッ
ド６を封止する。壁１１は凹部９、ランド５、溝１２と
キャビティ１０を隔てており、凹部９に溜まる樹脂を一
定にする働きをする。一定量以上の樹脂２は壁１１とチ
ップ型デバイス１の隙間を通り、キャビティ１０に流れ
込む。
ランド５及び溝１２が形成される。凹部９内に形成され
るランド５は凹部９底部より上部に、例えば４０μｍ上
部に設けられ、ランド５間に溝１２が構成される。ラン
ド５の深さは、チップ型デバイス１のバンプ形成面が基
板３上面より±数１０μｍの範囲になるように形成され
ている。溝１２の底部は、凹部９の底部と同じもしくは
多少低く、例えば４０μｍ低い位置に、キャビティ１０
に向かって形成される。封止用の樹脂２は、凹部９の樹
脂２供給口に供給され、バンプ４，ランド５，電極パッ
ド６を封止する。壁１１は凹部９、ランド５、溝１２と
キャビティ１０を隔てており、凹部９に溜まる樹脂を一
定にする働きをする。一定量以上の樹脂２は壁１１とチ
ップ型デバイス１の隙間を通り、キャビティ１０に流れ
込む。
【００２３】このような第２の実施の形態によれば、ラ
ンド５間に溝１２を多く設けることにより、凹部９へ供
給される樹脂２の量が多くなるため、上述した第１の実
施の形態に比べ、バンプ４、ランド５、電極パッド６の
封止・保護力を強固にすることができる利点がある。
ンド５間に溝１２を多く設けることにより、凹部９へ供
給される樹脂２の量が多くなるため、上述した第１の実
施の形態に比べ、バンプ４、ランド５、電極パッド６の
封止・保護力を強固にすることができる利点がある。
【００２４】また、請求項３に対応する実施の形態とし
ては、上記にて説明した第１及び第２の実施の形態のご
とき構成とすることにより、図１に示すデバイス１４、
ならびに図４に示すデバイス１５がそれぞれ得られるこ
とから、詳細な説明を省略する。
ては、上記にて説明した第１及び第２の実施の形態のご
とき構成とすることにより、図１に示すデバイス１４、
ならびに図４に示すデバイス１５がそれぞれ得られるこ
とから、詳細な説明を省略する。
【００２５】次に本発明の実施例について図面を参照し
て説明する。
て説明する。
【００２６】図１を参照すると、チップ型デバイス１の
形状が６ｍｍ角、高さ４００μｍの時、厚さ１ｍｍのガ
ラスセラミック基板３上の凹部９は深さが１５０μｍ
で、内部のランド５は厚さ２０μｍ、幅１００μｍの銀
で形成される。ランド５は表面が厚さ１μｍの金メッキ
で覆われている。チップ型デバイス１上の電極パッド６
に形成されるバンプ４は高さが５０μｍの金で形成され
る。チップ型デバイス１がバンプ４を介して基板３と接
続されたとき、凹部９はチップ型デバイス１の一辺から
５００μｍの隙間を開け、樹脂２供給口となる。壁１１
は、凹部９底辺から５０μｍの高さで形成されており、
チップ型デバイス１搭載後、チップ型デバイス１との隙
間は２０μｍとなる。キャビティ１０はチップ型デバイ
ス１搭載部中央に３６ｍｍ角、深さ４００μｍで形成さ
れ、底辺にパターン７、グラウンド８が形成される。封
止用の樹脂２には電気絶縁性の樹脂が使用され、凹部９
とチップ型デバイス１間を封止する。
形状が６ｍｍ角、高さ４００μｍの時、厚さ１ｍｍのガ
ラスセラミック基板３上の凹部９は深さが１５０μｍ
で、内部のランド５は厚さ２０μｍ、幅１００μｍの銀
で形成される。ランド５は表面が厚さ１μｍの金メッキ
で覆われている。チップ型デバイス１上の電極パッド６
に形成されるバンプ４は高さが５０μｍの金で形成され
る。チップ型デバイス１がバンプ４を介して基板３と接
続されたとき、凹部９はチップ型デバイス１の一辺から
５００μｍの隙間を開け、樹脂２供給口となる。壁１１
は、凹部９底辺から５０μｍの高さで形成されており、
チップ型デバイス１搭載後、チップ型デバイス１との隙
間は２０μｍとなる。キャビティ１０はチップ型デバイ
ス１搭載部中央に３６ｍｍ角、深さ４００μｍで形成さ
れ、底辺にパターン７、グラウンド８が形成される。封
止用の樹脂２には電気絶縁性の樹脂が使用され、凹部９
とチップ型デバイス１間を封止する。
【００２７】次に、本発明の実施例の動作について図面
を参照して説明する。
を参照して説明する。
【００２８】図１を参照すると、封止用の樹脂２はチッ
プ型デバイス１搭載後の凹部９の５００μｍの上部隙間
より供給される。樹脂２は壁１１に沿って凹部９内を充
填する。壁１１とチップ型デバイス１の隙間は基板３の
表面より下方にあるため、樹脂２は凹部９充填後、壁１
１とチップ型デバイス１の隙間２０μｍを通り、キャビ
ティ１０へ流出する。
プ型デバイス１搭載後の凹部９の５００μｍの上部隙間
より供給される。樹脂２は壁１１に沿って凹部９内を充
填する。壁１１とチップ型デバイス１の隙間は基板３の
表面より下方にあるため、樹脂２は凹部９充填後、壁１
１とチップ型デバイス１の隙間２０μｍを通り、キャビ
ティ１０へ流出する。
【００２９】
【発明の効果】第１の効果は、チップ型デバイスを封止
するために封止樹脂を用い、空間を有する封止構造を得
ることが可能になるということである。
するために封止樹脂を用い、空間を有する封止構造を得
ることが可能になるということである。
【００３０】その理由は、チップ型デバイス搭載箇所に
凹部、キャビディ及び壁を設けることにより樹脂の流動
を制御したからである。
凹部、キャビディ及び壁を設けることにより樹脂の流動
を制御したからである。
【００３１】第２の効果は、チップ型デバイス実装部の
小型化を可能にしたことである。
小型化を可能にしたことである。
【００３２】その理由は樹脂の供給箇所を基板表面より
下部にし、樹脂供給量が多いとき、壁とチップ型デバイ
スの隙間よりキャビティへ流入するようにしたからであ
る。
下部にし、樹脂供給量が多いとき、壁とチップ型デバイ
スの隙間よりキャビティへ流入するようにしたからであ
る。
【００３３】
【図１】本発明の第１の実施の形態における基板を示
し、（ａ）は平面図、（ｂ）は同図（ａ）のａ−ａ′線
による断面図である。
し、（ａ）は平面図、（ｂ）は同図（ａ）のａ−ａ′線
による断面図である。
【図２】第１の実施の形態におけるチップ型デバイス搭
載後を示す平面図である。
載後を示す平面図である。
【図３】第１の実施の形態における基板の凹部の幅の一
例を示す断面図である。
例を示す断面図である。
【図４】本発明の第２の実施の形態における基板を示
し、（ａ）は平面図、（ｂ）及び（ｃ）はそれぞれ同図
（ａ）のｂ−ｂ′線による断面図及びｃ−ｃ′線による
断面図である。
し、（ａ）は平面図、（ｂ）及び（ｃ）はそれぞれ同図
（ａ）のｂ−ｂ′線による断面図及びｃ−ｃ′線による
断面図である。
【図５】従来の実施方法の一例を示す断面図である。
１，２１ チップ型デバイス ２ 封止用樹脂 ３，１３，２３ 基板 ４，２４ バンプ ５，２５ ランド ６，２６ 電極パッド ７ 配線パターン ８ グラウンド ９，２９ 凹部 １０ キャビティ １１ 壁 １２ 溝 １４，１５ デバイス
Claims (3)
- 【請求項１】 搭載すべきチップ型デバイスの下部に封
止樹脂を導くキャビティを設けてなる基板に前記チップ
型デバイスを樹脂封止し前記チップ型デバイスと前記基
板との間に少なくとも空間を有して実装することを特徴
とするチップ型デバイスの実装方法。 - 【請求項２】 前記封止樹脂は、前記キャビティの周囲
に前記基板の表面より下部に設けた凹部から供給され、
この凹部と前記キャビティとの間に存する壁により前記
キャビティへの流入制御がなされることを特徴とする請
求項１記載のチップ型デバイスの実装方法。 - 【請求項３】 搭載すべきチップ型デバイスの下部に封
止樹脂を導くキャビティと、このキャビティの周囲にて
表面より下部に設けた封止樹脂供給用の凹部と、この凹
部から前記キャビティへの前記封止樹脂の流入を制御す
る壁とを有してなる基板を備え、前記チップ型デバイス
を前記基板の前記キャビティ上に搭載して前記封止樹脂
により封止し前記チップ型デバイスと前記基板との間に
少なくとも空間を有して実装する実装方法により製造す
ることを特徴とするデバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8313308A JP2858569B2 (ja) | 1996-11-25 | 1996-11-25 | チップ型デバイスの実装方法及びその実装方法により製造するデバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8313308A JP2858569B2 (ja) | 1996-11-25 | 1996-11-25 | チップ型デバイスの実装方法及びその実装方法により製造するデバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10154859A true JPH10154859A (ja) | 1998-06-09 |
| JP2858569B2 JP2858569B2 (ja) | 1999-02-17 |
Family
ID=18039665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8313308A Expired - Fee Related JP2858569B2 (ja) | 1996-11-25 | 1996-11-25 | チップ型デバイスの実装方法及びその実装方法により製造するデバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2858569B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000223530A (ja) * | 1999-02-03 | 2000-08-11 | Matsushita Electric Ind Co Ltd | フリップチップ実装体および実装方法 |
| JP2007311678A (ja) * | 2006-05-22 | 2007-11-29 | Denso Corp | 電子部品の実装方法および電子部品の実装構造 |
| US20100025847A1 (en) * | 2006-12-26 | 2010-02-04 | Yoshihiro Tomura | Semiconductor device mounted structure and semiconductor device mounted method |
| JP2017135257A (ja) * | 2016-01-27 | 2017-08-03 | パナソニックＩｐマネジメント株式会社 | Ｌｅｄモジュール及びそれを用いた照明器具 |
-
1996
- 1996-11-25 JP JP8313308A patent/JP2858569B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000223530A (ja) * | 1999-02-03 | 2000-08-11 | Matsushita Electric Ind Co Ltd | フリップチップ実装体および実装方法 |
| JP2007311678A (ja) * | 2006-05-22 | 2007-11-29 | Denso Corp | 電子部品の実装方法および電子部品の実装構造 |
| JP4736948B2 (ja) * | 2006-05-22 | 2011-07-27 | 株式会社デンソー | 電子部品の実装方法 |
| US20100025847A1 (en) * | 2006-12-26 | 2010-02-04 | Yoshihiro Tomura | Semiconductor device mounted structure and semiconductor device mounted method |
| US8110933B2 (en) * | 2006-12-26 | 2012-02-07 | Panasonic Corporation | Semiconductor device mounted structure and semiconductor device mounted method |
| JP2017135257A (ja) * | 2016-01-27 | 2017-08-03 | パナソニックＩｐマネジメント株式会社 | Ｌｅｄモジュール及びそれを用いた照明器具 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2858569B2 (ja) | 1999-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4535969B2 (ja) | 半導体装置 | |
| US7820486B2 (en) | Method of fabricating a semiconductor device having a heat sink with an exposed surface | |
| US7847417B2 (en) | Flip-chip mounting substrate and flip-chip mounting method | |
| JP4727850B2 (ja) | 半導体電子部品 | |
| JP2001230347A (ja) | 半導体装置及びその製造方法 | |
| JP3839178B2 (ja) | 半導体装置 | |
| JP2858569B2 (ja) | チップ型デバイスの実装方法及びその実装方法により製造するデバイス | |
| JP4437014B2 (ja) | 電子回路装置 | |
| JP4312616B2 (ja) | 半導体装置 | |
| JP4903014B2 (ja) | 半導体装置 | |
| JP2797598B2 (ja) | 混成集積回路基板 | |
| JPH07122827A (ja) | 電子部品実装用基板 | |
| JP3727582B2 (ja) | 半導体装置 | |
| JP2000077458A (ja) | フリップチップ実装方法 | |
| JP5271982B2 (ja) | 半導体装置 | |
| JP3325410B2 (ja) | 半導体装置の製造方法 | |
| US20230108181A1 (en) | Segmented Leadframe for Flip Chip Attaching a Semiconductor Die Including Prevention of Die Tilt | |
| JPH05160316A (ja) | 半導体素子 | |
| KR100321162B1 (ko) | 웨이퍼 레벨 패키지 및 그의 제조 방법 | |
| JP4615360B2 (ja) | 半導体装置 | |
| JPH08250545A (ja) | 半導体装置およびその製造方法 | |
| JPH03169054A (ja) | 半導体装置 | |
| KR100253708B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH04239160A (ja) | 樹脂封止型電子部品の製造方法 | |
| KR20020012053A (ko) | 볼 그리드 어레이 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981104 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |