KR100379562B1 - 반도체 패키지의 플립칩 본딩방법 - Google Patents

반도체 패키지의 플립칩 본딩방법 Download PDF

Info

Publication number
KR100379562B1
KR100379562B1 KR10-2001-0007492A KR20010007492A KR100379562B1 KR 100379562 B1 KR100379562 B1 KR 100379562B1 KR 20010007492 A KR20010007492 A KR 20010007492A KR 100379562 B1 KR100379562 B1 KR 100379562B1
Authority
KR
South Korea
Prior art keywords
chip
substrate
mask
conductive material
cover
Prior art date
Application number
KR10-2001-0007492A
Other languages
English (en)
Other versions
KR20020067112A (ko
Inventor
이승주
도원철
박영국
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR10-2001-0007492A priority Critical patent/KR100379562B1/ko
Publication of KR20020067112A publication Critical patent/KR20020067112A/ko
Application granted granted Critical
Publication of KR100379562B1 publication Critical patent/KR100379562B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Abstract

본 발명은 반도체 패키지의 플립칩 본딩방법에 관한 것으로서, 공정이 단순하며 빠른 시간내에 칩과 기판을 본딩할수 있는 새로운 방식의 플립칩 본딩방법을 제공하기 위한 것이다.
이를 위해 본 발명은 일면에 제거 가능한 커버(160)가 부착됨과 함께 칩(110)과 기판(130)의 각 패드(113),(133)에 해당하는 위치에 관통홀(155)이 형성되는 한 쌍의 비도전성 마스크(150)를 상기 커버(160)가 대향하도록 상기 칩(110)과 상기 기판(130) 사이에 구비하는 단계와; 상기 마스크(130) 사이에는 유동성을 갖는 도전성 물질(170)을 구비하는 단계와; 상기 도전성 물질(170)이 상기 마스크의 관통홀(155)에 채워지도록 상기 칩(110)과 상기 기판(130)을 가압하는 단계와; 상기 커버(160)를 상기 마스크(150)에서 제거하는 단계와; 상기 각 마스크(150)를 접촉시켜서 상기 칩(110)과 상기 기판(130)이 상기 각 마스크의 관통홀(155)에 채워진 상기 도전성 물질(170)에 의하여 연결되도록, 상기 칩(110)과 상기 기판(130)을 가압하여 본딩하는 단계를 포함하여 이루어지는 반도체 패키지의 플립칩 본딩방법이다.

Description

반도체 패키지의 플립칩 본딩방법{flip chip bonding method in semiconductor package}
본 발명은 반도체 패키지의 플립칩 본딩방법에 관한 것으로서, 보다 상세하게는 유동성을 갖는 도전성 물질을 사용하여 공정을 단순화함으로써빠른 시간 내에 칩과 기판을 본딩하기 위한 것이다.
종래의 반도체 패키지에서는 칩과 기판을 전기적으로 연결하기 위해와이어 본딩방식이 많이 사용되어 왔는데, 이와 같이 와이어 본딩방식은 패키지의 크기 및 두께를 줄이는데 한계가 있을 뿐만아니라, 칩과 기판을 차례대로 본딩해야 함에 따라 공정 시간이 많이 소요되었다.
한편, 전술한 와이어 본딩방식의 단점을 보완하기 위해, 칩 패드 위에 범프를 형성하고 이러한 범프가 하향하도록 하여 기판에 직접 본딩하는 플립 칩 본딩방식이 제안되었다.
도 1 은 종래 플립칩 본딩방법에 의해 칩과 기판이 본딩된 것을 나타내는 의 반도체 패키지의 일 예를 나타내는 단면도로써, 도시한 바와 같이 종래 플립칩 본딩방법에 따른 칩과 기판의 결합은 하면에 패드(13)가 형성되는 칩(10)과, 상기 칩패드(13)에 형성되는 솔더 범프(20)와, 상면에 상기 솔더 범프(20)와 연결되는 패드(33)가 형성되는 기판(30)과, 상기 칩(10)을 외부로부터 보호하기 위한 봉지제(50)로 이루어진다.
이하, 상기와 같은 플립칩 본딩방법을 이용한 반도체 패키지에서, 솔더 범프(20)를 형성하여 칩(10)과 기판(30)을 본딩하는 과정을 도 2a 내지 도 2e 를 참조하여 상세히 설명한다.
우선, 도 2a 와 같이 기판(20)의 상면에 다수의 관통홀(63)이 형성된 스텐실(stencil)(60)을 밀착시킨다.
이 때, 상기 스텐실의 각 관통홀(63)은 기판의 패드(33)에 대응하도록 위치되어 형성된다.
그리고, 도 2b 와 같이 상기 스텐실(60)의 상면에 솔더 페이스트(25)를 도포하고, 스퀴즈(미도시)등을 사용하여 상기 각 관통홀(63)에 상기 솔더 페이스트(25)를 주입하여 채운다.
이후, 도 2c 와 같이 상기 스텐실(60)을 기판(30)에서 제거하게 되면 기판의 각 패드(33) 상면에는 솔더 페이스트(25)가 스텐실의 관통홀(63)과 동일한 형상으로 돌출 형성된다.
이와 같은 상태에서 소정의 열을 가하게 되면 상기 솔더 페이스트(25)는 그 용융이 이루어짐과 동시에 자체적인 표면장력으로 인해, 도 2d 와 같이 원형으로 형성됨으로써 솔더 범프(20)를 이루게 되는 것이다.
그리고, 도 2e 와 같이 상기 솔더 범프(20)와 칩(10)에 형성된 패드(13)를본딩하여 리플로우함으로써, 상기 칩(10)과 상기 기판(30)이 전기적으로 연결되는 것이다
그러나, 전술한 바와 같이 솔더 범프(20)를 형성하여 칩(10)과 기판(30)을 본딩하는 것은 그 공정이 복잡하고 어려웠다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위해 안출한 것으로서, 솔더 범프을 사용하여 칩과 기판을 본딩하는 방법을 개선하여, 공정이 단순하며 빠른시간내에 칩과 기판을 본딩할수 있는 새로운 방식의 플립칩 본딩방법을 제공하기 위한 것이다.
도 1 은 종래 플립칩 본딩방법에 의해 칩과 기판이 본딩된 것을 나타내는 의 반도체 패키지의 일 예를 나타내는 단면도
도 2a 내지 도 2e 는 종래 플립칩 본딩방법의 반도체 패키지에서 솔더 범프를 형성하여 칩과 기판을 본딩하는 것을 나타내는 공정도
도 3 은 본 발명에 따른 플립칩 본딩방법을 수행하기 위한 구성을 나타내는 분해 사시도
도 4a 내지 도 4e 는 본 발명에 따른 플립칩 본딩방법을 나타내는 공정도
도 5 는 웨이퍼의 평면도
도 6a 내지 도 6f 는 본 발명에 따른 플립칩 본딩방법이 웨이퍼 단위로 수행되는 것을 나타내는 공정도
도 7 은 본 발명에 따른 플립칩 본딩방법의 다른 예를 나타내는 공정도
도면의 주요부분에 대한 부호설명
110. 칩 113. 칩 패드
130. 기판 133. 기판 패드
150. 마스크 155. 마스크 홀
160. 커버 165. 커버 홀
170. 도전성 물질
210. 캐리어 220. 원통부재
W. 웨이퍼
상기한 목적을 달성하기 위한 본 발명에 따르면, 일면에 제거 가능한 커버가 부착됨과 함께 칩과 기판의 각 패드에 해당하는 위치에 관통홀이 형성되는 한 쌍의 비도전성 마스크를 상기 커버가 대향하도록 상기 칩과 상기 기판 사이에 구비하는 단계와; 상기 마스크 사이에는 유동성을 갖는 도전성 물질을 구비하는 단계와; 상기 도전성 물질이 상기 마스크의 관통홀에 채워지도록 상기 칩과 상기 기판을 가압하는 단계와; 상기 커버를 상기 마스크에서 제거하는 단계와; 상기 각 마스크를 접촉시켜서 상기 칩과 상기 기판이 상기 각 마스크의 관통홀에 채워진 상기 도전성 물질에 의하여 연결되도록, 상기 칩과 상기 기판을 가압하여 본딩하는 단계를 포함하여 이루어지는 반도체 패키지의 플립칩 본딩방법이 제공된다.
또한, 본 발명은 일면에 제거 가능한 커버가 부착됨과 함께 웨이퍼의 칩들및 기판의 각 패드에 해당하는 위치에 관통홀이 형성되는 한 쌍의 비도전성 마스크를 상기 커버가 대향하도록 상기 웨이퍼와 상기 기판 사이에 구비하는 단계와; 상기 마스크 사이에 유동성을 갖는 도전성 물질을 구비하는 단계와; 상기 도전성 물질이 상기 마스크의 관통홀에 채워지도록 상기 웨이퍼와 상기 기판을 가압하는 단계와; 상기 커버를 상기 마스크에서 제거하는 단계와; 상기 각 마스크를 접촉시켜서 상기 웨이퍼의 칩들과 상기 기판이 상기 각 마스크의 관통홀에 채워진 상기 도전성 물질에 의하여 연결되도록, 상기 웨이퍼와 상기 기판을 가압하여 본딩하는 단계와; 상기 웨이퍼의 각 칩을 개별화하는 단계를 포함하여 이루어지는 반도체 패키지의 플립칩 본딩방법이 제공된다.
이하, 본 발명의 바람직한 실시예를 첨부한 도 3 내지 도 7 을 참조하여 상세히 설명하면 다음과 같다.
도 3 은 본 발명에 따른 플립칩 본딩방법을 수행하기 위한 구성을 나타내는 분해 사시도이다.
도시한 바와 같이 본 발명에 따른 플립칩 본딩방법을 수행하기 위해서는 일면에 커버(160)가 부착되는 한 쌍의 마스크(150)를 상기 커버(160)가 대향되도록 칩(110)과 기판(130) 사이에 구비하고, 상기 마스크(150) 사이에는 도전성 물질(170)을 구비한다.
이 때, 상기 마스크(150)에는 상기 칩(110) 및 상기 기판(130)에 형성되는 각 패드(113),(133)에 해당하는 위치에 수직한 관통홀(155)이 형성된다.
한편, 상기 마스크(150)는 접착성을 갖는 비도전성 부재로서, 열 경화성 고분자화합물로 이루어지며, 그 일 예로는 비도전성 필름 스텐실등이 사용될 수 있다.
그리고, 상기 커버(160) 역시 상기 마스크의 관통홀(155)과 동일 위치에 관통홀(165)이 형성되며, 상기 마스크(150)에서 떨어져 제거될 수 있도록 상기 마스크(160)에 부착된다.
또한, 상기 도전성 물질(170)은 유동성을 갖는 것으로, 상기 마스크(150) 사이에 구비된다.
따라서, 상기 도전성 물질(170)을 기준으로 상부측에는 마스크(150), 칩(110)이 위치하고, 하부측에는 마스크(150), 기판(130)이 위치하게 된다.
이 때, 상기 마스크(150)는 상기 칩(110) 및 상기 기판(130)과 일정 거리 떨어진 상태로 구비된다.
이와 같은 구성에 의해 칩과 기판이 본 발명의 플립칩 본딩방법에 따라 본딩되는 공정을 설명하면 다음과 같다.
도 4a 내지 4e 는 본 발명에 따른 플립칩 본딩방법을 나타내는 공정도이다.
이를 참조하여 설명하면, 먼저 도 4a 와 같이 칩(110)과 기판(130) 사이에 커버(160)가 부착되는 한 쌍의 마스크(150)를 구비한 후, 도 4b 와 같이 상기 마스크(150) 사이에 도전성 물질(170)을 구비한다.
이 때, 상기 마스크의 관통홀(155)은 상기 칩의 패드(113)와 상기 기판의 패드(133)에 일치하도록 위치된다.
그리고, 도 4c 와 같이 상기 칩(110)과 상기 기판(130)을 가압하여, 상기칩(110)과 상기 기판(130)이 상기 상하 마스크(150)를 누르게 한다.
그러면, 상기 상하 마스크(150)는 상기 도전성 물질(170)을 누르게 되고, 상기 도전성 물질(170)은 상기 커버(160)의 사이 공간에서 압축되어 퍼지면서, 상기 커버의 관통홀(165)를 통해 상기 마스크의 관통홀(155)로 이동하여 상기 마스크의 관통홀(155)을 채우게 된다.
이후, 도 4d 와 같이 상기 마스크(150)로부터 커버(160)를 떼어내 제거하면, 상기 커버의 관통홀(165)에 채워진 도전성 물질(170)은 물론, 상기 커버의 관통홀(165)을 통해 상기 마스크의 관통홀(155)에 채워지지 못하고, 상기 커버(160)의 표면에 남아 있던 도전성 물질(170) 역시 상기 커버(160)와 함께 제거된다.
이와 같이 칩(110)과 기판(130)을 본딩하는데 필요한 양의 도전성 물질(170)만을 상기 마스크의 관통홀(170)에 잔류시킨 후, 도 4e 와 같이 상기 칩(110)과 상기 기판(130)을 열과 함께 가압하여, 상기 상부측 마스크(150)와 상기 하부측 마스크(150)를 접촉시킨다.
이에 따라, 상부 마스크의 관통홀(155)에 채워진 도전성 물질(170)은 칩의 패드(113)와 완전히 연결되고, 하부 마스크의 관통홀(155)에 채워진 도전성 물질(170)은 기판의 패드(133)에 완전히 연결됨과 함께 각 마스크의 관통홀(155)에 채워진 도전성 물질(170)이 접촉 연결되어, 상기 칩(110)과 상기 기판(130)이 본딩되는 것이다.
이 때, 상기 마스크(150)는 접착성을 갖음에 따라 상기 마스크(150)는 상기칩(110) 및 상기 상기 기판(130)에 접착되고, 또한 상기 마스크(150)는 열 경화성 고분자화합물로 이루어짐에 따라 공급되는 열에 의해 경화된다.
또한, 상기 마스크(150)는 비전도성이기 때문에, 상기 각 관통홀(155)에 채워진 도전성 물질(170) 간에 숏트는 발생하지 않는다.
상기한 본 발명의 플립칩 본딩방법은 개별 칩과 기판을 본딩하는 것을 나타낸 것이나, 본 발명의 플립칩 본딩방법은 도 5 와 같이 웨이퍼 단위에서도 수행될 수도 있다.
도 6a 내지 도 6f 는 본 발명에 따른 플립칩 본딩방법이 웨이퍼 단위로 수행되는 것을 나타내는 공정도이다.
도 6a 내지 도 6f 에서 실선으로 나타낸 것은 전체 웨이퍼(W) 중 소정의 하나의 칩이 본딩되는 공정을 나타내고, 점선으로 나타낸 것은 주위의 다른 칩이 본딩되는 공정을 나타내는 것으로, 웨이퍼(W)의 전체 칩에서는 동일한 공정이 수행된다.
구체적으로, 도 6a 와 같이 다수개의 칩(110)으로 구성되는 웨이퍼(W)와 동일한 패턴이 반복적으로 형성되는 기판(130) 사이에 일면에 커버(160)가 부착되는 한 쌍의 마스크(150)를 구비하고, 도 6b 와 같이 상기 마스크(150) 사이에는 도전성 물질(170)을 구비한다.
이 때, 상기 마스크의 관통홀(155)은 상기 웨이퍼의 칩(110)들 및 기판(130)의 각 패드에 일치하도록 위치된다.
그리고, 도 6c 와 같이 상기 웨이퍼(W)와 상기 기판(130)을 가압하여 상기마스크(170)가 상기 도전성 물질(170)을 누르면, 상기 전도성 물질(170)이 상기 커버의 관통홀(165)을 통해 상기 마스크의 관통홀(155)에 채워진다.
계속해서, 도 6d 와 같이 상기 마스크(150)로부터 상기 커버(160)를 떼어내 제거한 후, 도 6e 와 같이 상기 웨이퍼(W)와 상기 기판(130)을 열과 함께 가압하여 상기 각 마스크(150)를 접촉시킨다.
이에 따라, 상기 웨이퍼(W)의 각 칩(110)과 기판(130)이 각 마스크의 관통홀(155)에 채워진 도전성 물질(170)에 의해 본딩되는 것이다.
그리고, 도 6f 와 같이 상기 웨이퍼(W)를 각각의 칩(110)으로 소잉하여 개별화한다.
상기한 같이 본 발명은 웨이퍼 단위로 칩과 기판을 본딩할 수 있기 때문에 제조 공정이 단순해지며 작업 효율(UPH)이 향상된다.
도 7 은 본 발명에 따른 플립칩 본딩방법의 다른 예를 나타내는 공정도이다.
도시한 바와 같이 본 발명은 칩(110)과 기판(130)을 캐리어(210)와 같은 수평이동수단을 이용하여 상기 각 공정이 순차적으로 수행되게 할 수도 있다.
이를 위해서는, 수평 이동하는 캐리어(210)에 칩(110)과 기판(130)을 설치하여 이동시키고, 상기 칩(110)과 상기 기판(130) 사이에 커버(160)가 부착된 상하 한 쌍의 마스크(150)를 구비하며, 상기 마스크(150) 사이에는 도전성 물질(170)을 구비한다.
이 때, 상기 커버(160)의 일단은 상기 캐리어(210)의 진행방향 전방에 설치된 원통부재(220)에 연결되어 감기도록 한다.
상기와 같이 칩(110)과 기판(130) 사이에 마스크(150)와 도전성 물질(170)이 구비된 상태에서, 상기 칩(110)을 가압하여 상기 마스크의 관통홀(155)에 상기 도전성 물질(170)을 채운다.
그리고, 상기 마스크의 관통홀(155)에 상기 도전성 물질(170)이 채워지면, 상기 원통부재(220)를 회전시켜 상기 마스크(150)에 부착되어 있는 상기 커버(160)를 떼어내어 불필요한 도전성 물질(170)을 제거한다.
한편, 이와 같이 커버(160)가 제거되면, 칩(110)과 기판(130)을 열과 압력을 가하여 상기 칩(110)과 상기 기판(130)을 본딩한다.
그런데, 여기서는 칩(110)과 기판(130)이 캐리어(210)와 같은 수평이동수단에 의해 이동하면서 각 공정이 수행되므로, 상기 칩(110)과 상기 기판(130)의 이동속도와 상기 원통부재(220)의 회전에 따른 상기 마스크(150) 및 상기 커버(160)의 이동속도는 같아야 한다.
또한, 상기에서 원통부재(220)에 의해 상기 커버(160)를 상기 마스크(150)에서 떼어 낼 때, 상기 커버(160)는 끊어지지 않도록 하여야 하는데, 이를 위해서는 마스크(150)의 폭보다 큰 커버(160)를 마스크(150)에 부착하여, 상기 마스크(150)의 크기만큼만 펀칭해 낼 수 있다.
상기한 바와 같이 본 발명에 따른 플립칩 본딩방법은 다음과 같은 효과가 있다.
첫째, 비도전성 마스크를 가압하여 관통홀이 도전성 물질을 채워 넣고, 칩과기판을 본딩하는데 불필요한 도전성 물질은 커버로 제거하는 간단한 공정으로 칩과 기판을 본딩할 수 있다.
둘째, 본 발명은 웨이퍼 단위에서 칩과 기판을 본딩할 수 있기 때문에 제조 공정이 단순하며 작업 효율이 향상된다.
셋째, 본 발명은 칩과 기판을 연속적으로 본딩하는 것이 가능하여 패키지의 생산성이 향상된다.

Claims (4)

  1. 일면에 제거 가능한 커버가 부착됨과 함께 칩과 기판의 각 패드에 해당하는 위치에 관통홀이 형성되는 한 쌍의 비도전성 마스크를 상기 커버가 대향하도록 상기 칩과 상기 기판 사이에 구비하는 단계와;
    상기 마스크 사이에 유동성을 갖는 도전성 물질을 구비하는 단계와;
    상기 도전성 물질이 상기 마스크의 관통홀에 채워지도록 상기 칩과 상기 기판을 가압하는 단계와;
    상기 커버를 상기 마스크에서 제거하는 단계와;
    상기 각 마스크를 접촉시켜서 상기 칩과 상기 기판이 상기 각 마스크의 관통홀에 채워진 상기 도전성 물질에 의하여 연결되도록, 상기 칩과 상기 기판을 가압하여 본딩하는 단계를 포함하여 이루어지는 반도체 패키지의 플립칩 본딩방법.
  2. 일면에 제거 가능한 커버가 부착됨과 함께 웨이퍼의 칩들 및 기판의 각 패드에 해당하는 위치에 관통홀이 형성되는 한 쌍의 비도전성 마스크를 상기 커버가 대향하도록 상기 웨이퍼와 상기 기판 사이에 구비하는 단계와;
    상기 마스크 사이에 유동성을 갖는 도전성 물질을 구비하는 단계와;
    상기 도전성 물질이 상기 마스크의 관통홀에 채워지도록 상기 웨이퍼와 상기 기판을 가압하는 단계와;
    상기 커버를 상기 마스크에서 제거하는 단계와;
    상기 각 마스크를 접촉시켜서 상기 웨이퍼의 칩들과 상기 기판이 상기 각 마스크의 관통홀에 채워진 상기 도전성 물질에 의하여 연결되도록, 상기 웨이퍼와 상기 기판을 가압하여 본딩하는 단계와;
    상기 웨이퍼의 각 칩을 개별화하는 단계를 포함하여 이루어지는 반도체 패키지의 플립칩 본딩방법.
  3. 제1항 또는 제2항에 있어서,
    상기 마스크는 열경화성의 고분자화합물로 형성되는 비도전성 필름 스텐실 인 것을 특징으로 하는 반도체 패키지의 플립칩 본딩방법.
  4. 제1항에 있어서,
    상기 칩과 상기 기판이 수평이동수단에 의해 이동하면서 상기 각 공정이 연속적으로 수행되는 것을 특징으로 하는 반도체 패키지의 플립칩 본딩방법.
KR10-2001-0007492A 2001-02-15 2001-02-15 반도체 패키지의 플립칩 본딩방법 KR100379562B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0007492A KR100379562B1 (ko) 2001-02-15 2001-02-15 반도체 패키지의 플립칩 본딩방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0007492A KR100379562B1 (ko) 2001-02-15 2001-02-15 반도체 패키지의 플립칩 본딩방법

Publications (2)

Publication Number Publication Date
KR20020067112A KR20020067112A (ko) 2002-08-22
KR100379562B1 true KR100379562B1 (ko) 2003-04-10

Family

ID=27694447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0007492A KR100379562B1 (ko) 2001-02-15 2001-02-15 반도체 패키지의 플립칩 본딩방법

Country Status (1)

Country Link
KR (1) KR100379562B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6425429A (en) * 1987-07-22 1989-01-27 Oki Electric Ind Co Ltd Mounting of semiconductor chip
JPH0563031A (ja) * 1992-02-06 1993-03-12 Casio Comput Co Ltd 半導体装置と基板の接合方法
JPH06232203A (ja) * 1993-02-03 1994-08-19 Nec Corp Lsiの実装構造
JPH1050765A (ja) * 1996-08-01 1998-02-20 Nec Corp 半導体素子の実装方法および半導体装置
JPH11219881A (ja) * 1998-02-02 1999-08-10 Dainippon Screen Mfg Co Ltd 基板処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6425429A (en) * 1987-07-22 1989-01-27 Oki Electric Ind Co Ltd Mounting of semiconductor chip
JPH0563031A (ja) * 1992-02-06 1993-03-12 Casio Comput Co Ltd 半導体装置と基板の接合方法
JPH06232203A (ja) * 1993-02-03 1994-08-19 Nec Corp Lsiの実装構造
JPH1050765A (ja) * 1996-08-01 1998-02-20 Nec Corp 半導体素子の実装方法および半導体装置
JPH11219881A (ja) * 1998-02-02 1999-08-10 Dainippon Screen Mfg Co Ltd 基板処理装置

Also Published As

Publication number Publication date
KR20020067112A (ko) 2002-08-22

Similar Documents

Publication Publication Date Title
TW201628151A (zh) 晶片封裝體及封裝基底及其製造方法
JP4282724B2 (ja) マイクロボールマウンタ用の振込みマスク
JPH05136317A (ja) 半導体装置およびその製造方法
KR100379562B1 (ko) 반도체 패키지의 플립칩 본딩방법
JP2000286302A (ja) 半導体チップ組立方法及び組立装置
JPH11111761A (ja) 半導体チップ部品の実装体
JPH06168982A (ja) フリップチップ実装構造
JP3611463B2 (ja) 電子部品の製造方法
JPH0878422A (ja) ボール状外部電極形成方法
JP2000232119A (ja) 半導体チップの接続部材及びその製造方法とその接続部材を用いた半導体チップの接続方法
JP3976964B2 (ja) 半導体装置の組立方法
JP2000164636A (ja) 半導体発光素子の実装方法及びこれに用いるボンディングツール
JP4144553B2 (ja) 半導体装置の製造方法
JPS5935439A (ja) バンプ付リ−ドレスチツプキヤリアの基板搭載方法
JPH10107074A (ja) バンプボンダー
JP2003158141A (ja) 半導体装置
JP4619104B2 (ja) 半導体装置
JP3029023B2 (ja) ボンディングツール
JP2003243447A (ja) 半導体素子の実装方法
JPH05347473A (ja) 配線基板
JP3843235B2 (ja) 電子部品組立方法、及び電子部品実装済基板
JP2003007773A (ja) ボンディングツールおよびボンディング方法
JPH01295433A (ja) バンプの製法
JP2012146859A (ja) 半導体装置
JP2000228457A (ja) 半導体装置、その製造方法及びテープキャリア

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140304

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150303

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180313

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190313

Year of fee payment: 17