JPH1050765A - 半導体素子の実装方法および半導体装置 - Google Patents

半導体素子の実装方法および半導体装置

Info

Publication number
JPH1050765A
JPH1050765A JP8203891A JP20389196A JPH1050765A JP H1050765 A JPH1050765 A JP H1050765A JP 8203891 A JP8203891 A JP 8203891A JP 20389196 A JP20389196 A JP 20389196A JP H1050765 A JPH1050765 A JP H1050765A
Authority
JP
Japan
Prior art keywords
mounting
substrate
semiconductor element
semiconductor device
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8203891A
Other languages
English (en)
Other versions
JP2870497B2 (ja
Inventor
Asao Murakami
朝夫 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8203891A priority Critical patent/JP2870497B2/ja
Publication of JPH1050765A publication Critical patent/JPH1050765A/ja
Application granted granted Critical
Publication of JP2870497B2 publication Critical patent/JP2870497B2/ja
Priority to US09/299,906 priority patent/US6133066A/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81026—Applying a precursor material to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8103—Reshaping the bump connector in the bonding apparatus, e.g. flattening the bump connector
    • H01L2224/81047—Reshaping the bump connector in the bonding apparatus, e.g. flattening the bump connector by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Abstract

(57)【要約】 【課題】 半導体素子と基板の安定した接続状態を保
つ。 【解決手段】 回路基板１上に配置された実装用パッド
２の表面に無電解ニッケルめっき３を施した後、サンド
ブラスト５を吹き付けて、該表面を粗化して凹凸部を形
成する。この際、回路基板１上の実装用パッド２以外の
領域は保護レジスト４により保護されている。次に、凹
凸部が形成された実装用パッド２を該凹凸部の深さより
も薄い厚さの金めっき６で覆う。次に、回路基板１上に
封止樹脂７を供給する。そして、半導体素子８に形成さ
れたバンプ電極９を実装用パッド２に形成された凹凸部
に食い込ませるように、半導体素子８と回路基板１とを
接続する。最後に、封止樹脂７を硬化する。

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明は、半導体素子を実装
する方法および半導体装置に関し、特に、フリップチッ
プ方式による半導体素子を基板に実装する方法および半
導体装置に関する。
【０００１】
【従来の技術】近年、電子機器の小型化、低価格化に伴
い、半導体素子を基板に高密度で実装するための構造が
簡略化されてきている。このような簡略化された構造を
有する半導体素子の高密度実装構造としてフリップチッ
プ方式が提案されている。
【０００２】フリップチップ方式の実装方法は、複数の
バンプ電極が少なくとも一つの面に実装された半導体素
子を、その面をフェイスダウンさせて回路基板に接続す
るものであり、特開平４−８２２４１号公報に開示され
ている。
【０００３】図３（ａ）および（ｂ）を参照して、従来
のフリップチップ実装構造について説明する。
【０００４】回路基板３１上に、ゴム等の弾性回復力を
有する物質からなる絶縁性樹脂層３２が形成されてい
る。さらに、絶縁性樹脂層３２上にスパッタリング法あ
るいは蒸着法により実装用パッド３３が形成されてい
る。絶縁性樹脂層３２上の半導体素子３４が基板３１に
固定されるべき領域に封止樹脂３５が塗布されている。
一方、半導体素子３４の基板３１側の面には、複数のバ
ンプ電極３６が形成されている。
【０００５】まず、半導体素子３４の下面に設けられる
複数のバンプ電極３６と基板３１上の実装用パッド３３
との位置合わせを行い、次いで、半導体素子３４が基板
３１上に加圧圧接される。この際、半導体素子３４のバ
ンプ電極３６と基板３１上の実装用パッド３３との間に
存在していた封止樹脂３５が押し出されるため、バンプ
電極３６と実装用パッド３３とが電気的に接続される。
この従来のフリップチップ実装構造では、基板３１と実
装用パッド３３との間に弾性回復力を有する絶縁性樹脂
層３２が形成されているために、絶縁性樹脂層３２の弾
性回復力と封止樹脂３５の収縮力によってバンプ電極３
６と実装用パッド３３との電気的接続が安定して保持さ
れる。
【０００６】
【発明が解決しようとする課題】しかしながら、この従
来のフリップチップ実装構造では、温度サイクル試験等
の加速試験において絶縁性樹脂層の弾性回復力および封
止樹脂の収縮力が劣化しやすく、結果として、封止樹脂
の熱膨張量がその収縮力および絶縁性樹脂層の弾性回復
力を上回り、バンプ電極と実装用パッドの間に隙間が形
成される。したがって、バンプ電極と実装用パッドとの
間に形成された隙間が原因で、半導体素子と基板とが接
続不良を起こす。
【０００７】さらに、この従来のフリップチップ実装構
造では、実装用パッドおよび絶縁性樹脂層を弾性変形さ
せた状態で、半導体素子と基板とを接続させている。そ
のため、温度変化により封止樹脂の収縮力と絶縁性樹脂
層の弾性回復力とのバランスが変化した場合、それに伴
って実装用パッドの変形状態も変化する。このように、
温度変化により、実装用パッドにかなりのストレスが加
わることになり、その結果、実装用パッドが損傷して、
断線等が生じるケースもある。
【０００８】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明の半導体装置は、半導体素子を基板に実装
することによって形成される半導体装置であって、基板
上に形成され、表面に凹凸部を有する実装用パッドと、
半導体素子の基板側の面に形成され、実装用パッドの凹
凸部に食い込んで配置されるバンプ電極と、半導体素子
と基板との間に介在する封止樹脂とを有するものであ
る。
【０００９】また、本発明の半導体素子の実装方法は、
基板上に配置された実装用パッドの表面に凹凸部を形成
するステップと、基板上に封止樹脂を供給するステップ
と、半導体素子に形成されたバンプ電極を実装用パッド
に形成された凹凸部に食い込ませるステップと、封止樹
脂を硬化するステップとを含むものである。
【００１０】
【発明の実施の形態】次に、本発明の実装方法および半
導体装置の第１の実施形態について図面を参照して詳細
に説明する。
【００１１】図１（ａ）〜（ｈ）は、本実施形態の実装
方法の手順を示す断面図およびその手順によって形成さ
れる半導体装置の構成を示す断面図である。
【００１２】図１（ａ）を参照すると、半導体素子が未
実装である回路基板１上に実装用パッド２が配置され
る。回路基板１の基材の種類は特に限定されるものでは
ないが、例えば、エポキシ材を基材としたプリント配線
基板を用いることができる。また、実装用パッド２は、
例えば、銅により形成される。
【００１３】図１（ｂ）を参照すると、回路基板１上に
形成された実装用パッド２に対し、無電解ニッケルめっ
き３が施される。めっき３の厚さは、特に限定されるも
のではないが、例えば、５μｍ程度とする。
【００１４】次に、図１（ｃ）に示されるように、回路
基板１上のニッケルめっき３が施された実装用パッド２
以外の領域に保護レジスト４が形成される。この保護レ
ジスト４は、次工程で実施されるニッケルめっき３に対
するサンドブラスト処理の際に、ニッケルめっき３以外
の領域が損傷を受けないように、その領域を保護するも
のであり、その材質、厚さ等は特に限定されないが、保
護レジスト４として、厚さ４０μｍのエポキシ系の樹脂
膜が採用される。
【００１５】次に、図１（ｄ）に示されるように、保護
レジスト４が形成された回路基板１の全面にサンドブラ
スト５が施され、実装用パッド２の表面が粗化される。
つまり、回路基板１の全面に砂を吹き付けて、その全面
を粗い面にする。ここで、サンドブラスト５に使用され
る砂として、粗化された面の凹凸の深さが３〜４μｍと
なるような粒度のものを使用することができる。
【００１６】次に、サンドブラスト処理が施された回路
基板１は、超音波洗浄が施された後、その回路基板１上
に形成された保護レジストが剥離される。ここで、前工
程で、回路基板１の全面に吹き付けられた砂が、ニッケ
ルめっき３が施された実装用パッド２に埋まる可能性が
あるため、その埋まった砂を除去するために、超音波洗
浄は必要である。また、保護レジスト４を剥離する方法
は、公知の技術で行われる。本工程が施されると、図１
（ｅ）に示されるように、回路基板１上には、表面が粗
化されたニッケルめっき３が施された実装用パッド２の
みが残留する。
【００１７】次に、図１（ｆ）に示されるように、粗化
されたニッケルめっき３上に公知の技術により薄付け無
電解金めっき６が施され、実装用パッド２を金パッドと
する。ここで、本実施形態では、金めっきの厚さは、ニ
ッケルめっき３上に形成された粗化面がつぶされないよ
うに、粗化面の凹凸の深さよりも薄くする必要があり、
例えば、０．０３μｍとする。したがって、回路基板１
上に凹凸の粗化面を有する実装用金パッドを形成するこ
とができる。
【００１８】次に、図１（ｇ）に示されるように、回路
基板１上の搭載部に封止樹脂７が供給される。ここで、
封止樹脂７の供給方法として、スクリーン印刷工法やデ
ィスペンサーを利用した供給方法等、公知の技術を適用
することができる。また、封止樹脂７としては、エポキ
シ系の熱硬化型即硬化性樹脂であって、硬化収縮率の値
が熱膨張率の値よりも大きい樹脂が使用される。例え
ば、本実施形態では、２７０度で３０秒ほどの加熱で硬
化が完了する樹脂を封止樹脂７として用いる。
【００１９】また、回路基板１に実装すべき半導体素子
８には、その回路基板１側の表面に、バンプ電極９が形
成されている。そして、封止樹脂７が回路基板１上に供
給された状態で、半導体素子８のバンプ電極９と回路基
板上１上の実装用パッド２を位置合わせし、図１（ｈ）
に示されるように、加圧・加熱によって半導体素子８を
回路基板１に接続する。その際、封止樹脂７は加熱によ
り硬化される。加圧量はバンプ電極９が実装用パッド２
の粗化面の凹凸に食い込むのに充分な量とし、例えば、
バンプ電極９当たり３０ｇとする。また、加熱量は、例
えば、半導体素子８側を２７０度、回路基板１側を８０
度とし、保持時間を３０秒とする。
【００２０】本実施形態の半導体素子の実装方法によれ
ば、半導体素子８と回路基板１との間に介在する封止樹
脂７の収縮率による両者の接続力だけでなく、バンプ電
極９が実装用パッド２の粗化面の凹凸に食い込むことに
よる機械的な接続力が働くため、常に、安定した接続状
態を維持することができる。
【００２１】次に、本発明の第２の実施形態について図
面を参照して詳細に説明する。
【００２２】図２（ａ）〜（ｇ）は、本発明の第２の実
施形態の半導体素子の実装方法の手順を示す断面図およ
びその手順によって形成される半導体装置の構成を示す
断面図である。
【００２３】図２（ａ）を参照すると、回路基板１上に
は、実装用パッド２が形成されている。回路基板１およ
び実装用パッド２は、前述の第１の実施形態の構成と同
様のものが使用され得る。
【００２４】図２（ｂ）を参照すると、回路基板１上に
形成された実装用パッド２に印刷法により銅ペースト１
０が塗布される。銅ペースト１０の種類としては、硬化
後の導電率ができるだけ低いものが望ましい。また、銅
ペースト１０内の銅粒子の径は、できるだけ小径のもの
とし、例えば、平均５μｍ径とする。銅ペーストの塗布
厚は１５μｍ以下が好ましく、例えば、厚さ２０μｍの
メタルマスクを用いて形成される１３μｍの塗布厚の銅
ペーストが用いられる。
【００２５】次に、図２（ｃ）に示されるように、実装
用パッド２に塗布された銅ペースト１０上に金属粉１１
が吹き付けられる。吹き付けられる金属粉として、例え
ば、銅製の粉砕タイプの金属粉であって粒径が平均１５
μｍ程度のものが用いられる。
【００２６】次に、図２（ｄ）に示されるように、回路
基板１を加熱し、銅ペースト１０を硬化し、金属粉１１
を銅ペースト１０内に固着する。銅ペースト１０の硬化
は、オーブンにより銅ペーストの特性に応じた条件で行
われる。回路基板１上で銅ペースト１０が塗布されてい
ない領域には、金属粉１１が付着しないため、その金属
粉１１は、銅ペースト１０の硬化後に行われる超音波洗
浄等の処理により、回路基板１上から除去される。
【００２７】次に、図２（ｅ）に示されるように、金属
粉１１が表面に固着した実装用パッド２上に薄付けの無
電解ニッケル−金めっき１２が施される。めっき厚は、
実装用パッド２上に固着された金属粉による突起をつぶ
さないために、例えば、ニッケル３μｍ、金０．０３μ
ｍと非常に薄くする。これにより、回路基板１上に、凹
凸の表面を有する実装用金パッドを形成することができ
る。
【００２８】次に、図２（ｆ）に示されるように、回路
基板１上の搭載部に封止樹脂７を供給する。封止樹脂７
の供給方法は、前述のスクリーン印刷工法等が採用され
る。また、封止樹脂７は、前述の第１の実施形態で用い
られた樹脂と同様のものが用いられる。
【００２９】回路基板１上に封止樹脂７が供給された状
態で、半導体素子８のバンプ電極９と回路基板１上の実
装用パッド２とが位置合わせされ、図２（ｇ）に示され
るように、加圧・加熱により半導体素子８が回路基板１
に接続される。その際、封止樹脂７は、加熱により硬化
される。ここで、この加圧量および加熱量は、前述の第
１の実施形態で例示された値を適用することができる。
【００３０】このように、本実施形態によれば、半導体
素子８と回路基板１との間に介在する樹脂の収縮率によ
る両者の接続力だけでなく、半導体素子８のバンプ電極
９が実装用パッド２の粗化面の凹凸に食い込むことによ
る機械的な接続力が作用するため、安定した接続状態を
維持することができる。
【００３１】
【発明の効果】以上説明したように、本発明によれば、
実装用パッドの表面に形成された凹凸部にバンプ電極を
食い込ませることによって、半導体素子と基板とを接続
しているために、半導体素子と基板との間に介在する封
止樹脂の収縮率による接続力だけでなく、機械的な接続
力を得ることができる。したがって、接続強度および接
続信頼性を大幅に向上することができる。
【００３２】また、封止樹脂として硬化収縮率の値が熱
膨張率の値より大きい樹脂を用いているために、高温環
境下においても安定した接続を維持することができる。
【００３３】また、実装用パッド等を変形させることな
く、高い接続強度を得ているために、実装用パッドの損
傷を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の半導体素子の実装方
法および半導体装置の構造を示す断面図である。
【図２】本発明の第２の実施形態の半導体素子の実装方
法および半導体装置の構造を示す断面図である。
【図３】従来の半導体素子の実装方法を示す断面図であ
る。
【符号の説明】
１ 回路基板 ２ 実装用パッド ３ 無電解ニッケルめっき ４ 保護レジスト ５ サンドブラスト ６ 薄付無電解金めっき ７ 封止樹脂 ８ 半導体素子 ９ バンプ電極 １０ 銅ペースト １１ 金属粉 １２ 無電解ニッケル−金めっき

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を基板に実装することによっ
    て形成される半導体装置であって、 前記基板上に形成され、表面に凹凸部を有する実装用パ
    ッドと、 前記半導体素子の前記基板側の面に形成され、前記実装
    用パッドの凹凸部に食い込んで配置されるバンプ電極
    と、 前記半導体素子と前記基板との間に介在する封止樹脂と
    を有することを特徴とする半導体装置。
  2. 【請求項２】 前記実装用パッドは、 前記基板上に配置されるパッドと、 前記パッドを覆うように配置され、表面に凹凸を有する
    第１の部材と、 前記第１の部材を覆うように配置され、その厚さが前記
    凹凸部の深さよりも薄い第２の部材とを有することを特
    徴とする前記請求項１に記載の半導体装置。
  3. 【請求項３】 前記第１の部材は、表面がサンドブラス
    トにより粗化されたニッケルめっきであり、前記第２の
    部材は、金めっきであることを特徴とする前記請求項２
    に記載の半導体装置。
  4. 【請求項４】 前記第１の部材は、金属粉を含有する銅
    ペーストであり、前記第２の部材は、ニッケル−金めっ
    きであることを特徴とする前記請求項２に記載の半導体
    装置。
  5. 【請求項５】 半導体素子を基板に実装する方法であっ
    て、 前記基板上に配置された実装用パッドの表面に凹凸部を
    形成するステップと、 前記基板上に封止樹脂を供給するステップと、 前記半導体素子に形成されたバンプ電極を前記凹凸部に
    食い込ませるステップと、 前記封止樹脂を硬化するステップと を含むことを特徴とする半導体素子の実装方法。
  6. 【請求項６】 半導体素子を基板に実装する方法であっ
    て、 前記基板上に配置された実装用パッドの表面に微小の粒
    砂を吹き付けて、該表面を粗化して凹凸部を形成するス
    テップと、 凹凸部が形成された前記実装用パッドを該凹凸部の深さ
    よりも薄い厚さの物質で覆うステップと、 前記基板上に封止樹脂を供給するステップと、 前記半導体素子に形成されたバンプ電極を前記実装用パ
    ッドに形成された前記凹凸部に食い込ませるステップ
    と、 前記封止樹脂を硬化するステップとを含むことを特徴と
    する半導体素子の実装方法。
  7. 【請求項７】 半導体素子を基板に実装する方法であっ
    て、 前記基板上に配置された実装用パッドの表面に金属粉を
    散布して固着し、該表面に凹凸部を形成するステップ
    と、 凹凸部が形成された前記実装用パッドを該凹凸部の深さ
    よりも薄い厚さの物質で覆うステップと、 前記基板上に封止樹脂を供給するステップと、 前記半導体素子に形成されたバンプ電極を前記実装用パ
    ッドに形成された前記凹凸部に食い込ませるステップ
    と、 前記封止樹脂を硬化するステップとを含むことを特徴と
    する半導体素子の実装方法。
JP8203891A 1996-08-01 1996-08-01 半導体素子の実装方法 Expired - Lifetime JP2870497B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8203891A JP2870497B2 (ja) 1996-08-01 1996-08-01 半導体素子の実装方法
US09/299,906 US6133066A (en) 1996-08-01 1999-04-28 Semiconductor element mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8203891A JP2870497B2 (ja) 1996-08-01 1996-08-01 半導体素子の実装方法

Publications (2)

Publication Number Publication Date
JPH1050765A true JPH1050765A (ja) 1998-02-20
JP2870497B2 JP2870497B2 (ja) 1999-03-17

Family

ID=16481436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8203891A Expired - Lifetime JP2870497B2 (ja) 1996-08-01 1996-08-01 半導体素子の実装方法

Country Status (2)

Country Link
US (1) US6133066A (ja)
JP (1) JP2870497B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001068311A1 (en) 2000-03-10 2001-09-20 Chippac, Inc. Flip chip interconnection structure
US6538335B2 (en) 2001-01-29 2003-03-25 Nec Corporation Semiconductor apparatus and a semiconductor device mounting method
KR100379562B1 (ko) * 2001-02-15 2003-04-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 플립칩 본딩방법
JP2006005322A (ja) * 2004-05-18 2006-01-05 Sony Corp 部品実装配線基板および配線基板への部品の実装方法
KR100711377B1 (ko) 2004-03-18 2007-04-30 세이코 엡슨 가부시키가이샤 기판 접합체의 제조 방법, 기판 접합체, 및 전기 광학 장치
US10388626B2 (en) 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG92685A1 (en) * 1999-03-10 2002-11-19 Towa Corp Method of coating semiconductor wafer with resin and mold used therefor
JP2001358442A (ja) * 2000-06-14 2001-12-26 Nec Corp 半導体パッケージの実装構造
US6546620B1 (en) * 2000-06-29 2003-04-15 Amkor Technology, Inc. Flip chip integrated circuit and passive chip component package fabrication method
US6576495B1 (en) * 2000-08-30 2003-06-10 Micron Technology, Inc. Microelectronic assembly with pre-disposed fill material and associated method of manufacture
SG114480A1 (en) * 2000-12-04 2005-09-28 Advanpack Solutions Pte Ltd Method for producing a flip chip package
US6800169B2 (en) * 2001-01-08 2004-10-05 Fujitsu Limited Method for joining conductive structures and an electrical conductive article
US6866741B2 (en) * 2001-01-08 2005-03-15 Fujitsu Limited Method for joining large substrates
US20030183416A1 (en) * 2002-03-29 2003-10-02 White Jerry L. Method of electrically coupling an electronic component to a substrate
US6844618B2 (en) * 2002-04-04 2005-01-18 Micron Technology, Inc. Microelectronic package with reduced underfill and methods for forming such packages
US7109588B2 (en) 2002-04-04 2006-09-19 Micron Technology, Inc. Method and apparatus for attaching microelectronic substrates and support members
US8044517B2 (en) * 2002-07-29 2011-10-25 Polyic Gmbh & Co. Kg Electronic component comprising predominantly organic functional materials and a method for the production thereof
JP4426900B2 (ja) * 2004-05-10 2010-03-03 三井金属鉱業株式会社 プリント配線基板、その製造方法および半導体装置
US20050260789A1 (en) * 2004-05-21 2005-11-24 Texas Instruments Incorporated Method and system for applying an adhesive substance on an electronic device
DE102004047522B3 (de) * 2004-09-28 2006-04-06 Infineon Technologies Ag Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben
US8278751B2 (en) 2005-02-08 2012-10-02 Micron Technology, Inc. Methods of adhering microfeature workpieces, including a chip, to a support member
DE102005013323A1 (de) * 2005-03-22 2006-10-05 Infineon Technologies Ag Kontaktierungsvorrichtung zum Kontaktieren einer integrierten Schaltung, insbesondere eines Chips oder eines Wafers, mit einer Testervorrichtung, entsprechendes Testverfahren und entsprechendes Herstellungsverfahren
JP2007305799A (ja) * 2006-05-11 2007-11-22 Fujitsu Ltd 半導体装置の製造方法
WO2008071576A2 (de) * 2006-12-11 2008-06-19 Continental Automotive Gmbh Schaltungsanordnung und verfahren zum herstellen einer schaltungsanordnung
US8240036B2 (en) 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
DE102009013826A1 (de) * 2009-03-18 2011-03-10 Michalk, Manfred, Dr. Schaltungsanordnung, Verfahren zum elektrischen und/oder mechanischen Verbinden und Vorrichtung zum Aufbringen von Verbindungselementen
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
CN102598883A (zh) * 2009-10-30 2012-07-18 松下电器产业株式会社 电路板以及在电路板上安装有元件的半导体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US35119A (en) * 1862-04-29 Improvement in corn-sh ellers
JPS52124865A (en) * 1976-04-13 1977-10-20 Sharp Corp Semiconductor device
US4786545A (en) * 1986-02-28 1988-11-22 Seiko Epson Corporation Circuit substrate and method for forming bumps on the circuit substrate
JP2502794B2 (ja) * 1990-07-24 1996-05-29 松下電器産業株式会社 半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7994636B2 (en) 2000-03-10 2011-08-09 Stats Chippac, Ltd. Flip chip interconnection structure
EP1278612A1 (en) * 2000-03-10 2003-01-29 Chippac, Inc. Flip chip interconnection structure
WO2001068311A1 (en) 2000-03-10 2001-09-20 Chippac, Inc. Flip chip interconnection structure
JP2003526937A (ja) * 2000-03-10 2003-09-09 チップパック，インク． フリップチップ接合構造
US10388626B2 (en) 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
US8697490B2 (en) 2000-03-10 2014-04-15 Stats Chippac, Ltd. Flip chip interconnection structure
EP1278612A4 (en) * 2000-03-10 2008-04-16 Chippac Inc BALL INTERCONNECTION STRUCTURE
JP4903966B2 (ja) * 2000-03-10 2012-03-28 スタッツ・チップパック・インコーポレイテッド フリップチップ接合構造及びフリップチップ接合構造を形成する方法
US6538335B2 (en) 2001-01-29 2003-03-25 Nec Corporation Semiconductor apparatus and a semiconductor device mounting method
KR100379562B1 (ko) * 2001-02-15 2003-04-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 플립칩 본딩방법
KR100711377B1 (ko) 2004-03-18 2007-04-30 세이코 엡슨 가부시키가이샤 기판 접합체의 제조 방법, 기판 접합체, 및 전기 광학 장치
JP4661122B2 (ja) * 2004-05-18 2011-03-30 ソニー株式会社 部品実装配線基板および配線基板への部品の実装方法
JP2006005322A (ja) * 2004-05-18 2006-01-05 Sony Corp 部品実装配線基板および配線基板への部品の実装方法

Also Published As

Publication number Publication date
US6133066A (en) 2000-10-17
JP2870497B2 (ja) 1999-03-17

Similar Documents

Publication Publication Date Title
JP2870497B2 (ja) 半導体素子の実装方法
US6229209B1 (en) Chip carrier
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
US7615871B2 (en) Method and apparatus for attaching microelectronic substrates and support members
EP0042693B1 (en) Semi-conductor power device assembly and method of manufacture thereof
US7301243B2 (en) High-reliable semiconductor device using hermetic sealing of electrodes
JP2001085560A (ja) 半導体装置およびその製造方法
JP2014033092A (ja) 半導体装置および半導体装置の製造方法
JPH1145954A (ja) フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器
US6058021A (en) Structure of mounting a semiconductor element onto a substrate
US6538335B2 (en) Semiconductor apparatus and a semiconductor device mounting method
JP2000323510A (ja) 柱状電極付き半導体ウエハ及びその製造方法並びに半導体装置
JP2850894B2 (ja) 半導体実装方法
KR20010029800A (ko) 반도체 장치 및 그의 제조 방법
JP4151136B2 (ja) 基板および半導体装置とその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
US20020079578A1 (en) Semiconductor device having exposed adhesive sheet and method for manufacturing the same
US6281437B1 (en) Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection
JP4085572B2 (ja) 半導体装置及びその製造方法
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001230267A (ja) 半導体装置の製造方法および半導体装置
JP3468103B2 (ja) 電子部品の実装方法
JPH11284022A (ja) 半導体装置およびその製造方法
JP3974212B2 (ja) 異方性導電膜を有する半導体チップ、その実装方法ならびに実装構造
JP2002252326A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981201