JP2008078238A - 電子部品の実装構造及び電子部品の実装方法 - Google Patents

Abstract

【課題】導電性接着材に含まれるはんだ粒子を凝集一体化させて、電子部品を実装する際、品質を損なう端子間ブリッジや未接合バンプや残留粒子の発生を防止する。
【解決手段】はんだチップ２と、パッケージ基板４とが、導電性接着材によって接合され、該導電性接着材に含有されるはんだ粒子が、チップ側電極端子１及び基板側電極端子３のパッド面で、凝集、一体化されて、チップ側電極端子１及び基板側電極端子３とがはんだ接続され、かつ、はんだチップ２とパッケージ基板４との隙間には導電性接着材の樹脂成分（樹脂層９）が充填硬化されている。はんだチップ２の接合面及び／又はパッケージ基板４の接合面には、ダミー電極６、７が設けられていて、ダミー電極６、７には、はんだ粒子のうち、余分なはんだ粒子が吸着されている。
【選択図】図２

Description

この発明は、電子部品の実装構造及び実装方法に係り、詳しくは、第１の接合面に複数の第１の電極端子が配列された第１の電子部品又は基板と、第２の接合面に複数の第２の電極端子が配列された第２の電子部品又は基板とを、導電性接着材を用いて、電気的機械的に接合するための電子部品の実装構造及び電子部品の実装方法に関し、とくに、フリップチップ方式で実装する場合に適用して好適である。

近年の電子機器の高性能化及び小型化への要求を実現するためには、電子機器を構成する集積回路等の電子部品を半導体パッケージ部品等の基板に実装する際に、より小さな面積により多くの電極端子を集約させて接合できれば望ましい。このような要望を実現するために、この種の実装技術においては、電極端子の配設レイアウトは、実装面（接合面）の外周部のみから実装面全体に電極端子を配設するエリア接続へと発展し、これに伴い、接続形態も、ワイヤボンディングやリードによる接続からはんだバンプを介したフリップチップ方式へと発展してきている。

図１２は、フリップチップ方式を利用した電子部品の従来の実装構造１００を概略示す断面図である。この実装構造１００では、同図に示すように、実装面(図中下面)の領域一面に複数の電極端子１０１がマトリックス・アレイ状に配設された半導体チップ１０２と、複数の電極端子１０３が実装面（図中上面）のうち、外周部の非接合領域を除く領域一面にマトリックス・アレイ状に配設されたパッケージ基板１０４とが、互いの実装面を向かい合わせて重ね合わせて接合され、半導体チップ１０２側の各電極端子（チップ側電極端子）１０１と、パッケージ基板１０４側の各電極端子（基板側電極端子）１０３とが、マトリックス・アレイ状に配設された、はんだバンプ１０５を介して接続されている。
また、パッケージ基板１０４の裏面には、電極端子（基板側電極端子）１０３と導通する複数の外部電極端子１０６が配設されて、この外部電極端子１０６にも、はんだバンプ１０７が接続されている。半導体チップ１０２とパッケージ基板１０４との間の空隙は絶縁性樹脂１０８によって充填され、半導体チップ１０２及びパッケージ基板１０４の周囲部分はパッケージ樹脂体１０９で覆われている。

上記従来の電子部品の実装構造１００を得るには、まず、半導体チップ１０２の電極端子（チップ側電極端子）１０１と、パッケージ基板１０４の電極端子（基板側電極端子）１０３との両方に、又はいずれか片方の電極端子側に、はんだボール印刷法やはんだペースト印刷法によりはんだバンプ１０５を形成する。次に、形成された、はんだバンプ１０５のまわりにフラックスを供給する。次いで、半導体チップ１０２の電極端子１０１と、パッケージ基板１０４の電極端子１０３とを位置合せした状態で、パッケージ基板１０４の上に半導体チップ１０２を搭載する。この後、加熱処理を施して、電極端子１０１、１０３同士をはんだ接続する。このとき、はんだバンプ１０１が半導体チップ１０２の電極端子１０１と、パッケージ基板１０４の電極端子１０３との両方に形成されている場合は、上下一対のはんだバンプ１０５同士が溶融一体化されることで、また、片方にのみはんだバンプ１０５が形成されている場合には、相手の電極端子にまで濡れ広がって電極端子１０１、１０３間がはんだ接続される。この後、洗浄液によるフラックス洗浄するアンダー洗浄工程、絶縁性樹脂１０８を電極間の空隙に充填させて、硬化させるアンダーフィルの工程を経て、さらに、半導体チップ１０２をパッケージ樹脂体１０９で被覆して封止すると、電極端子間の接続プロセスが完了する。

このように、フリップチップ方式による電子部品の実装構造１００によれば、半導体チップ１０２やパッケージ基板１０４の実装面（接合面）の全領域ないしは略全領域に電極端子１０１、１０３がマトリックス配置されてエリア接続されるので、ワイヤボンディングやリードによる外周部に限られる局部ライン接続に較べて、より小さな面積により多くの電極端子を集約させて接合することができる。このため、フリップチップ方式は、電子機器の高性能化及び小型化に寄与できる（特許文献１、特許文献２、特許文献３）。

ところで、はんだ接続に頼る実装構造では、フラックスの洗浄が不十分である場合、残留した活性剤が吸湿し、そのイオン成分が電気的絶縁性を低下させ、マイグレーション等によって実装構造の信頼性を低下させるので、洗浄処理は重要である。しかしながら、電子デバイスの多ピン化要求に伴い、電極端子ピッチ及び電極端子間の隙間が、共に狭小化してきている。このため、フラックス洗浄の難易度が高くなり、洗浄不良率の増加を招く虞が生じてきた。

加えて、電極端子の狭ピッチ化に伴い、はんだボール搭載法では、小径のはんだボールが望まれるが、はんだボールの小径化は、技術的に困難である上、たとえ実現できても、コストの著しい上昇を招く。また、はんだペースト印刷法においても、微細パターンを形成したマスクによる印刷では印刷歩留りが低下する虞がある。また、バンプに求められる高さの保持が難しくなる等、多ピン・狭ピッチ領域での適用が非常に困難になる。狭ピッチ接続という観点では、スタッドバンプやメッキバンプを集積回路の電極上に形成し、対向する電極に加熱と加圧、さらに超音波振動を加える等してバンプと対向電極を固相拡散現象により一体化させる接続形態が考えられるが、これらの工法で印加する高い圧力や超音波振動が、バンプ直下に形成された素子に損傷を与える虞がある。加えて、スタッドバンプはエリアアレイでの形成が難しく、多ピン化の面で不利であり、コストの面でもエリアアレイでの形成は実用的ではない。
それゆえ、フラックス洗浄残渣による信頼性低下を解消でき、微細接続を低コストで、しかも、過大な応力を加えることなく接続できる新しい実装技術が要望されている。

これに対して、微細接続を低コストで、過大な応力を加えることなく接続でき、しかも、フラックス洗浄を不要とする新しい導電性接着材が提供されている（特許文献４）。この導電性接着材は、樹脂成分と、該樹脂成分中に含有されるフラックス材料及びはんだ粒子からなっている。
この特許文献４に記載の導電性接着材を第1の電子デバイスと第２の電子デバイスとの接合面全域に供給し、過熱処理すれば、フラックス材がはんだ粒子の電子デバイスの電極端子への接着を促進し、かつ導電性接着材の樹脂成分が硬化されるので、電子デバイス間の電気的機械的接続と、封入絶縁を一括して行うことができる。この方法では、加熱処理中にはんだ粒子が凝集、粒子同士の少なくとも一部分が金属接合を起こして成長し、電極端子間の電気的導通が得られるのである。
特開平１０−１５４７２６号公報 特開２００５−２７７２７６号公報 特開２００２−０９４２２５号公報 特許第２８０７９４０号公報

なお、特許文献1には、実装基板（パッケージ基板）の四隅部分にダミー電極が設けられていて、これらのダミー電極には、予め、はんだバンプとは異なる金バンプが搭載されている。金バンプは、半導体チップと実装基板との間を所定間隔に保つために、スペーサとして用いられるものである。それゆえ、導電性接着材を用いてはんだ接続する本願発明を構成する“ダミ−電極”や“ダミーバンプ”とは、機能が異なるものである。
特許文献２の実装構造体でも、接着補強のために、ローラ塗布法を用いて、ダミー電極が形成されるが、これは、半導体素子と配線基板との接着力を補強するためのもので、本願発明の“ダミ−電極”や“ダミーバンプ”とは、機能を異にするものである。
特許文献３には、電子部品と基板との固着力を強化するために、大きさと比重が異なる複数のはんだ粒子が予め混練された電気絶縁性接着剤を用いることが開示されている。しかしながら、本願発明で用いるような、凝集性のはんだ粒子を含有する導電性接着剤とは異なっている。

ところで、特許文献４に記載の導電性接着材を用いる電子部品の実装方法には、いくつかの問題がある。第１の問題は、はんだバンプの中には、はんだ粒子が過度に成長することにより、隣接するはんだバンプ同士が一体化してしまう現象（いわゆる、端子間ブリッジ）が発生し、逆に、はんだ粒子の凝集による成長が不足し、対向する電極間の導通がとれない現象（いわゆる、未接合バンプ）が発生するという不都合である。ここで、導電性接着材中のはんだ粒子の含有率（体積含有率）に着目した実験によれば、電極端子直径が電極端子間ピッチの２分の１程度の場合において、はんだ粒子の体積含有率が３０％を超えると、端子間ブリッジの発生が顕著となり、一方、はんだ粒子の体積含有率が１５％を下回ると、未接合バンプの発生が顕著になる。端子間ブリッジや未接合バンプの発生は、導電性接着材中のはんだ粒子含有率の適正値からのずれのみでなく、この他にも、はんだ粒子の粒度分布や導電性接着材中の分散の均一性、加熱中における接合領域での温度分布等にも影響され、接合の安定性の面で問題である。

第２の問題は、はんだ工程の完了後でも、第１の電子デバイスの電極端子と第２の電子デバイスの電極端子との接続に寄与する、有用なはんだバンプと隣の有用なはんだバンプとの間の隙間に、電極端子の接続に寄与しない無用なはんだ粒子が凝集して残留することである。この種の残留粒子は、加熱処理中、いずれの電極端子からも比較的遠い位置にあるはんだ粒子が、はんだバンプの形成に寄与する有益なはんだ粒子凝集体には取り込まれずに、取り残されて、孤立的に凝集してしまうことによって発生する。無用な残留粒子が発生すると、残留粒子と樹脂成分との界面が、亀裂の伝播経路になって亀裂の伝播を速めることになったり、クラック発生の起点となるので、信頼性の低下を招くことになる。

第３の問題は、電極端子の配置が一様ではなく大きな粗密がある場合、端子間ブリッジや未接合バンプや残留粒子の発生等が起こりやすいことである。このような不具合は、電極端子の配置密度の粗密で導電性樹脂のはんだ粒子含有率（体積含有率）等の適正条件が変化することに起因して生じる。つまり、はんだ粒子含有率に着目すると、配置密度が密な領域に合わせてはんだ粒子含有率を設定した場合、配置密度が疎な領域では一電極あたりに供給される、はんだ粒子の量が過剰となるので、端子間ブリッジや粒子の残留が発生し易くなる。また、逆に、配置密度が疎な領域に合わせると、配置密度が密な領域では、はんだ粒子の供給が不足するので、バンプの未接合が生じ易い傾向にある。

この発明は、上述の事情に鑑みてなされたもので、はんだ粒子を含む導電性接着材を介して、電子部品同士又は電子部品と基板とが、電気的機械的に接合される構造において、電子部品の信頼性を損なう要因となる端子間ブリッジや未接合バンプや残留粒子の発生を防止することができる電子部品の実装構造及び電子部品の実装方法を提供することを目的としている。

上記課題を解決するために、請求項1記載の発明は、第１の接合面に複数の第１の電極端子が配列された第１の電子部品又は基板と、第２の接合面に複数の第２の電極端子が配列された第２の電子部品又は基板とが、相対向する前記第１の接合面と前記第２の接合面との間に介挿された導電性接着材によって接合され、該導電性接着材に含有されるはんだ粒子が、前記第１の電極端子及び前記第２の電極端子のパッド面で、凝集、一体化されて、互いに対応関係のある前記第１の電極端子と第２の電極端子とがはんだ接続され、かつ、前記第１の接合面と第２の接合面との隙間には前記導電性接着材の樹脂成分が充填硬化されている電子部品の実装構造に係り、前記第１の接合面又は／及び前記第２の接合面には、有効な電極端子としては機能しない少なくとも１個のダミー電極が設けられていて、該ダミー電極には、前記はんだ粒子のうち、余分なはんだ粒子が吸着されていることを特徴としている。

また、請求項２記載の発明は、第１の接合面に複数の第１の電極端子が粗に配列された疎な領域と密に配列された密な領域とを有する第１の電子部品又は基板と、第２の接合面に複数の第２の電極端子が粗に配列された疎な領域と密に配列された密な領域とを有する第２の電子部品又は基板とが、相対向する前記第１の接合面と前記第２の接合面との間に介挿された導電性接着材によって接合され、該導電性接着材に含有されるはんだ粒子が、前記第１の電極端子及び前記第２の電極端子のパッド面で、凝集、一体化されて、互いに対応関係のある前記第１の電極端子と第２の電極端子とがはんだ接続され、かつ、前記第１の接合面と第２の接合面との隙間には前記導電性接着材の樹脂成分が充填硬化されている電子部品の実装構造に係り、前記第１の接合面又は／及び前記第２の接合面のうち、前記第１及び第２の電極端子が疎に配列された前記疎な領域には、有効な電極端子としては機能しない少なくとも１個のダミー電極が設けられていて、該ダミー電極には、前記はんだ粒子のうち、余分なはんだ粒子が吸着されていることを特徴としている。

また、請求項３記載の発明は、第１の接合面に複数の第１の電極端子が粗に配列された疎な領域と密に配列された密な領域とを有する第１の電子部品又は基板と、第２の接合面に複数の第２の電極端子が粗に配列された疎な領域と密に配列された密な領域とを有する第２の電子部品又は基板とが、相対向する前記第１の接合面と前記第２の接合面との間に介挿された導電性接着材によって接合され、該導電性接着材に含有されるはんだ粒子が、前記第１の電極端子及び前記第２の電極端子のパッド面で、凝集、一体化されて、互いに対応関係のある前記第１の電極端子と第２の電極端子とがはんだ接続され、かつ、前記第１の接合面と第２の接合面との隙間には前記導電性接着材の樹脂成分が充填硬化されている電子部品の実装構造に係り、前記第１の接合面又は／及び前記第２の接合面には、有効な電極端子としては機能しない複数のダミー電極が設けられていて、該ダミー電極には、前記はんだ粒子のうち、余分なはんだ粒子が吸着されていると共に、前記第１の接合面又は／及び前記第２の接合面のうち、前記第１及び第２の電極端子が密に配列された前記密な領域よりも、前記第１及び第２の電極端子が疎に配列された前記疎な領域の方が、前記ダミー電極の配置密度が高くなるように設定されていることを特徴としている。

また、請求項４記載の発明は、請求項１、２又は３記載の電子部品の実装構造に係り、前記第１の接合面と前記第２の接合面とが前記導電性接着材を介して実質的に重合当接される部位である重合当接領域のうち、前記第１及び第２の電極端子が存在しない空き領域には、前記ダミー電極が設けられていることを特徴としている。

また、請求項５記載の発明は、請求項１、２又は３記載の電子部品の実装構造に係り、前記第１の接合面と前記第２の接合面とが前記導電性接着材を介して実質的に重合当接される部位である重合当接領域のうち、前記第１及び第２の電極端子が存在しない内周部の空き領域及び／又は外周部の空き領域には、前記ダミー電極が設けられていることを特徴としている。

請求項６記載の発明は、請求項１乃至５の何れか1つに記載の電子部品の実装構造に係り、前記第１及び第２の電極端子に前記ダミー電極を含む全体としての電極密度を均等化する態様で、前記ダミー電極が配列されていることを特徴としている。

請求項７記載の発明は、請求項１、２又は３記載の電子部品の実装構造に係り、前記ダミー電極が、前記第１の電極端子と隣の第１の電極端子との間及び／又は前記第２の電極端子と隣の第２の電極端子との間に設けられていることを特徴としている。

また、請求項８記載の発明は、請求項１、２又は３記載の電子部品の実装構造に係り、前記ダミー電極が、一組の前記第１の電極端子の概略中心位置及び／又は一組の前記第２の電極端子の概略中心位置に設けられていることを特徴としている。

また、請求項９記載の発明は、請求項１乃至８の何れか1つに記載の電子部品の実装構造に係り、前記ダミー電極のパッド面積が、前記第１及び第２の電極端子のそれらよりも小さく設定されていることを特徴とする。

また、請求項１０記載の発明は、第１の接合面に複数の第１の電極端子が配列された第１の電子部品又は基板と、第２の接合面に複数の第２の電極端子が配列された第２の電子部品又は基板と接合する際に、前記第１の接合面と前記第２の接合面との間に導電性接着材を介挿させて、前記第１の接合面と前記第２の接合面とを接合すると共に、互いに対応関係のある前記第１の電極端子と第２の電極端子とをはんだ接続する電子部品の実装方法に係り、前記第１の接合面又は／及び前記第２の接合面に、有効な電極端子としては機能しない少なくとも１個のダミー電極をさらに設け、前記第１の接合面と前記第２の接合面とを相対向させ、これら第１及び第２の接合面に間に導電性接着材を挿入充填した後、所定の加熱下で、前記導電性接着材に含有されるはんだ粒子を、前記第１の電極端子及び前記第２の電極端子のパッド面で、凝集、一体化させて、互いに対応関係のある前記第１の電極端子と第２の電極端子とをはんだ接続すると共に、前記はんだ粒子のうち、余分なはんだ粒子をダミー電極に吸着させることを特徴としている。

また、請求項１１記載の発明は、請求項１０記載の電子部品の実装方法に係り、前記はんだ接続の後、又は、前記はんだ接続と同時進行で、前記第１の接合面と第２の接合面との隙間に充填されている前記導電性接着材の樹脂成分を硬化させることを特徴としている。

また、請求項１２記載の発明は、請求項１０又は１１記載の電子部品の実装方法に係り、前記導電性接着材が、フィルム状の樹脂成分の中にはんだ粒子が分散して含有される導電性接着フィルムからなることを特徴としている。

この発明の電子部品の実装構造によれば、第１の電子部品又は基板と、第２の電子部品又は基板との少なくとも一方に、電気的回路の構成には寄与しないダミー電極が少なくとも１個配設されていて、このダミー電極に、加熱処理過程で部分的にはんだ粒子が過剰になった領域では、その過剰なはんだ粒子が近くのダミー電極に吸着されて、ダミー電極上にはんだの凝集塊が形成されるので、端子間ブリッジや、どの電極端子も帰属しない残留粒子、浮遊粒子の発生を抑制できる。また、端子間ブリッジや残留粒子、浮遊粒子の発生が抑制されることで、導電性接着剤中のはんだ粒子含有量等、電極端子間の接続が一段と確実に行われる条件設定を緩和できるので、間接的に未接合バンプの発生も抑制できる。つまり、実質接合面全領域での一段と確実な接合を実現できる上、適正な接続条件マージンの拡大化を図ることができる。

また、例えば、ダミー電極を、電極端子が配設されている領域の最も外側に位置する電極端子のさらに外側に隣接して、配設することで、特に、最外側の電極端子が接続領域の端部から内側に離れて配置されている場合に、最外側の電極端子上に形成されるバンプが過剰に大きくなるを防止できる。

また、電極端子の配設が実質接合面全域において均一ではなく、粗密があるレイアウトの場合、電極端子の配設が疎な領域に、ダミー電極を配設することで、電極端子が全領域に擬似的に形成されている状況を作り出し、電極端子に過剰なはんだ粒子が供給されるのを防止できる。

さらにまた、ダミー電極は、最も残留粒子が発生し易い各電極端子から等距離の位置に配置するのが望ましく、加えて、ダミー電極のサイズを電極端子のそれよりも小さくすることで、はんだ粒子を取り込む吸引力を隣接する電極端子のそれと差を設け、つまり、電極端子の（はんだ粒子を取り込む）吸引力を、ダミー電極のそれよりも大きく設定することで、電極端子とダミー電極との間のブリッジを回避できる。この作用は、ダミー電極のサイズのみならず、その形状、電極端子との位置関係（向き）によっても効果を高めることができる。
それゆえ、この発明の構成によれば、上記したように、電子部品の信頼性を損なう要因となる端子間ブリッジや未接合バンプや残留粒子の発生を防止できるので、電子デバイスの正常な動作を一段と確実に補償すると共に、信頼性の高い電子部品の実装構造体を得ることができる。
加えて、適正な製造条件幅の拡大によって、製造歩留まりを向上でき、結果として、低コスト化も実現できる。

電子部品の実装構造１０は、表面の全領域に複数のチップ側電極端子（第１の電極端子）１が配設された半導体チップ（第１の電子部品又は基板）２と、そのチップ側電極端子１に対応した複数の基板側電極端子（第２の電極端子）３が表面の全領域に配設されたパッケージ基板４とが、チップ側電極端子１と基板側電極端子３とが対向配置されて、かつ、はんだバンプ５を介して接続されている構成において、半導体チップ２及びパッケージ基板４の対向面にそれぞれチップ側電極端子１と基板側電極端子３とに隣接するように複数のチップ側ダミー電極６及び基板側ダミー電極７が配設されて、これらのチップ側ダミー電極６及び基板側ダミー電極７にチップ側電極端子１と基板側電極端子３とを接続しているはんだバンプ５以外の余分のはんだ粒子が吸着凝集されて、ダミーバンプ８、及び未接合ダミーバンプ８Ａ、８Ｂが形成されている。

電子部品の実装方法は、チップ側電極端子１及び基板側電極端子３にそれぞれ隣接するように複数のチップ側ダミー電極６又は基板側ダミー電極７を配設した半導体チップ２及びパッケージ基板４を用意した後、パッケージ基板４の半導体チップ２との対向面に少なくともはんだ粒子及び樹脂成分を含有した導電性接着材１２を供給し、次に、チップ側電極端子１と基板側電極端子３が対向するように位置合わせして、パッケージ基板４上に半導体チップ２を搭載する。次に、加熱して導電性接着材１２のはんだ粒子１３を溶融、凝集、一体化させてチップ側電極端子１と基板側電極端子３とをはんだバンプ５を介して接続すると同時に、過剰なはんだを各ダミー電極６、７に吸着させてダミーバンプ８、及び未接合ダミーバンプ８Ａ、８Ｂを形成して、半導体チップ２をパッケージ基板４上に実装する。

図１はこの発明の実施例１である電子部品の実装構造の構成を示す平面図、図２は図１のＡ−Ａ矢視断面図、図３は同電子部品の実装構造において最適な実装条件を説明するための断面図、図４〜図６は同電子部品の実装構造で用いるダミー電極の配設パターンの変形例を示す断面図、図７は同電子部品の実装構造で用いるダミー電極の形状の変形例を示す平面図、図８（ａ）、（ｂ）は電子部品の実装方法を工程順に示す断面図である。
この例の電子部品の実装構造１０は、図１及び図２に示すように、表面の全領域に複数のチップ側電極端子１が配設された半導体チップ（第１の電子部品又は基板）２と、チップ側電極端子１に対応した複数の基板側電極端子３が表面の全領域に配設されたパッケージ基板（第２の電子部品）４とが、両電極端子１、３が対向するように配置されて、対応する電極端子１、３同士がはんだバンプ５を介して接続されている構成において、半導体チップ２及びパッケージ基板４の対向面にそれぞれチップ側電極端子１及び基板側電極端子３に隣接するように複数のチップ側ダミー電極６及び基板側ダミー電極７が配設されて、これらのチップ側ダミー電極６及び基板側ダミー電極７には、有用なはんだバンプ５以外の過剰なはんだが吸着されて、ダミーバンプ８、及び未接合ダミーバンプ８Ａ、８Ｂが形成されている。ここで、各ダミー電極６、７と、各電極端子１、３とは電気的に絶縁して配設されている。

また、半導体チップ２とパッケージ基板４との間の空隙には樹脂層（導電性接着材１２の絶縁性の樹脂成分）９が充填されている。このように、樹脂層９を充填することにより、半導体チップ２及びパッケージ基板４間の絶縁性を確保することができると共に、半導体チップ２の表面に配設されているチップ側電極端子１同士及びパッケージ基板４の表面に配設されている基板側電極端子３同士の絶縁性を確保することができる。さらに、半導体チップ２の内部に形成されている回路素子や、半導体チップ２及びパッケージ基板４の接合面に配設されている電極端子１、３等の構成要素を、実装構造１０の外部雰囲気から保護することができる。

なお、図１は、図２の半導体チップ２を搭載する前のパッケージ基板４の表面（半導体チップ搭載面）の基板側電極端子３及び基板側ダミー電極７の配設パターンを示し、符号１１は半導体チップ２が搭載される領域（すなわち、半導体チップ２とパッケージ基板４とが相互に重なり合って当接される領域、この明細書では、重合当接領域ともいう）を示している。また、パッケージ基板４の裏面に配設される第３の電極端子及びこの第３の電極端子に接続されるべき他のはんだバンプ、さらに半導体チップ２及びパッケージ基板４の周囲部分を覆うべきパッケージ樹脂体は、図示を省略している。

パッケージ基板４の表面の基板側電極端子３は、例えば、直径が０．１ｍｍの円形状の導電体が０．２ｍｍの等間隔で格子状に配設されている。また、基板側ダミー電極７は、例えば、直径が０．０８ｍｍ（基板側電極端子３より面積が小さくなるように）の円形状の導電体が、最近接して配設されている４つの基板側電極端子３で囲まれる領域のすべてに等間隔で格子状に配設されている。半導体チップ２の表面のチップ側電極端子１及びチップ側ダミー電極６も、それぞれパッケージ基板４の表面の基板側電極端子３及び基板側ダミー電極７と同一寸法及び同一間隔で格子状に配設されている。

後述の電子部品の実装方法でも説明するように、対応する電極端子１、３同士を接続するはんだバンプ５、各ダミー電極６、７に吸着されているダミーバンプ８は、半導体チップ２の搭載前にパッケージ基板４の表面に供給される導電性接着材１２に予め含有されている、例えば、直径が５〜３０μｍ、体積含有率が２０−４０％、この例では、３０％の錫・インジウム共晶合金（融点：１１７℃）のはんだ粒子１３が加熱（例えば、１３０−１５０℃）により溶融、凝集、一体化することにより形成される。また、半導体チップ２とパッケージ基板４との間の空隙に充填されている樹脂層９は、同様に導電性接着材１２に予め含有されている樹脂成分が加熱（例えば、１３０−２００℃）により硬化することにより形成される。

上述したような電子部品の実装構造１０によれば、供給される導電性接着材１２に含有されるはんだ粒子１３の量が過剰な場合でも、この過剰なはんだ粒子１３はダミー電極６、７に吸着されて両電極端子６、７と金属接合するので、この過剰なはんだ粒子１３が半導体チップ２及びパッケージ基板４間の樹脂層９中に残留することはない。ただし、過剰なはんだ粒子１３の量によっては、必ずしも、相対向する2つのダミー電極６、７の両方に吸着されないでいずれか一方のみに吸着される場合もある。例えば、図２において、ダミーバンプ８は、過剰なはんだ粒子１３の量が多いので、相対向する2つのダミー電極６、７の両方に吸着されて、さらに、凝集成長した、はんだ粒子同士が互いに接合することにより形成される。一方、未接合ダミーバンプ８Ａ、８Ｂは、過剰なはんだ粒子１３が少ないので、相対向する2つの電極６、７の両方に吸着されて、さらに、凝集成長しても、2つの凝集はんだ粒子同士が、接合には至らないものである。このような場合でも、過剰なはんだ粒子は完全に一方の電極端子と金属接合するので、樹脂層９中に残留することはない。したがって、過剰なはんだによる端子間ブリッジの発生を防止できるため、対応する電極端子１、３同士を確実に電気的に接続することができるので、実装構造の信頼性の向上を図ることができる。

また、各ダミー電極６、７は、最もはんだ粒子１３が残留し易い電極端子１、３から等距離の位置に配設することが望ましく、これに加えて前述したようにダミー電極６、７の面積を電極端子１、３のそれよりも小さくなるように設定することにより、ダミー電極６、７で過剰なはんだ粒子１３を吸着する場合の吸着力を、隣接する電極端子１、３と差をつけることができるようになるので、各電極端子１、３及び各ダミー電極６、７間のブリッジの発生を防止することができるようになる。

また、ダミー電極６、７の設計にあたっては、ダミー電極６、７の大型化に伴って向上するはんだ粒子１３の吸着能力と、電極端子１、３とダミー電極６、７とが過度に接近することにより発生する端子間ブリッジを考慮する必要がある。この点で、図３に示すように、電極端子１、３の直径をＤ、ダミー電極６，７の直径をｄ、電極端子１、３のピッチをＬとすると、ｄ＜（Ｌ−Ｄ）×０．５の関係を満足するように選ぶことが望ましい。これによって、電極端子１、３とダミー電極６、７に吸着されたはんだ粒子１３がブリッジすることなく良好な接合状態を実現することができる。また、半導体チップ２とパッケージ基板４とのギャップＨについては、はんだ粒子１３の直径（上述の例では５〜３０μｍ）の３倍以上、望ましくは５倍以上に選ぶのが望ましい。これによって、加熱時のはんだ粒子１３の動きが損なわれることなく、はんだ粒子１３同士の凝集、一体化の動きが円滑に行われる。

図４〜図６は、この例の電子部品の実装構造１０で用いるダミー電極の配設パターンの変形例を示す断面図である。第１の変形例によるダミー電極の配設パターンは、図４に示すように、半導体チップ２及びパッケージ基板４のうち、一方のパッケージ基板４の表面のみに基板側電極端子３に隣接して基板側ダミー電極７を配設した例を示すものである。この基板側ダミー電極７には過剰なはんだが吸着されて未接合ダミーバンプ８Ｂが形成される。第２の変形例によるダミー電極の配設パターンは、図５に示すように、半導体チップ２及びパッケージ基板４の表面にそれぞれ対向して配設されるチップ側ダミー電極６と基板側ダミー電極７とのうち、チップ側ダミー電極６の面積を基板側ダミー電極７のそれよりも小さく配設した例を示すものである。同じチップ側ダミー電極６であっても、配設位置の違い及びはんだ粒子の量によってダミーバンプ８が形成されたり、未接合ダミーバンプ８Ａ、８Ｂが形成されるようになる。第３の変形例によるダミー電極の配設パターンは、図６に示すように、半導体チップ２及びパッケージ基板４の表面にそれぞれ対向して配設される同じ面積のダミー電極６、７を、上下位置をずらして配設した例を示すものである。この第３の変形例では、第２の変形例と略同様に、面積が同じのダミー電極６、７であっても、配置位置の違い及びはんだ粒子の量によって形状の異なるダミーバンプ８、及び未接合ダミーバンプ８Ａ、８Ｂが形成されるようになる。

上述したような各変形例によるダミー電極の配設パターンによれば、電極端子１、３に隣接して配設するチップ側ダミー電極６又は基板側ダミー電極７の配設位置及び配設面積等を変化させて、チップ側ダミー電極６又は基板側ダミー電極７に吸着される過剰なはんだ粒子１３の量を制御することができるので、用いるはんだ粒子の量に応じたダミー電極の配設パターンを選ぶことができる。

図７は、この例の電子部品の実装構造１０で用いるダミー電極の形状の変形例を示す平面図である。第１の変形例によるダミー電極の形状は、図７（ａ）に示すように、格子状に等間隔で配設された４つの円形の基板側電極端子３（あるいは、チップ側電極端子１）の各電極端子３間に挟まれるように４つの円形の基板側ダミー電極７（あるいは、チップ側ダミー電極６）が配設された例を示し、第２の変形例によるダミー電極の形状は、図７（ｂ）に示すように、格子状に等間隔で配設された４つの円形の基板側電極端子３で囲まれた領域の中央に１つの円形の基板側ダミー電極７が配設された例を示している。また、第３の変形例によるダミー電極の形状は、図７（ｃ）に示すように、格子状に等間隔で配設された４つの円形の基板側電極端子３で囲まれた領域の中央に１つの方形の基板側ダミー電極７が配設された例を示し、第４の変形例によるダミー電極の形状は、図７（ｄ）に示すように、格子状に等間隔で配設された４つの円形の基板側電極端子３で囲まれた領域の中央に１つのテトラポット形の基板側ダミー電極７が配設された例を示している。また、第５の変形例によるダミー電極の形状は、図７（ｅ）に示すように、三角状に等間隔で配設された３つの円形の基板側電極端子３で囲まれた領域の中央に１つの円形の基板側ダミー電極７が配設された例を示し、第６の変形例によるダミー電極の形状は、図７（ｆ）に示すように、三角状に等間隔で配設された３つの円形の基板側電極端子３で囲まれた領域の中央に１つの三角形の基板側ダミー電極７が配設された例を示している。

ここで、電極端子１、３及びダミー電極６、７に吸着されたはんだ粒子は、一体化して基本的にその表面エネルギーが最小になるような形になろうとする性質がある。すなわち、円形の各ダミー電極６、７に吸着されたはんだ粒子は球の一部の形状になろうとする。そこでその性質を利用して、各ダミー電極６、７の形状が隣接する各電極端子１、３の中央に向かう方向において、上述の各変形例によるダミー電極の形状のように、曲率半径がより小さな形状になるように選ぶことで、各ダミー電極６、７上に吸着されたはんだ粒子も各電極端子１、３への方向に対して比較的鋭角な形状になる。その結果、各電極端子１、３及び各ダミー電極６、７間をブリッジするはんだ形状の表面エネルギーを高めることができるので、ブリッジの発生を抑えることができるようになる。

このように、この例の電子部品の実装構造１０によれば、表面の全領域に複数のチップ側電極端子１が配設された半導体チップ２と、チップ側電極端子１に対応した複数の基板側電極端子３が表面の全領域に配設されたパッケージ基板４とが、両電極端子１、３が対向するように配置されて、対応する電極端子１、３同士がはんだバンプ５を介して接続されている構成において、半導体チップ２及びパッケージ基板４の対向面にそれぞれチップ側電極端子１及び基板側電極端子３に隣接するように複数のチップ側ダミー電極６及び基板側ダミー電極７が配設されて、これらのダミー電極６、７には有効なはんだバンプ５以外の過剰なはんだが吸着されて、ダミーバンプ８、及び未接合ダミーバンプ８Ａ、８Ｂが形成されているので、供給されるはんだの量が過剰な場合でも、この過剰なはんだはダミー電極６、７に吸着されるため、この過剰なはんだが樹脂層９中に残留することはない。
したがって、半導体チップ２とパッケージ基板４との対向する電極間を確実に電気的に接続して、信頼性の向上を図ることができる。

次に、図８（ａ）、（ｂ）を参照して、この例の電子部品の実装構造１０を得るための電子部品の実装方法について、工程順に説明する。
まず、図８（ａ）に示すように、表面に基板側電極端子３及び基板側ダミー電極７が配設されたパッケージ基板４を用意する。次に、パッケージ基板４の表面にメタルマスク（図示せず）を使用して、印刷法により厚さが５０〜１００μｍの導電性接着材１２を供給する。この導電性接着材１２は、エポキシ系樹脂をベースとして、その中にフラックス活性作用を有する剤及びはんだ粒子１３を含有させたものを用いる。フラックス活性作用を有する剤としては、（メタ）アクリル酸、マレイン酸等の不飽和酸、蓚酸、マロン酸等の有機二酸、クエン酸等の有機酸をはじめとして、トリメリット酸、テトラメリット酸及びキレート剤等を少なくとも一つ有しているものを用いる。はんだ粒子１３としては、例えば、錫・インジウム共晶合金（融点：１１７℃）からなる粒径が５〜３０μｍ、体積含有率が３０％のものを用いる。錫・インジウム共晶合金の他に、銀、銅、ビスマス、アンチモン等からなる２元系、又は３元系のはんだ合金を用いても良い。ただし、はんだ粒子が凝集、一体化の挙動をするには、はんだが溶融する温度において導電性接着材１２の樹脂成分の粘度が低く抑えられている必要がある。したがって、はんだ材料の選定にあたっては、接合性の面からは低融点であることが望ましい。

ここで、次の工程である半導体チップ２の搭載時のエア巻き込みを防止するため、また導電性接着材１２の半導体チップ２表面への濡れ広がりの起点となるように、導電性接着材１２あるいはその樹脂成分のみを半導体チップ２に、又はスキージング後のパッケージ基板４の搭載面の少なくとも一方の搭載面上にポッティング法等により供給しても良い。また、導電性接着材１２は薄く延ばして乾燥させてフィルム状にしたものをパッケージ基板４の表面に貼り付けるようにしても良い。さらにフィルム状にしたものはタック性を持たせるか、あるいは供給後のフィルム上に微量の導電性接着材、あるいはその樹脂成分のみをポッティング法等により供給しても良い。

次に、図８（ｂ）に示すように、搭載機を用いてチップ側電極端子１及び基板側電極端子３が対向するように位置合わせした後、パッケージ基板４上に半導体チップ２を搭載する。この搭載はパッケージ基板４と半導体チップ２とのギャップが所定の値となるように制御して、側面から導電性接着材１２の半導体チップ２側への全面濡れ広がりを確認し、必要に応じて両者２、４間のギャップを微調整する。またフィルム状のものを用いた場合には、荷重制御により半導体チップ２をパッケージ基板４に搭載しても良い。

次に、一体化された半導体チップ２及びパッケージ基板４を、搭載機の加熱ヘッドによって加熱する。加熱プロファイルは、接合部を１１７〜１８０℃の範囲で昇温して加熱し、その状態で１０秒間以上保持するように設定して、その後半導体チップ２及びパッケージ基板４を搭載機から取り外す。続いて、半導体チップ２及びパッケージ基板４をベーク炉内に搬送して、１００℃で３０分間以上加熱して、導電性接着材１２の樹脂成分の硬化を行って、図２に示したような電子部品の実装構造１０を完成させる。

上述したような電子部品の実装方法によれば、基板側電極端子３及び基板側ダミー電極７が配設されたパッケージ基板４の、チップ側電極端子１及びチップ側ダミー電極６が配設された半導体チップ２との対向面に少なくともはんだ粒子１３及び樹脂成分を含有した導電性接着材１２を供給し、電極端子１、３が対向するように位置合わせして、パッケージ基板４上に半導体チップ２を搭載した後、加熱して導電性接着材１２のはんだ粒子１３を溶融、凝集、一体化させて対応する電極端子１、３同士をはんだバンプ５を介して接続すると同時に、過剰なはんだをダミー電極６、７に吸着させてダミーバンプ８、及び未接合ダミーバンプ８Ａ、８Ｂを形成するので、簡単な工程の組合せで、予め半導体チップ２やパッケージ基板４上にバンプを形成する必要がなく、かつフラックス洗浄を不要にして、過剰なはんだを吸着するダミー電極を備えた電子部品の実装構造を得ることができる。

図９は、この発明の実施例２である電子部品の実装構造の構成を示す平面図である。この例の電子部品の実装構造の構成が、上述の実施例１のそれと大きく異なるところは、電極端子の外側にもダミー電極を配設するようにした点である。なお、この例の電子部品の実装構造では、半導体チップを省略して示している。
この例の電子部品の実装構造１５は、図９に示すように、パッケージ基板４の表面（半導体チップ搭載面）には、最も外側に配設されている複数の基板側電極端子３のさらに外側に隣接するように複数の基板側ダミー電極７が配設されている。また、パッケージ基板４上に搭載されるべき半導体チップ（図示せず）の表面のチップ側電極端子１及びチップ側ダミー電極６も、それぞれパッケージ基板４の表面の基板側電極端子３及び基板側ダミー電極７と同様なレイアウトで配設されている。これ以外は、前述した実施例１の構成と略同様であるので、詳細な説明は省略する。

上述したような電子部品の実装構造１５によれば、半導体チップ２及びパッケージ基板４にそれぞれ配設される各電極端子１、３のうち、最も外側に配設されている各電極端子１、３のさらに外側に隣接するように、ダミー電極６、７が配設されるので、特に最も外側に配設されている各電極端子１、３が接続領域の端部から内側に離れて配置されている場合において、過剰なはんだが各ダミー電極６、７に吸着されることにより、それらの各電極端子１、３に形成されるはんだバンプが過剰に大きくなるのを防止することができる。また、外側に配設するダミー電極６、７の数あるいは列数を適宜増減することにより、隣接している各電極端子１、３の周辺部に存在している過剰なはんだを確実に各ダミー電極６、７に吸着させることができる。

このように、この例の電子部品の実装構造１５によっても、各電極端子１、３の外側にも各ダミー電極６，７を配設するようにしたので、実施例１と略同様な効果得ることができる。

図１０は、この発明の実施例３である電子部品の実装構造の構成を示す平面図である。この例の電子部品の実装構造の構成が、上述の実施例１のそれと大きく異なるところは、第１の電子部品又は基板としてＢＧＡ（Ball Grid Array）形パッケージを用いて、第２の電子部品又は基板としてのマザーボード上に実装するようにした点である。なお、この例の電子部品の実装構造では、ＢＧＡ形パッケージを省略して示している。
この例の電子部品の実装構造２０は、図１０に示すように、マザーボード１６の表面（ＢＧＡ形パッケージ搭載面）の外周部には基板側電極端子３が配設されて、この基板側電極端子３は、例えば、直径が０．２５ｍｍの円形状の導電体が０．５ｍｍの等間隔で格子状に配設されている。また、マザーボード１６の表面の中央部には、基板側ダミー電極７が、基板側電極端子３と同一寸法及び同一間隔で格子状に配設されている。これによって、マザーボード１６の表面の外周部に配設された基板側電極端子３の配置密度と、その表面の中央部に配設された基板側ダミー電極７の配置密度とは同じになっている。また、マザーボード１６上に搭載されるＢＧＡ形パッケージ（図示せず）の表面のチップ側電極端子１及びチップ側ダミー電極６も、それぞれマザーボード１６の表面の基板側電極端子３及び基板側ダミー電極７と同様なレイアウトで配設されている。

この例では、実施例１におけるチップ側電極端子１と基板側電極端子３とを接続するためのはんだバンプ５、ダミー電極６、７に吸着されるダミーバンプ８に相当する各はんだバンプは、ＢＧＡ形パッケージの搭載前にマザーボード１６の表面に供給される導電性接着材に予め含有されている、例えば、直径が２０〜４０μｍの錫・ビスマス共晶合金（融点：１３９℃）のはんだ粒子を加熱により溶融、凝集、一体化することにより形成する。

この例の電子部品の実装方法では、マザーボード１６上にＢＧＡ形パッケージを搭載した後、両者を上下赤外線加熱のリフロー炉に搬送して、錫・ビスマス共晶合金の融点とプロセスタイムの短縮を加味して２ステップで加熱する。具体的には、第１のステップとして、錫・ビスマス共晶合金の融点（１３９℃）以上の１５０℃で１０秒間以上加熱して、はんだ粒子を溶融、凝集、一体化させる。次に、第２のステップとして、１８０℃で３０秒間以上加熱して、樹脂成分を硬化させて、電子部品の実装構造２０を完成させる。

上述したような電子部品の実装構造２０によれば、マザーボード１６及びＢＧＡ形パッケージの表面の中央部にはダミー電極６、７が配設されているので、過剰なはんだはこれらのダミー電極６，７に吸着されるようになる。したがって、マザーボード１６及びＢＧＡ形パッケージの対向面の外周部に配設されている電極端子１、３間を接続するためのはんだバンプは、均一な量が凝集されて形成されるようになる。

このように、この例の電子部品の実装構造２０によっても、第１の電子部品又は基板と第２の電子部品又は基板との組合せが異なるだけで、実施例１と略同様な効果を得ることができる。

図１１は、この発明の実施例４である電子部品の実装構造の構成を示す平面図である。この例の電子部品の実装構造の構成が、上述の実施例３のそれと大きく異なるところは、ＢＧＡ形パッケージ（第１の電子部品又は基板）とマザーボード（第２の電子部品又は基板）との組合せにおいて、ダミー電極の配設パターンを変更した点である。
この例の電子部品の実装構造２５は、図１１に示すように、マザーボード１６の表面のみに、その最近接して配設されている４つの基板側電極端子３で囲まれる領域のすべてに、直径が０．２ｍｍの円形状の導電体からなる基板側ダミー電極１７が等間隔で格子状に配設されている。すなわち、ダミー電極１７を配設した分だけ、マザーボード１６の方がＢＧＡ形パッケージのダミー電極よりも多くなっている。これ以外は、前述した実施例３の構成と略同様であるので、詳細な説明は省略する。

上述したような電子部品の実装構造２５によれば、マザーボード１６のみの表面には、最近接して配設されている４つの基板側電極端子３で囲まれる領域のすべてに、基板側ダミー電極１７が等間隔で格子状に配設されているので、基板側ダミー電極１７を配設した分だけ、過剰なはんだに対するダミー電極１７の吸着能力を高めることができる。したがって、マザーボード１６の全領域における端子間ブリッジを防止することができ、その全領域において各電極端子１、３間を確実に電気的に接続することができるようになる。また、加熱プロセスについては実施例３と同様に行うことができる。ただし、この例では、ダミー電極１７をマザーボード１６のみに配設していることにより、リフロー炉による加熱時は上下のヒータ−ブロックの温度設定に差をつけてマザーボード１６側をより高温にすることで、ダミー電極１７へのはんだの凝集を適宜促進することが望ましい。

このように、この例の電子部品の実装構造２５によっても、マザーボード１６のみにより多くのダミー電極１７を配設することにより、実施例３と略同様な効果を得ることができる。

以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、ダミー電極は、必要に応じて、個数を増減でき、少なくとも１個あれば良い場合もありうる。また、電子部品の電極端子の配置密度が一様でなくて、外周部のみに配設されて中央部には配設されていないような場合は、この中央部にダミー電極を電極端子と同じ配置密度で配設することにより、中央部におけるはんだ粒子の残留を防止することができる。また、電極端子が疎密のある配置密度で配設されている場合には、疎な配置密度で配設されている電極端子に隣接してダミー電極を配設することにより、より確実にはんだ粒子の残留を防止することができる。要するに、接合面のうち、電極端子が密に配列された密な領域よりも、電極端子が疎に配列された疎な領域の方が、ダミー電極の配置密度が高くなるように設定するのが好ましい。つまり、電極端子にダミー電極を含む全体としての電極密度を均等化する態様で、ダミー電極を配列するのが好ましい。

また、実施例では、第１の電子部品又は基板と第２の電子部品又は基板との組み合せは、半導体チップとパッケージ基板あるいはＢＧＡ形パッケージとマザーボードとの組み合せ例で説明したが、これに限らずに半導体チップと半導体チップとの組み合せ例、いわゆるＣｏＣ（Chip on Chip）実装構造等の他の組み合せ例にも適用することができる。また、第１の電子部品又は基板としては半導体チップを組み込んだ半導体パッケージにも適用することでき、さらに、この半導体パッケージ同士を組み合せてもよく、あるいは上記のＢＧＡ形パッケージ同士を組み合せても良い。また、半導体チップ、ＢＧＡ形パッケージ、半導体パッケージ等を第１の電子部品又は基板として用いてこれらを実装する第２の電子部品又は基板としては、実施例で示したパッケージ基板、マザーボード等に限らずに、通常配線基板やプリント配線基板等として呼称されている基板全体に適用することができる。また、実施例では、ダミー電極が電極端子よりも面積が小さい例で説明したが、これに限らず逆な関係となるように各電極端子を配設することもできる。例えば、電極端子が疎密のある配置密度で配設されている場合には、周囲スペースに余裕がある疎な配置密度で配設されている電極端子に隣接して大きな面積のダミー電極を配設することにより、過剰なはんだの吸着能力をより大きくすることができる。また、実施例で示した各電極端子の寸法、間隔等の具体的数値、導電体材料、導電性接着材、はんだ粒子等の具体的材料、各電極端子の配設パターン、ダミー電極の形状等は一例を示したものであって、目的、用途等に応じて適宜変更することができる。

この発明の実施例１である電子部品の実装構造の構成を示す平面図である。 図１のＡ−Ａ矢視断面図である。 同電子部品の実装構造において最適な実装条件を説明するための断面図である。 同電子部品の実装構造で用いるダミー電極の配設パターンの変形例を示す断面図である。 同電子部品の実装構造で用いるダミー電極の配設パターンの変形例を示す断面図である。 同電子部品の実装構造で用いるダミー電極の配設パターンの変形例を示す断面図である。 同電子部品の実装構造で用いるダミー電極の形状の変形例を示す平面図である。 同電子部品の実装構造を得るための電子部品の実装方法を工程順に示す断面図である。 この発明の実施例２である電子部品の実装構造の構成を示す平面図である。 この発明の実施例３である電子部品の実装構造の構成を示す平面図である。 この発明の実施例４である電子部品の実装構造の構成を示す平面図である。 従来の電子部品の実装構造の構成を示す断面図である。

符号の説明

１ チップ側電極端子（第１の電極端子）
２ 半導体チップ（第１の電子部品又は基板）
３ 基板側電極端子（第２の電極端子）
４ パッケージ基板（第２の電子部品又は基板）
５ はんだバンプ
６ チップ側ダミー電極（ダミー電極）
７、１７ 基板側ダミー電極（ダミー電極）
８ ダミーバンプ
８Ａ、８Ｂ 未接合ダミーバンプ
９ 樹脂層（樹脂成分）
１０、１５、２０、２５ 電子部品の実装構造
１１ 半導体チップの搭載領域
１２ 導電性接着材
１３ はんだ粒子
１６ マザーボード

Claims (12)

1. 第１の接合面に複数の第１の電極端子が配列された第１の電子部品又は基板と、第２の接合面に複数の第２の電極端子が配列された第２の電子部品又は基板とが、相対向する前記第１の接合面と前記第２の接合面との間に介挿された導電性接着材によって接合され、該導電性接着材に含有されるはんだ粒子が、前記第１の電極端子及び前記第２の電極端子のパッド面で、凝集、一体化されて、互いに対応関係のある前記第１の電極端子と第２の電極端子とがはんだ接続され、かつ、前記第１の接合面と第２の接合面との隙間には前記導電性接着材の樹脂成分が充填硬化されている電子部品の実装構造であって、
   前記第１の接合面又は／及び前記第２の接合面には、有効な電極端子としては機能しない少なくとも１個のダミー電極が設けられていて、該ダミー電極には、前記はんだ粒子のうち、余分なはんだ粒子が吸着されていることを特徴とする電子部品の実装構造。
2. 第１の接合面に複数の第１の電極端子が粗に配列された疎な領域と密に配列された密な領域とを有する第１の電子部品又は基板と、第２の接合面に複数の第２の電極端子が粗に配列された疎な領域と密に配列された密な領域とを有する第２の電子部品又は基板とが、相対向する前記第１の接合面と前記第２の接合面との間に介挿された導電性接着材によって接合され、該導電性接着材に含有されるはんだ粒子が、前記第１の電極端子及び前記第２の電極端子のパッド面で、凝集、一体化されて、互いに対応関係のある前記第１の電極端子と第２の電極端子とがはんだ接続され、かつ、前記第１の接合面と第２の接合面との隙間には前記導電性接着材の樹脂成分が充填硬化されている電子部品の実装構造であって、
   前記第１の接合面又は／及び前記第２の接合面のうち、前記第１及び第２の電極端子が疎に配列された前記疎な領域には、有効な電極端子としては機能しない少なくとも１個のダミー電極が設けられていて、該ダミー電極には、前記はんだ粒子のうち、余分なはんだ粒子が吸着されていることを特徴とする電子部品の実装構造。
3. 第１の接合面に複数の第１の電極端子が粗に配列された疎な領域と密に配列された密な領域とを有する第１の電子部品又は基板と、第２の接合面に複数の第２の電極端子が粗に配列された疎な領域と密に配列された密な領域とを有する第２の電子部品又は基板とが、相対向する前記第１の接合面と前記第２の接合面との間に介挿された導電性接着材によって接合され、該導電性接着材に含有されるはんだ粒子が、前記第１の電極端子及び前記第２の電極端子のパッド面で、凝集、一体化されて、互いに対応関係のある前記第１の電極端子と第２の電極端子とがはんだ接続され、かつ、前記第１の接合面と第２の接合面との隙間には前記導電性接着材の樹脂成分が充填硬化されている電子部品の実装構造であって、
   前記第１の接合面又は／及び前記第２の接合面には、有効な電極端子としては機能しない複数のダミー電極が設けられていて、該ダミー電極には、前記はんだ粒子のうち、余分なはんだ粒子が吸着されていると共に、
   前記第１の接合面又は／及び前記第２の接合面のうち、前記第１及び第２の電極端子が密に配列された前記密な領域よりも、前記第１及び第２の電極端子が疎に配列された前記疎な領域の方が、前記ダミー電極の配置密度が高くなるように設定されていることを特徴とする電子部品の実装構造。
4. 前記第１の接合面と前記第２の接合面とが前記導電性接着材を介して実質的に重合当接される部位である重合当接領域のうち、前記第１及び第２の電極端子が存在しない空き領域には、前記ダミー電極が設けられていることを特徴とする請求項１、２又は３記載の電子部品の実装構造。
5. 前記第１の接合面と前記第２の接合面とが前記導電性接着材を介して実質的に重合当接される部位である重合当接領域のうち、前記第１及び第２の電極端子が存在しない内周部の空き領域及び／又は外周部の空き領域には、前記ダミー電極が設けられていることを特徴とする請求項１、２又は３記載の電子部品の実装構造。
6. 前記第１及び第２の電極端子に前記ダミー電極を含む全体としての電極密度を均等化する態様で、前記ダミー電極が配列されていることを特徴とする請求項１乃至５の何れか1つに記載の電子部品の実装構造。
7. 前記ダミー電極が、前記第１の電極端子と隣の第１の電極端子との間及び／又は前記第２の電極端子と隣の第２の電極端子との間に設けられていることを特徴とする請求項１、２又は３記載の電子部品の実装構造。
8. 前記ダミー電極が、一組の前記第１の電極端子の概略中心位置及び／又は一組の前記第２の電極端子の概略中心位置に設けられていることを特徴とする請求項１、２又は３記載の電子部品の実装構造。
9. 前記ダミー電極のパッド面積が、前記第１及び第２の電極端子のそれらよりも小さく設定されていることを特徴とする請求項１乃至８の何れか1つに記載の電子部品の実装構造。
10. 第１の接合面に複数の第１の電極端子が配列された第１の電子部品又は基板と、第２の接合面に複数の第２の電極端子が配列された第２の電子部品又は基板と接合する際に、前記第１の接合面と前記第２の接合面との間に導電性接着材を介挿させて、前記第１の接合面と前記第２の接合面とを接合すると共に、互いに対応関係のある前記第１の電極端子と第２の電極端子とをはんだ接続する電子部品の実装方法であって、
    前記第１の接合面又は／及び前記第２の接合面に、有効な電極端子としては機能しない少なくとも１個のダミー電極をさらに設け、
    前記第１の接合面と前記第２の接合面とを相対向させ、これら第１及び第２の接合面に間に導電性接着材を挿入充填した後、
    所定の加熱下で、前記導電性接着材に含有されるはんだ粒子を、前記第１の電極端子及び前記第２の電極端子のパッド面で、凝集、一体化させて、互いに対応関係のある前記第１の電極端子と第２の電極端子とをはんだ接続すると共に、前記はんだ粒子のうち、余分なはんだ粒子をダミー電極に吸着させることを特徴とする電子部品の実装方法。
11. 前記はんだ接続の後、又は、前記はんだ接続と同時進行で、前記第１の接合面と第２の接合面との隙間に充填されている前記導電性接着材の樹脂成分を硬化させることを特徴とする請求項１０記載の電子部品の実装方法。
12. 前記導電性接着材が、フィルム状の樹脂成分の中にはんだ粒子が分散して含有される導電性接着フィルムからなることを特徴とする請求項１０又は１１記載の電子部品の実装方法。

Images