JP2003078240A - プリント配線基板 - Google Patents

プリント配線基板

Info

Publication number
JP2003078240A
JP2003078240A JP2001267504A JP2001267504A JP2003078240A JP 2003078240 A JP2003078240 A JP 2003078240A JP 2001267504 A JP2001267504 A JP 2001267504A JP 2001267504 A JP2001267504 A JP 2001267504A JP 2003078240 A JP2003078240 A JP 2003078240A
Authority
JP
Japan
Prior art keywords
land
lands
wiring board
printed wiring
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001267504A
Other languages
English (en)
Inventor
Atsushi Nishigaito
淳志 西垣内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001267504A priority Critical patent/JP2003078240A/ja
Publication of JP2003078240A publication Critical patent/JP2003078240A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】CSP、BGA等の接続端子間のピッチ幅が小
さい電子部品パッケージを実装するときにも、層数の増
加を防止し配線の効率化及び低コスト化を図ることが可
能なプリント配線基板を提供する。 【解決手段】最外周以外の場所に配置されるランド3a
の径を通常の接続端子間のピッチ幅により定められる大
きさに、最外周におけるコーナー以外の場所に配置され
るランド3bの径をランド3aの径よりも可能な範囲で
縮小し、最外周のコーナーに配置されるランド3cの径
をランド3aの径よりも可能な範囲で拡大することによ
り、ランド3b間に配線2を通すスペースが設けられる
とともにランド3cによりプリント配線基板1と電子部
品パッケージとの剥離強度の低下が防止される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、格子状に配列さ
れた複数の接続端子を有する電子部品パッケージ等を実
装するプリント配線基板に関する。
【0002】
【従来の技術】従来、プリント配線基板において、低コ
スト化及び配線の効率化を図るべくその層数を減少させ
ることが重視されてきた。そのため、端子数を増加させ
つつも小さな面積で実装することができる電子部品パッ
ケージとして、接続端子をパッケージ底面に格子状に配
置したボールグリッドアレイ(以下、BGAという。)
やチップサイズパッケージ(以下、CSPという。)等
の半導体パッケージが開発されている。
【0003】そして、このCSP半導体パッケージ等を
プリント配線基板に実装する場合において、信号線等の
配線をプリント配線基板表層のランド間から引き出すこ
とにより、プリント配線基板の多層化を防止できるため
プリント配線基板の配線効率がさらに高まることが一般
に知られている。
【0004】ところが、最近では集積回路は目覚ましく
発展しており、ますます電子部品パッケージ等が複雑化
するとともにその接続端子数が増加し、端子間のピッチ
幅も狭まってきていることから、プリント配線基板の表
層のランド間に配線を通すことが困難になっている。
【0005】そこで、特開平11−102990号公報
には、プリント配線基板における電子部品パッケージの
接続端子と接続する必要がない箇所にはランドを形成す
ることなく、当該箇所を配線領域として活用することに
より配線効率を高める技術について記載されており、こ
れによれば、プリント配線基板の層数を低減することが
でき、コストダウンを図ることができる、とされてい
る。
【0006】
【発明が解決しようとする課題】しかしながら、上記特
開平11−102990号公報に記載の技術は、プリン
ト配線基板における電子部品パッケージの接続端子と接
続する必要がない箇所が存在しない場合、すなわち格子
状に配列されたすべてのランドにおいて半田付けが必要
とされる場合には、適用することができない。さらに、
ランド間に1本の配線すら引き出すことが出来ない狭い
ピッチ間隔の電子部品パッケージに対しても適用するこ
とができない。
【0007】また、ランドを設けることなく半田付けを
しないことによる電子部品パッケージの半田強度の低下
が懸念される。ここで、近年においては部品の高集積化
が進み、部品接続端子の狭ピッチ化により、接続端子の
ランド間に1本の配線すら引き出すことが困難となるケ
ースが増加している。したがって、電子部品パッケージ
底部の接続端子より配線を引き出す場合は、最外周の接
続端子のみプリント配線基板の表層から引き出し、最外
周以外に位置する接続端子はすべてビアホールにて多層
基板の内層に落とした後引き出さざるを得ないことが多
い。
【0008】このようにプリント配線基板の層数を増加
して対応することにより配線効率は低下し、このこと
は、基板単価の上昇や基板厚の増加というデメリットを
もたらしている。
【0009】この発明の目的は、CSP、BGA等の接
続端子間のピッチ幅が小さい電子部品パッケージを実装
するときにも、層数の増加を防止し配線の効率化及び低
コスト化を図ることが可能なプリント配線基板を提供す
ることである。
【0010】
【課題を解決するための手段】この発明は以下の構成を
備えている。
【0011】(1)電子部品パッケージ底部の複数の接
続端子と、基板の表層に設けられる格子状に配列された
複数のランドと、の半田付けにより該電子部品パッケー
ジを実装するプリント配線基板において、前記複数のラ
ンドのうちの一部を、その配列方向における幅が所定の
幅より縮小されるランドとすることを特徴とするこの構
成においては、電子部品パッケージ底部の複数の接続端
子と、基板の表層に設けられる格子状に配列された複数
のランドと、の半田付けにより該電子部品パッケージを
実装するプリント配線基板において、前記複数のランド
のうちの一部を、その配列方向における幅が、例えば前
記接続端子の端子間ピッチ等に基づく所定の幅より縮小
されるランドとすることから、該プリント配線基板の表
層における該所定の幅より縮小されるランド間に配線を
通すための十分なスペースが確保されるため、該配線を
該ランド間に通すときに、例えば該配線が該ランド上に
形成されるハンダと短絡すること等が防止され、適正に
該プリント配線基板の表層に配線が引かれるため、該プ
リント配線基板の層数が増加することが防止されるとと
もに該プリント配線基板の低コスト化及び配線の効率化
が図られる。
【0012】(2)前記所定の幅より縮小されるランド
を除く複数のランドのうちの一部を、その面積が所定の
サイズより拡大されるランドとすることを特徴とする。
【0013】この構成においては、前記所定の幅より縮
小されるランドを除く複数のランドのうちの一部を、そ
の面積が、例えば前記接続端子の端子間ピッチ等に基づ
く所定のサイズより拡大されるランドとすることから、
配線の便宜のためにランドの配列方向における幅が短く
されることにより該ランドの面積が縮小し、プリント配
線基板と電子部品パッケージとの半田強度が低下する場
合においても、該所定サイズより拡大されるランドと電
子部品パッケージの接続端子とが他のランドと電子部品
パッケージの接続端子との結びつきよりも強く結びつく
ため、全体として電子部品パッケージとプリント配線基
板との剥離強度が担保される。
【0014】(3)前記所定の幅より縮小されるランド
を、最外周におけるコーナーを除く位置に設けるととも
に、前記所定サイズより拡大されるランドを該コーナー
に設けることを特徴とする。
【0015】この構成においては、前記所定の幅より縮
小されるランドを、最外周におけるコーナーを除く位置
に設けるとともに、前記所定サイズより拡大されるラン
ドを該コーナーに設けることから、剥離強度を増加すべ
く設けられる該所定サイズより拡大されるランドが配線
を通す際の妨げとなることがなくなるため、剥離強度を
担保しつつ該プリント配線基板の低コスト化及び配線の
効率化が図られる。
【0016】(4)前記基板の表層における前記コーナ
ーに設けられるランドの上面の一部を含む範囲にレジス
ト層を形成したことを特徴とする。
【0017】この構成においては、前記基板の表層にお
ける前記コーナーに設けられるランドの上面の一部を含
む範囲にレジスト層を形成したことから、例えば該ラン
ドが前記電子部品パッケージとプリント配線基板との剥
離強度を担保するのに十分な大きさを有する場合等に、
前記電子部品パッケージとプリント配線基板との剥離を
防止しつつ該ランドとプリント配線基板とについても剥
離強度の増加が図られ該ランドがプリント配線基板から
剥離することが防止される。
【0018】(5)前記所定の幅より縮小されるランド
は、該ランド間に設けられる配線が通るべき方向と直交
する方向の幅が該配線が通るべき方向の幅よりも短いこ
とを特徴とする。
【0019】この構成においては、前記所定の幅より縮
小されるランドは、該ランド間に設けられる配線が通る
べき方向と直交する方向の幅が該配線が通るべき方向の
幅よりも短いことから、該配線が通るべき方向の長さを
可能な範囲で長くしてランドの面積を確保することで半
田強度を担保しつつ、配線が通されるスペースが確保さ
れ、該プリント配線基板の低コスト化及び配線の効率化
が図られる。
【0020】(6)前記基板の表層における前記所定の
幅より縮小されるランドの上面の長手方向両端部を含む
範囲にレジスト層を形成したことを特徴とする。
【0021】この構成においては、前記基板の表層にお
ける前記所定の幅より縮小されるランドの上面の長手方
向両端部を含む範囲にレジスト層を形成したことから、
前記電子部品パッケージの接続端子との接続面積を確保
しつつ、該ランドがプリント配線基板から剥離すること
が防止される。
【0022】(7)前記所定の幅より縮小されるランド
は、外周側に配置されるランド程前記配線が通されるべ
き方向と直交する方向の幅を短くしたことを特徴とする
この構成においては、前記所定の幅より縮小されるラン
ドは、外周側に配置されるランド程前記配線が通される
べき方向と直交する方向の幅を短くしたことから、前記
電子部品パッケージの中央部近傍、すなわち前記接続端
子で形成される格子部の中央付近等から配線を通す場合
においても、この接続端子よりも外側に配置される接続
端子からの配線に妨げられることなく該格子部の中央付
近等からの配線が適切に行われる。
【0023】
【発明の実施の形態】以下、図を用いて本発明の実施形
態を説明する。
【0024】図1(a)は、プリント配線基板に実装さ
れる電子部品パッケージ底部の複数の接続端子と半田結
合されるランド3のうち互いに隣接するランド3近傍の
構成を示している。
【0025】同図に示すように、通常、端子間ピッチが
500μmのCSPの場合には、ランド径は300μm
で設計される。このとき、レジスト精度が±50μmで
あると、レジスト5の開口径を400μmで設計するこ
とが必要になる。つまり、一般にランド3はレジスト5
の開口部5aの内部に配置される必要があることを考え
ると、レジスト5の開口部5aを形成するときに−50
μmの誤差が生ずる場合を想定して、予めレジスト開口
径400μmの開口部5aを形成する必要がある。
【0026】ところが、その径が400μmのレジスト
5の開口部5aを形成する場合において、+50μmの
誤差が生じた場合には、レジスト開口径が最大500μ
mにまで拡大する可能性がある。この場合には、CSP
の端子間のピッチ幅と同一であるため、同図に示すよう
にこれらのランド3間に配線2を通すと、配線2がレジ
スト5の開口部5aより露出することも考えられる。
【0027】したがって、このままこの電子部品パッケ
ージを実装すると、配線2とランド3とが半田を介して
短絡する可能性があるため、端子間ピッチが500μm
のCSPの場合においてランド径300μmでは、各ラ
ンド間に配線を通すことが極めて困難となる。
【0028】また、レジスト開口径を小さくするため
に、すべてのランド3を小さくしたうえでランド3間に
配線2を通す構成においては、ランド3と電子部品パッ
ケージの接続端子とを結合する半田の量が減少したり、
ランド3がプリント配線基板1に接着される面積が減少
するため、電子部品パッケージがプリント配線基板1か
ら剥がれやすくなり、この電子部品パッケージを用いて
生産される製品の信頼性が低下する。
【0029】図2は、本発明の第1の実施形態における
プリント配線基板1の構成を示している。この構成にお
いて、最外周以外の場所に配置されるランド3aの径は
300μm、最外周におけるコーナー以外の場所に配置
されるランド3bの径は230μm、最外周のコーナー
に配置されるランド3cの径は400μmとされてい
る。また、黒い三角印を含む部分はこの場所に配置され
る電子部品パッケージの接続端子を内層に接続するため
のビアホール4を示している。なお、上記の数値は一例
であり、通常これらの数値は基板仕様やレジスト精度に
より異なる。
【0030】図1(b)は、最外周におけるコーナー以
外の場所に配置されるランド3b近傍の構成を示してい
る。同図が示すように、これらのランド3bの径は23
0μmに設定されていることから、レジスト精度が±5
0μmのときに、レジスト5の開口部5aの径は330
μmに設定される。
【0031】このとき、このレジスト精度で起こりうる
レジスト誤差からレジスト5の開口部5aの径が最大で
430μmまで拡がる可能性があるが、この場合におい
ても端子間のピッチ幅が500μmであるため、これら
のランド3b間に配線2を通すためのスペースが少なく
とも70μm存在することになる。
【0032】その一方で、通常は300μmで設定され
るべきランド3の径が230μmまで減少していること
から、このプリント配線基板1に実装される電子部品パ
ッケージの接続端子とランド3aとの半田強度は低下し
ている。
【0033】そこで、本発明においては、最外周のコー
ナーに位置するランド3cの径を通常設定されるべきサ
イズよりも大きくすることにより電子部品パッケージ全
体としての剥離強度の増加を図っている。
【0034】さらに、最外周のコーナーに位置するラン
ド3cの径を比較的大きめに設定できる場合において
は、図3(a)に示すように、これらのランド3cの周
囲に設けられるレジスト5の開口部5aの径をランド3
cの径よりも小さくしてレジスト5がランド3cの上部
の外縁部を被覆するようにしてもよい。これにより、電
子部品パッケージの接続端子とランド3cとの結びつき
とは別にランド3cとプリント配線基板1との結びつき
についても強化されることになり、全体として電子部品
パッケージがプリント配線基板1に安定した状態で実装
されることになる。
【0035】また、本実施形態では最外周のランド3b
を小さくすることにより、最外周より2周目のランドを
プリント配線基板表層を使って引き出すことを可能にす
る構成にしているが、電子部品パッケージ中央部付近の
ランド3a同士を結線する場合には、配線を通したい場
所の両側に位置するランド3aのみ径を随時小さくする
ようにしてもよい。
【0036】図4は、第2の実施形態におけるプリント
配線基板1の構成を示している。
【0037】この実施形態においては、配線2を通すた
めに小さくするランド3bの形状を配線2が通るべき方
向に直交する方向の幅が配線2が通るべき幅よりも短く
なるように楕円形にしている。この構成によれば、プリ
ント配線基板1の表層に配線を通す際の障害にならない
範囲でランドの面積の拡大化を図ることができ、剥離強
度の増加を図ることができる。
【0038】また、図3(b)は、本実施形態のランド
3bの長手方向両端部がレジスト5によって被覆される
構成を示している。この構成においては、ランド3bの
面積の拡大によりランドと接続端子との結びつきの強化
を図りつつ、ランド3bとプリント配線基板1との結び
つきをも強化することができ、全体としてプリント配線
基板1が電子部品パッケージを安定した状態で実装する
ことになる。
【0039】なお、本実施形態のランド3bの形状は楕
円形に限られることはなく、長方形等のように配線2が
通されるべき方向に直交する方向の幅が、配線が通され
るべき方向の幅よりも短くできる形状であればよい。
【0040】図5は、第3の実施形態におけるプリント
配線基板1の構成を示している。同図に示すように本実
施形態では、最外周のコーナーを除きプリント配線基板
1のランド3bについて、外側に配置されるランド程面
積が小さくなるように構成されている。
【0041】この構成によれば、外側から3列目までの
ランド3からプリント配線基板1表層で配線2を通すこ
とが可能となっている。ここで、最外周のランド3bの
径は、ランド3b間に配線2が2本引き出せる大きさに
されており、最外周より2周目のランド3dの径は、ラ
ンド3d間に配線が1本引き出せる大きさにされてい
る。このように、ランド間に通す配線2の本数によりラ
ンド径を変化させることで、効率良く配線2を通すこと
を可能にしている。
【0042】以上のように、本発明を用いることにより
プリント配線基板1の表層におけるランド3間に配線2
を通すことを可能にし、これにより基板層数を削減でき
るため、コストの低減や基板設計の容易さによる設計期
間の短縮等を可能にすることができる。
【0043】
【発明の効果】以上のように、この発明によれば、以下
の効果を奏することができる。
【0044】(1)電子部品パッケージ底部の複数の接
続端子と、基板の表層に設けられる格子状に配列された
複数のランドと、の半田付けにより該電子部品パッケー
ジを実装するプリント配線基板において、前記複数のラ
ンドのうちの一部を、その配列方向における幅が所定の
幅より縮小されるランドとすることから、該プリント配
線基板の表層における該所定の幅より縮小されるランド
間に配線を通すための十分なスペースを確保することが
でき、該配線を該ランド間に通すときに、例えば該配線
が該ランド上に形成されるハンダと短絡すること等を防
止でき、適正に該プリント配線基板の表層に配線を引く
ことができるため、該プリント配線基板の層数が増加す
ることを防止するとともに該プリント配線基板の低コス
ト化及び配線の効率化を図ることができる。
【0045】(2)前記所定の幅より縮小されるランド
を除く複数のランドのうちの一部を、その面積が所定の
サイズより拡大されるランドとすることから、配線の便
宜のためにランドの配列方向における幅が短くされるこ
とにより該ランドの面積が縮小し、プリント配線基板と
電子部品パッケージとの半田強度が低下する場合におい
ても、該所定サイズより拡大されるランドと電子部品パ
ッケージの接続端子とが他のランドと電子部品パッケー
ジの接続端子との結びつきよりも強く結びつくため、全
体として電子部品パッケージとプリント配線基板との剥
離強度を担保することができる。
【0046】(3)前記所定の幅より縮小されるランド
を、最外周におけるコーナーを除く位置に設けるととも
に、前記所定サイズより拡大されるランドを該コーナー
に設けることから、剥離強度を増加すべく設けられる該
所定サイズより拡大されるランドが配線を通す際の妨げ
となることを防止できるため、剥離強度を担保しつつ該
プリント配線基板の低コスト化及び配線の効率化を図る
ことができる。
【0047】(4)前記基板の表層における前記コーナ
ーに設けられるランドの上面の一部を含む範囲にレジス
ト層を形成したことから、例えば該ランドが前記電子部
品パッケージとプリント配線基板との剥離強度を担保す
るのに十分な大きさを有する場合等に、前記電子部品パ
ッケージとプリント配線基板との剥離を防止しつつ該ラ
ンドとプリント配線基板とについても剥離強度の増加を
図ることができ、該ランドがプリント配線基板から剥離
することを防止することができる。
【0048】(5)前記所定の幅より縮小されるランド
は、該ランド間に設けられる配線が通るべき方向と直交
する方向の幅が該配線が通るべき方向の幅よりも短いこ
とから、該配線が通るべき方向の長さを可能な範囲で長
くしてランドの面積を確保することで半田強度を担保し
つつ、配線が通されるスペースを確保することができ、
該プリント配線基板の低コスト化及び配線の効率化を図
ることができる。
【0049】(6)前記基板の表層における前記所定の
幅より縮小されるランドの上面の長手方向両端部を含む
範囲にレジスト層を形成したことから、前記電子部品パ
ッケージの接続端子との接続面積を確保しつつ、該ラン
ドがプリント配線基板から剥離することを防止すること
ができる。
【0050】(7)前記所定の幅より縮小されるランド
は、外周側に配置されるランド程前記配線が通されるべ
き方向と直交する方向の幅を短くしたことから、前記電
子部品パッケージの中央部近傍、すなわち前記接続端子
で形成される格子部の中央付近等から配線を通す場合に
おいても、この接続端子よりも外側に配置される接続端
子からの配線に妨げられることなく該格子部の中央付近
等からの配線を適切に行うことができる。
【0051】よって、CSP、BGA等の接続端子間の
ピッチ幅が小さい電子部品パッケージを実装するときに
も、層数の増加を防止し配線の効率化及び低コスト化を
図ることが可能なプリント配線基板を提供することがで
きる。
【図面の簡単な説明】
【図1】プリント配線基板のランド近傍の構成を示す図
である。
【図2】第1の実施形態におけるプリント配線基板の構
成を示す図である。
【図3】プリント配線基板におけるランド近傍の構成を
示す図である。
【図4】第2の実施形態におけるプリント配線基板の構
成を示す図である。
【図5】第3の実施形態におけるプリント配線基板の構
成を示す図である。
【符号の説明】
1−プリント配線基板 2−配線 3(3a〜3d)−ランド 4−ビアホール 5−レジスト

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】電子部品パッケージ底部の複数の接続端子
    と、基板の表層に設けられる格子状に配列された複数の
    ランドと、の半田付けにより該電子部品パッケージを実
    装するプリント配線基板において、 前記複数のランドのうちの一部を、その配列方向におけ
    る幅が所定の幅より縮小されるランドとすることを特徴
    とするプリント配線基板。
  2. 【請求項2】前記所定の幅より縮小されるランドを除く
    複数のランドのうちの一部を、その面積が所定のサイズ
    より拡大されるランドとすることを特徴とする請求項1
    に記載のプリント配線基板。
  3. 【請求項3】前記所定の幅より縮小されるランドを、最
    外周におけるコーナーを除く位置に設けるとともに、前
    記所定サイズより拡大されるランドを該コーナーに設け
    ることを特徴とする請求項2に記載のプリント配線基
    板。
  4. 【請求項4】前記基板の表層における前記コーナーに設
    けられるランドの上面の一部を含む範囲にレジスト層を
    形成したことを特徴とする請求項3に記載のプリント配
    線基板。
  5. 【請求項5】前記所定の幅より縮小されるランドは、該
    ランド間に設けられる配線が通るべき方向と直交する方
    向の幅が該配線が通るべき方向の幅よりも短いことを特
    徴とする請求項1〜4のいずれかに記載のプリント配線
    基板。
  6. 【請求項6】前記基板の表層における前記所定の幅より
    縮小されるランドの上面の長手方向両端部を含む範囲に
    レジスト層を形成したことを特徴とする請求項5に記載
    のプリント配線基板。
  7. 【請求項7】前記所定の幅より縮小されるランドは、外
    周側に配置されるランド程前記配線が通されるべき方向
    と直交する方向の幅を短くしたことを特徴とする請求項
    1〜6のいずれかに記載のプリント配線基板。
JP2001267504A 2001-09-04 2001-09-04 プリント配線基板 Pending JP2003078240A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001267504A JP2003078240A (ja) 2001-09-04 2001-09-04 プリント配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001267504A JP2003078240A (ja) 2001-09-04 2001-09-04 プリント配線基板

Publications (1)

Publication Number Publication Date
JP2003078240A true JP2003078240A (ja) 2003-03-14

Family

ID=19093628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001267504A Pending JP2003078240A (ja) 2001-09-04 2001-09-04 プリント配線基板

Country Status (1)

Country Link
JP (1) JP2003078240A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298629B2 (en) 2005-01-31 2007-11-20 Kabushiki Kaisha Toshiba Circuit board for mounting a semiconductor circuit with a surface mount package
KR101281341B1 (ko) 2011-08-08 2013-07-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
CN111885815A (zh) * 2020-08-20 2020-11-03 苏州浪潮智能科技有限公司 一种pcb板及其适用于窄中心距bga芯片的焊盘结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298629B2 (en) 2005-01-31 2007-11-20 Kabushiki Kaisha Toshiba Circuit board for mounting a semiconductor circuit with a surface mount package
KR101281341B1 (ko) 2011-08-08 2013-07-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
CN111885815A (zh) * 2020-08-20 2020-11-03 苏州浪潮智能科技有限公司 一种pcb板及其适用于窄中心距bga芯片的焊盘结构

Similar Documents

Publication Publication Date Title
JPH1126919A (ja) プリント配線板
JP4047351B2 (ja) 多層プリント回路板
JPWO2009048154A1 (ja) 半導体装置及びその設計方法
JP4341552B2 (ja) プリント配線板
JP4211986B2 (ja) プリント基板およびプリント基板の設計方法、icパッケージの接続端子設計方法、icパッケージの接続方法
US20040232548A1 (en) Semiconductor package
JP2005166794A (ja) 部品パッケージとプリント配線基板および電子機器
JP3053010B2 (ja) 半導体装置
US7911056B2 (en) Substrate structure having N-SMD ball pads
JP3994379B2 (ja) 配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造
JP2003078240A (ja) プリント配線基板
US20100046185A1 (en) Printed circuit board
JP3610262B2 (ja) 多層回路基板及び半導体装置
JP2001144205A (ja) 多端子素子及びプリント配線板
JP2001189539A (ja) プリント基板及びその電気部品実装方法
JP2008078646A (ja) パッケージ用印刷回路基板及びその製造方法
JP2000031631A (ja) プリント配線板
JP2004006488A (ja) プリント配線基板およびそれを使用する実装装置
JP4760393B2 (ja) プリント配線板及び半導体装置
JP3008887U (ja) Icピッチ変換基板
JP2008147447A (ja) 半導体集積回路装置
JP2002217240A (ja) フリップチップ実装構造及び配線方法
JP2001230533A (ja) グリッドアレイパッケージ搭載用配線基板、グリッドアレイパッケージ、及び電子機器
JP4397628B2 (ja) 印刷回路配線板の配線レイアウト構造
JPH11102990A (ja) 格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板