KR20060077478A - 솔더 볼 패키지 - Google Patents

Abstract

본 발명은 실장 수단으로서 솔더 볼을 이용하는 솔더 볼 패키지에서의 솔더 볼 크랙을 방지하기 위한 패키지 구조를 개시한다. 개시된 본 발명의 솔더 볼 패키지는 다수개의 본딩패드를 구비한 반도체 칩과, 상기 반도체 칩 상에 형성된 스트레스 버퍼층과, 상기 스트레스 버퍼층 상에 일단이 반도체 칩의 각 본딩패드와 연결되게 형성된 다수개의 구리배선과, 상기 각 구리배선의 타단 일부인 볼 랜드를 노출시키도록 스트레스 버퍼층 상에 형성된 솔더 마스크와, 상기 솔더 마스크로부터 노출된 각 구리배선의 볼 랜드 상에 부착된 솔더 볼을 포함하며, 구리배선의 볼 랜드에는 외곽에서 중심방향으로 소정 거리만큼 이격된 위치에 다수개의 홀 패턴이 구비되고, 솔더 마스크는 상기 볼 랜드의 외곽에서 홀 패턴까지의 공간 및 홀 패턴들 사이의 공간을 덮되, 적어도 상기 홀 패턴 크기의 1/2을 덮도록 패터닝된다.

Description

솔더 볼 패키지{Solder ball package}

도 1은 종래 솔더 볼 패키지의 요부 단면도.

도 2는 솔더 볼 크랙이 발생된 상태를 보여주는 사진.

도 3은 본 발명에 따른 솔더 볼 패키지의 저부 평면도.

도 4는 도 3의 Ⅰ-Ⅱ선의 절단면을 보인 단면도.

* 도면의 주요 부분에 대한 부호의 설명 *

31 : 반도체 칩 32 : 스트레스 버퍼층

33 : 구리배선 34 : 솔더 마스크

35 : 볼 랜드 36 : 솔더 볼

42 : 홀 패턴

본 발명은 반도체 패키지에 관한 것으로서, 특히, 실장 수단으로서 솔더 볼을 이용하는 패키지(이하, "솔더 볼 패키지"라 칭함)에서의 솔더 볼의 신뢰성을 향상시키기 위한 패키지 구조에 관한 것이다.

주지된 바와 같이, 기존의 반도체 패키지는 인쇄회로기판(Printed Circuit Board : 이하, PCB)에의 실장 수단으로서 리드 프레임(lead frame)을 사용하여 왔다. 이러한 기존의 반도체 패키지는 칩을 봉지하고 있는 패키지 몸체의 외측으로 리드 프레임의 아우터 리드가 연장된 구조를 갖으며, 상기 리드 프레임의 아우터 리드를 기판 상에 솔더링하는 것에 의해 실장이 이루어진다.

그런데, 표면 실장 기술(Surface Mounting Technology)에 따라 실장되는 기존의 반도체 패키지는 넓은 실장 면적을 필요로 한다. 즉, 기존의 반도체 패키지는 그 자체 크기에 해당하는 면적 이외에 패키지 몸체의 외측으로 연장된 리드 프레임의 아우터 리드의 길이만큼의 추가 면적을 실장 면적으로 필요로 하기 때문에 패키지의 크기 감소를 통해 실장 면적을 감소시키더라도 실장 면적의 감소에 한계를 갖게 된다.

따라서, 패키지의 실장 면적을 최소화시키고, 그리고, 전기적 신호 경로의 최소화를 통한 전기적 특성을 향상시킬 목적으로, 실장 수단으로서 솔더 볼을 이용하는 솔더 볼 패키지, 예컨데, 볼 그리드 어레이(Ball Grid Aarray : 이하, BGA) 패키지 및 칩 사이즈(Chip Size) 패키지에 대한 개발이 진행되어 왔으며, 최근에는 웨이퍼 레벨 패키지(Wafer Level Package) 및 플렉서블 볼 그리드 어레이(Flexible Ball Grid Aarray : 이하, FBGA) 패키지의 개발이 활발하게 진행되고 있다.

특히, 최근의 어셈블리(assembly) 공정이 공정 수의 감소를 위해 웨이퍼 레벨에서 진행됨에 따라 실장 수단으로 솔더 볼을 이용하는 패키징 기술은 더욱 주목되고 있다.

도 1은 실장 수단으로서 솔더 볼을 이용하여 제조된 종래의 솔더 볼 패키지 를 도시한 요부 단면도이다.

도시된 바와 같이, 패드 재배열을 위해 반도체 칩(1) 상에는 스트레스 버퍼층(2)이 형성되어 있으며, 이러한 버퍼층(2) 상에는 칩 패드(도시안됨)와 연결된 구리배선(3)이 형성되어 있다. 그리고, 구리배선(3)을 포함한 버퍼층(2) 상에는 솔더 볼(6)이 부착될 부분, 즉, 볼 랜드(ball land : 5)만을 노출시키도록 솔더 마스크(4)가 형성되어 있고, 이렇게 노출된 볼 랜드(5) 상에 실장 수단인 솔더 볼(6)이 부착되어 있다.

그러나, 실장 수단으로 솔더 볼을 이용하는 솔더 볼 패키지는 실장 면적을 최소화시킬 수 있고, 그리고, 향상된 전기적 특성을 갖는다는 측면에서 잇점을 갖지만, 도 2에서 볼 수 있는 바와 같이, 실장 후에 솔더 볼(6)에서 크랙(C)이 발생되는 바, 상기 솔더 볼(6)의 신뢰성은 물론 패키지 자체의 신뢰성이 확보되지 못하는 문제점이 있다.

이러한 솔더 볼 크랙은 PCB와 패키지간의 휨(warpage)에 의해 발생되며, 특히, 열 사이클(Temperature cycle)과 같은 온도 변화에 기인하는 피로(fatigue)에 의해 솔더 볼의 파괴가 일어나게 된다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 실장 후의 솔더 볼 크랙 발생을 방지할 수 있는 솔더 볼 패키지를 제공함에 그 목적이 있다.

또한, 본 발명은 솔더 볼에 의한 접속 신뢰성을 향상시킬 수 있는 솔더 볼 패키지를 제공함에 그 다른 목적이 있다.

상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 솔더 볼 패키지는 다수개의 본딩패드를 구비한 반도체 칩과, 상기 반도체 칩 상에 형성된 스트레스 버퍼층과, 상기 스트레스 버퍼층 상에 일단이 반도체 칩의 각 본딩패드와 연결되게 형성된 다수개의 구리배선과, 상기 각 구리배선의 타단 일부인 볼 랜드를 노출시키도록 스트레스 버퍼층 상에 형성된 솔더 마스크와, 상기 솔더 마스크로부터 노출된 각 구리배선의 볼 랜드 상에 부착된 솔더 볼을 포함하며,

구리배선의 볼 랜드에는 외곽에서 중심방향으로 소정 거리만큼 이격된 위치에 다수개의 홀 패턴이 구비되고,

솔더 마스크는 상기 볼 랜드의 외곽에서 홀 패턴까지의 공간 및 홀 패턴들 사이의 공간을 덮되, 적어도 상기 홀 패턴 크기의 1/2을 덮도록 패터닝된 것을 특징으로 한다.

이러한 홀 패턴은 그 면적 합이 볼 랜드 전체 면적 대비 70% 이하가 되도록, 예컨데, 4∼6개가 형성되고, 그 크기는 5∼150㎛ 정도로 하며, 원형, 십자형, 타원형, 일자형 또는 직사각형 등의 형태로 형성된다.

(실시예)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세하게 설명하도록 한다.

도 3은 본 발명에 따른 솔더 볼 패키지의 저부 평면도이다. 또한, 도 4는 도 3의 Ⅰ-Ⅱ선의 절단면을 보인 단면도이다.

도 3 및 도 4에 도시된 바와 같이, 본 발명에 따른 솔더 볼 패키지는 다수개의 본딩패드(도시안됨)를 구비한 반도체 칩(31) 상에 패드 재배열을 위한 스트레스 버퍼층(32)이 형성되고, 이 스트레스 버퍼층(32) 상에는 일단이 반도체 칩(31)의 각 본딩패드와 연결되게 다수개의 구리배선(33)이 형성되며, 상기 구리배선(33)을 포함한 스트레스 버퍼층(32) 상에는 각 구리배선의 타단 일부인 볼 랜드(35)를 노출시키도록 솔더 마스크(34)가 형성되고, 그리고, 상기 솔더 마스크(34)로부터 노출된 구리배선(33)의 볼 랜드(35) 상에는 솔더 볼(36)이 부착된 구조이다.

이때, 상기 솔더 마스크(34)로 부터 노출되고, 그리고, 솔더 볼(36)이 부착되는 구리배선(33)의 볼 랜드(35)는 종래의 그것과는 달리 상기 솔더 볼(36)의 부착력을 증대시킬 수 있는 홀 패턴(42)이 구비된다. 여기서, 상기 홀 패턴(42)은 구리배선을 형성하기 위한 구리막의 식각시에 함께 형성해 줌이 바람직하다.

상기 홀 패턴(42)은 볼 랜드(35)의 외곽에서 중심방향으로 소정 거리만큼 이격된 위치에 구비된다.

여기서, 상기 홀 패턴(42)은, 적어도 하나 이상을 형성하되, 그 면적 합이 볼 랜드(35)의 전체 면적 대비 70% 이하가 되도록 한다. 바람직하게 상기 홀 패턴(42)은 4∼6개 정도 형성한다.

또한, 상기 홀 패턴(42)은 원형을 포함한 다양한 형태, 예컨데, 십자형, 타원형, 일자형 또는 사각형 등으로 형성 가능하다. 여기서, 홀 패턴(42)의 크기는 볼 랜드에 비해 너무 크지 않게 하며, 그리고, 그 수는 젖음(wetting)성을 고려하 여 너무 많지 않게 한다. 바람직하게는, 홀 패턴(42)의 크기는 5㎛ 이상, 5∼150㎛ 정도로 한다.

상기 솔더 마스크(34)는 볼 랜드(35)의 외곽에서 홀 패턴까지의 공간 및 홀 패턴들 사이의 공간을 덮되, 적어도 홀 패턴(42) 크기의 1/2을 덮도록 패터닝된다.

이와 같이, 솔더 볼(36)이 부착되는 구리배선의 볼 랜드(35)에 홀 패턴(42)을 구비시키는 경우, 솔더 볼의 접착 면적을 증가시킬 수 있고, 또한, 볼 랜드에 굴곡이 형성되므로, 상기 솔더 볼의 접착력은 종래의 그것과 비교해서 증가하게 된다.

또한, 볼 랜드 상의 외곽에서 홀 패턴까지의 공간 및 홀 패턴들 사이의 공간을 덮되, 적어도 상기 홀 패턴 크기의 1/2을 덮도록 패터닝된 솔더 마스크를 구비시키는 경우, 홀 패턴 간의 크랙이 발생된다 하더라도, 이러한 크랙이 볼 랜드의 외곽까지 커지는 것을 차단시키게 된다.

따라서, 본 발명은 솔더 볼의 접착력 향상 및 솔더 볼 크랙 발생은 현저하게 감소하게 되며, 이로써, 솔더 볼 자체의 신뢰성은 물론 상기 솔더 볼에 의한 전기적 접속 신뢰성 및 패키지의 신뢰성을 향상시킬 수 있게 된다.

이상에서 설명한 바와 같이, 본 발명은 솔더 볼이 부착될 볼 랜드에 홀 패턴이 형성되고, 솔더 마스크는 볼 랜드 상의 외곽에서 홀 패턴까지의 공간 및 홀 패턴들 사이의 공간을 덮되, 적어도 홀 패턴 크기의 1/2을 덮도록 패터닝됨으로써, 볼랜드와 솔더 볼 간의 접착력을 높혀주고, 패키지 실장 후, 상기 솔더 볼에서의 크랙 발생을 억제시킬 수 있다. 따라서, 솔더 볼의 크랙 발생을 방지할 수 있으므로, 그 자체의 신뢰성 및 패키지의 신뢰성을 향상시킬 수 있다.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (5)

1. 다수개의 본딩패드를 구비한 반도체 칩과, 상기 반도체 칩 상에 형성된 스트레스 버퍼층과, 상기 스트레스 버퍼층 상에 일단이 반도체 칩의 각 본딩패드와 연결되게 형성된 다수개의 구리배선과, 상기 각 구리배선의 타단 일부인 볼 랜드를 노출시키도록 스트레스 버퍼층 상에 형성된 솔더 마스크와, 상기 솔더 마스크로부터 노출된 각 구리배선의 볼 랜드 상에 부착된 솔더 볼을 포함하며,

   상기 구리배선의 볼 랜드에는 외곽에서 중심방향으로 소정 거리만큼 이격된 위치에 다수개의 홀 패턴이 구비되고,

   상기 솔더 마스크는 상기 볼 랜드의 외곽에서 홀 패턴까지의 공간 및 홀 패턴들 사이의 공간을 덮되, 적어도 상기 홀 패턴 크기의 1/2을 덮도록 패터닝된 것을특징으로 하는 솔더 볼 패키지.
2. 제 1 항에 있어서, 상기 홀 패턴은

   그 면적 합이 상기 볼 랜드 전체 면적 대비 70% 이하로 형성된 것을 특징으로 하는 솔더 볼 패키지.
3. 제 2 항에 있어서, 상기 홀 패턴은 4∼6개가 형성된 것을 특징으로 하는 솔더 볼 패키지.
4. 제 2 항에 있어서, 상기 홀 패턴은 5∼150㎛의 크기로 형성된 것을 특징으로 하는 솔더 볼 패키지.
5. 제 1 항에 있어서, 상기 홀 패턴은 원형, 십자형, 타원형, 일자형 및 직사각형으로 구성된 그룹으로부터 선택되는 어느 하나의 형태로 형성된 것을 특징으로 하는 솔더 볼 패키지.

Images