DE112010004204T5

DE112010004204T5 - Koaxiale Silizium-Durchkontaktierung

Info

Publication number: DE112010004204T5
Application number: DE112010004204T
Authority: DE
Inventors: Richard P. Volant; Mukta Farooq; Paul F. Findeis; Kevin S. Petrarca
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 2009-10-28
Filing date: 2010-10-14
Publication date: 2012-08-30
Anticipated expiration: 2030-10-15
Also published as: TWI487081B; WO2011056374A3; US8394715B2; WO2011056374A2; TW201126684A; GB2487154B; US20110095435A1; DE112010004204B4; CN102598245A; US8242604B2; US20120258589A1; CN102598245B; GB2487154A; GB201206104D0

Abstract

Eine Silizium-Durchkontaktierungs(TSV)-Struktur, die eine einzige koaxiale oder triaxiale Kopplung innerhalb des Siliziumsubstrats 40 bildet. Die TSV-Struktur wird mit zwei oder mehr unabhängigen elektrischen Leitern 50, 80 bereitgestellt, die voneinander und von dem Substrat isoliert sind. Die elektrischen Leiter können mit unterschiedlichen Spannungen oder Massen verbunden werden, wodurch es möglich ist, die TSV-Struktur als eine koaxiale oder triaxiale Vorrichtung zu betreiben. Mehrere Schichten unter Verwendung verschiedener Materialien können als Isolator verwendet werden, wobei die Schichten bezogen auf dielektrische Eigenschaften, Füll-Eigenschaften, Grenzflächenhaftung, CTE-Übereinstimmung und dergleichen ausgewählt werden. Die TSV-Struktur überwindet Mängel in der äußeren Isolierschicht, die zu Leckstellen führen können. Ein Verfahren zur Herstellung einer solchen TSV-Struktur wird ebenfalls beschrieben.

Description

Technisches Gebiet
Die vorliegende Erfindung bezieht sich allgemein auf eine Halbleiter-Struktur und das Verfahren zum Herstellen derselben und insbesondere auf eine Struktur und ein Verfahren zur Bildung einer Verbindung einer koaxialen und triaxialen Silizium-Durchkontaktierungs(TSV)-Vorrichtung.
Hintergrund
Typische elektronische Systeme können eine Vielzahl von elektronischen Komponenten, die speziell für eine bestimmte Funktion hergestellt werden, umfassen. Manchmal ist es unmöglich die verschiedenen Komponenten auf demselben Substrat herzustellen, bedingt durch das Material oder die Verarbeitungs-Unterschiede oder Leistungsprobleme. Es ist daher in der Regel notwendig, die Komponenten getrennt zu verpacken und diese dann extern zu verbinden, um zusammen als System zu funktionieren.
Gewöhnlich werden Komponenten über Wire-Bonding oder C4-Flip-Chip-Pakete verbunden. Mit Mikroelektronik wird ständig in der Größe nach unten skaliert, sodass die Grenzen der direkten Skalierung bald erreicht sein können. Nebst der Skalierung von Vorrichtungen, gibt es ein zusätzliches Problem im Zusammenhang mit dem Skalieren der Leiterbahnen, um solche Vorrichtungen und deren zunehmende Dichte aufzunehmen.
Die Vorrichtungs-Geschwindigkeiten und daher die Produktleistung wird begrenzt sein durch die Verbindungen zwischen den verschiedenen Schaltungen die in einem gesamten Produkt beteiligt sind. Zum Beispiel kann eine CPU Schnittstelle mit einem Speicher oder I/O-Schaltungen in der Leistung, durch die Länge und Leistung der Drähte, die damit verbunden sind, begrenzt sein. Die gleichen Probleme führen auch zu erhöhtem Strombedarf sowie Wärmeableitungs-Einschränkungen.
Traditionelle koaxiale Verbindungen werden beispielsweise in US Patent Nr. 6.410.431 von Bertin et al. beschrieben, bei dem ein äußerer und ein ringförmiger Zylinder und ein innerer Zylinder gefüllt ist mit elektrisch leitendem Material, und ein mittlerer ringförmiger Zylinder ist mit einem elektrisch isolierendem Material gefüllt. Das Verfahren zur Herstellung dieser Struktur umfasst sequentielle Verfahrensschritte für jeden einzelnen Teil der koaxialen Struktur.
1 ist eine Draufsicht des Standes der Technik von through-Chip-Leitern 40C und 40D für niedrige Induktivität Chip-zu-Chip-Integration, wie zuvor zitiert. Bezugnehmend auf Leiter 40C werden zwei konzentrische Merkmale 40A und 152 separat mit den folgenden Verfahren gebildet: Lithografie, Ätzen, Abscheidung, Polieren der Oberfläche oder Planarisierung. Bertin's Struktur, wie in dem zuvor erwähnten Patent beschrieben ist, ist mit einem äußeren Leiter beschaffen, der elektrisch mit dem Si-Substrat verbunden ist, in dem er sich auf dem gleichen Potential wie das vorgenannte Si-Substrat befindet. In der zweiten Ausführungsform, gezeigt in Leiter 40D, sind zwei einzelne Merkmale, bezeichnet als 40A, dargestellt, die umgeben sind von Merkmal 152.
Bei einer herkömmlichen TSV, wird die Isolierung des Signals zum Substrat und/oder benachbarten Strukturen im Allgemeinen durch die Dicke und Eigenschaften der Seitenwandpassivierung bestimmt. Beim Stand der Technik ist es normalerweise ein dünnes Oxid, vorzugsweise 1 μm oder weniger. Wenn sie durch subatmosphärische chemische Gasphasenabscheidung (SACVD) hergestellt wird, auch ein Verfahren mit hohem Längenverhältnis (HARP) genannt, welches sich in diesem Fall auf ein Oxidabscheidungs-Verfahren typischerweise CVD bezieht, ermöglicht es einem nicht-thermischen Oxid sich auf einem Einschnitt oder Kontaktloch abzuscheiden. Jedoch kann die Filmqualität eher schlecht sein. Mit einer Dielektrizitätskonstante von etwa 5 bis 7, vergleichbar mit ungefähr 4 für einen guten Tetraethylorthosilikat(TEOS)-Film, kann SACVD als eine gute Wahl im Hinblick darauf angesehen werden, dass sie bei niedriger Temperatur (430°C) konform ist. Darüber hinaus kann eine Ofen-Oxidation nicht verwendet werden, nachdem die Vorrichtungen ausgebildet wurden, aufgrund der hohen Temperatur, über 1000°C.
Es ist bekannt, dass koaxiale Leiter in den vorgenannten Situationen am besten arbeiten. Ein Vorteil einer koaxialen Struktur gegenüber anderen Arten von Übertragungsleitungen ist, dass in einem idealen Koaxialleiter das elektromagnetische Feld das Signal, welches nur in dem Raum zwischen den inneren und äußeren Leitern vorhanden ist, enthält. Dies ermöglicht es, dass Koaxialleiter neben leitenden Materialien ohne die Leistungsverluste, die in anderen Übertragungsleitungen vorkommen können, installiert werden können und bietet Schutz des Signals von externen elektromagnetischen Störungen.
Dementsprechend besteht ein Bedarf an einer Lösung in Form einer koaxialen TSV, so hergestellt, dass die zentralen Leiter mit einer äußeren Abschirmung beschaffen sind, die alle unter Verwendung herkömmlicher CMOS-Prozesse hergestellt wurden.
Zusammenfassung
In Übereinstimmung mit einem ersten Aspekt der vorliegenden Erfindung sind eine Struktur und ein Verfahren zur Herstellung einer TSV mit einem koaxialen oder triaxialen Kontaktloch in einem Silizium-Substrat beschrieben.
In einem anderen Aspekt der Erfindung weist die Struktur zwei oder mehr unabhängige elektrische Leiter auf, die in Bezug zueinander und zu dem Silizium-Substrat isoliert sind. Die beiden elektrischen Leiter werden auf unterschiedlichen Potentialen, und auf einem anderen Potential als das Silizium-Substrat gesetzt, so dass es möglich ist, die erfindungsgemäße Struktur als koaxiale TSV anzuwenden. Die beiden unabhängigen Leiter werden gleichzeitig ausgebildet, wie im Folgenden beschrieben wird. Mehrere Schichten mit verschiedenen Isolator-Materialien können als Isolator verwendet werden. Die Schichten können bezogen auf dielektrische Eigenschaften, Füll-Eigenschaften, Grenzflächenhaftung, CTE-Übereinstimmung und dergleichen ausgewählt werden. Die Struktur, wie hier beschrieben, überwindet Mängel in der äußeren Isolierschicht, die zu Leckstellen führen können.
In noch einem weiteren Aspekt der Erfindung sind drei unabhängige Leiter voneinander isoliert und das Substrat kann implementiert werden, um eine triaxiale TSV-Struktur zu bilden.
In noch einem weiteren Aspekt der Erfindung ist eine integrierte Schaltungs (IS) Silizium-Durchkontaktierungs (TSV) Struktur versehen mit einem Substrat mit wenigstens einer der besagten Silizium-Durchkontaktierungen (TSVs), und parallel isolierte leitfähige Leitungen, die sich über die Länge der Silizium-Durchkontaktierung erstrecken und sich von einer oberen Oberfläche des Substrats bis zu einer unteren Oberfläche erstrecken, wobei die leitfähigen Leitungen einen elektrischen Kontakt mit den Verbindungskabeln herstellen.
In noch einem weiteren Aspekt der Erfindung wird ein Verfahren bereitgestellt, um eine IS TSV auf einem Substrat zu bilden, welches umfasst: Ätzen mindestens eines ringförmigen Kontaktlochs innerhalb des besagten Substrats, um einen freigelegten zentralen Pfosten zurückzulassen; konformes Bilden einer dielektrischen Schicht, bedeckend a) einen Außenumfang auf einem Außenumfang der TSV Seitenwände, b) einen Innenumfang, der die Seitenwand des zentralen Pfostens bedeckt und c) einen dielektrischen Film abgeschieden im Wesentlichen auf einer oberen Oberfläche einer darunter liegenden aktiven Schicht; konformes Aufbringen einer Abdichtung und eines Keims zur Kupferplattierung und einer konformen plattierten Cu-Schicht, die einen inneren oder einen Signal-Leiter und einen äußeren Leiter oder Abschirmung bilden; konformes Aufbringen einer Sperrschicht, die den Kupfer-Innenleiter und den Außenleiter bedeckt; Füllen des verbliebenen Raums des Kontaktlochs mit Polyimid und aushärten dessen; und Planarisieren der oberen Oberfläche und der unteren Oberfläche, bis die besagten Kupferleiter voneinander getrennt sind.
Die leitfähigen Leitungen können mit aktiven Schichten verbunden sein, die mit Verbinndungskabeln oder passiven Schaltungen versehen sind, die auf dem Substrat ausgebildet sind, die so gebildeten koaxialen und triaxialen Strukturen werden angebracht, um Kabel, die mit unterschiedlichen Spannungen besetzt sind, miteinander zu verbinden. Die so gebildete Struktur bietet eine Lösung in Form einer koaxialen TSV, die so hergestellt wird, dass der zentrale Leiter und die äußere Abschirmung gleichzeitig ausgebildet werden, so dass eine signifikante Verringerung der Kapazität erreicht wird. Jeder Isolator kann verwendet werden, um den zentralen Bereich zu füllen, solange er ein annehmbares Niveau der Durchbruchspannung (VBD) hat, und des Leckstroms (J) bei Betriebsbedingungen.
Die mehreren Schichten können als Isolatoren verwendet werden, z. B. Material A, gefolgt von Material B und dergleichen, wobei die Schichten bezogen auf ihre dielektrischen Eigenschaften, Füll-Eigenschaften, Grenzflächenhaftung, CTE-Übereinstimmung und dergleichen ausgewählt werden. Der Isolator (z. B. lichtempfindlicher Polyimid Isolator, PSPI) kann von beiden Seiten des Wafers gefüllt werden, das rückseitige Füllen wird vorzugsweise nach einem rückseitigen Verdunnungsprozess durchgeführt.
Die vorliegende Erfindung überwindet Mängel in der äußeren Isolierschicht, die zu Leckstellen führen können.
Kurze Beschreibung der Zeichnungen
Die vorliegende Erfindung wird verstanden und vollständiger gewürdigt werden aus der folgenden detaillierten Beschreibung der Erfindung in Verbindung mit den beigefügten Zeichnungen, wobei:
1 ist eine Draufsicht des Standes der Technik von geätzten ringförmigen Kontaktlöchern;
2 und 3 stellen jeweils eine Draufsicht und eine perspektivische Ansicht eines ringförmigen Kontaktlochs, in ein Substrat geätzt, dar.
4 und 5 stellen jeweils eine Draufsicht und eine Querschnittsansicht eines ringförmigen Kontaktlochs nach der Abscheidung einer (HARP) dielektrischen Schicht dar.
6 zeigt eine Abdichtung und eine Keimabscheidung getoppt von einer konformen Kupferplatte, gemäß einer Ausführungsform der Erfindung;
7 veranschaulicht den nächsten Fertigungsschritt, welcher die ringförmige koaxiale TSV zeigt, welche eine reverse Abdichtung oder Barrieren-Ablagerung bestimmt, um die Kupferplatte zu schützen;
8 und 9 steilen den Schritt des Füllens des Einschnitts mit lichtempfindlichem Polyimid Isolator (PSPI) dar, gefolgt von Rückätzen des PSPI auf der oberen Oberfläche.
10 zeigt das Entfernen der Barriere/Abdichtung, wobei Kupfer und Abdichtung ein chemisch-mechanisches Polieren (CMP) verwenden.
11 ist eine Seitenansicht der koaxialen TSV, die eine rückseitige Verdünnung und Ätzen zeigt, um den Boden der Kontaktlöcher freizulegen.
12 zeigt die koaxiale Struktur nach dielektrischer rückseitiger Abscheidung und Strukturierung.
13 stellt die endgültige koaxiale Struktur nach rückseitigem CMP dar, gemäß der vorliegenden Erfindung.
14 und 15 zeigen jeweils eine Draufsicht und eine perspektivische Sicht einer triaxialen Struktur, gemäß einer anderen Ausführungsform der vorliegenden Erfindung.
Detaillierte Beschreibung der Erfindung
Die beigefügten Zeichnungen, welche hier einbezogen sind und die einen Teil der Beschreibung bilden, veranschaulichen die gegenwärtig bevorzugten Ausführungsformen der Erfindung, die, zusammen mit der oben gegebenen allgemeinen Beschreibung und der unten gegebenen detaillierten Beschreibung der bevorzugten Ausführungsformen, dazu dienen, die Prinzipien der Erfindung zu erklären.
Es versteht sich, dass zur Einfachheit und Klarheit der Darstellung, Elemente, die in den Zeichnungen dargestellt sind, nicht notwendigerweise maßstabsgetreu gezeichnet worden sind. Zum Beispiel können Dimensionen einiger Elemente relativ zu anderen Elementen der Klarheit wegen übertrieben sein.
2 zeigt eine Draufsicht von einem ringförmigen Kontaktloch 30 geätzt in Silizium-Substrat 40. Die aktiv ausgebildeten Schichten 45 sind in der Draufsicht der Klarheit wegen nicht gezeigt. Die Struktur ist mit einem zentralen Pfosten 40a beschaffen, der aus demselben Substrat-Material besteht, welches durch das Ätzen definiert ist. Die Breite des zentralen Pfostens ist in der Größenordnung von 5 μm.
3 ist eine Querschnittsansicht von 2, welche eine aktive Schicht 45 zeigt. In einer bevorzugten Ausführungsform werden das Substrat 40 und die zentralen Pfosten 40a vorzugsweise aus Silizium hergestellt unter Verwendung herkömmlicher Lithografie für Damaszener Strukturen. Schicht(en) 45 stellt (stellen) aktive Schichten dar, die unter anderem Verdrahtungsebenen einer Halbleiter-IS oder einer passiven Schaltung, die auf dem Substrat 40 ausgebildet werden, umfasst. Zum gegenwärtigen Zeitpunkt verkürzt die aktive Schicht die obere Oberfläche des ringförmigen Kontaktlochs 30.
4 und 5 sind jeweils Draufsichten und Querschnittsansichten des ringförmigen Kontaktlochs 30 nach dem Aufbringen des elektrisch isolierenden Materials auf allen freiliegenden Oberflächen, wie z. B. TEOS (Tetraethylorthosilikat) oder HARP (High Aspect Ratio-Prozess) auf die Isolator Außenwand 70b, die Isolator Innenwand 70a, und die obere Oberfläche des Isolators. Der Zweck dieser Schicht ist es, das Substrat von jedem leitfähigen Material elektrisch zu isolieren, und wird verwendet, um das Kontaktloch zu füllen und die Migration von leitfähigem Material in das Substrat zu verringern.
Die Isolator Außenwand 70 ist vorzugsweise als eine dielektrischen Schicht, die die Seitenwände des Außenumfangs 70 des Kontaktlochs bedeckt, ausgebildet. Die Isolator Innenwand 70a ist vorzugsweise aus einer dielektrischen Schicht, die den zentralen Pfosten 40 des Kontaktlochs bedeckt, hergestellt. Die Isolator Innenwand 70a ist eine dielektrische Schicht, die im Wesentlichen auf der oberen Fläche der darunter liegenden aktiv gebildeten Schicht(en) 45 aufgebracht ist. Jeder Isolator kann verwendet werden, um den zentralen Bereich zu füllen, solange er ein annehmbares Niveau der Durchbruchspannung (VBD) hat, und des Leckstroms (J) bei Betriebsbedingungen. Ein bevorzugter Isolator wie beispielsweise PSPI (lichtempfindlicher Polyimid Isolator) kann von beiden Seiten des Wafers gefüllt werden. Allerdings wird das rückseitige Füllen vorzugsweise durchgeführt nachdem ein rückseitiger Verdünnungsprozess vollständig ausgeführt wurde.
Bezugnehmend auf 6 ist eine Abdichtung und konforme Keimabscheidung, erforderlich für Cu-Plattierung und konform plattierte Cu-Schicht, gezeigt, vorzugsweise für eine gezeigte Dicke von 2 μm. Der Leiter 50 stellt dar, was der innere oder der Signal-Leiter wird. Ebenso wird Element 60 der Außenleiter oder die Abschirmung. Element 55 stellt eine leitfähige Schicht, vorzugsweise aus Kupfer, dar und wird als Cu-Deckschicht, die anschließend in einem späteren Verfahrensschritt entfernt wird, bezeichnet. Es sei darauf hingewiesen, dass die Innen- und Außenwände bisher immer noch miteinander verbunden bleiben.
7 zeigt den nächsten Schritt in dem Prozess, bei dem Schutz- oder Sperrschichten 95 abgeschieden werden, und das wird vorzugsweise mit Ta/TaN oder TaN durchgeführt, welches konform abgeschieden wird, um den Kupfer-Innensignalleiter 50, die Cu-Deckschicht 55 (6) und den Außenleiter zu bedecken, damit soll das Cu vor zukünftigen Verfahrensabläufen geschützt werden.
8 zeigt die Verfahrensschritte des Füllens des verbleibenden Kontaktloch-Raums mit Polyimid oder anderem nicht-leitenden Füllstoff, gefolgt durch dessen Aushärten. Dieser Schritt wird von nun an als PSPI-Füllung bezeichnet.
9 zeigt das jetzt total gefüllte Kontaktloch gefolgt von der Entfernung des überschüssigen Polyimids von der oberen Oberfläche, wobei das Polyimid in dem Kontaktloch zurückbleibt. Dies kann mit einem Sauerstoffplasma, üblicherweise als Asche-Verfahren bekannt, erreicht werden.
10 zeigt die Struktur nach der Durchführung eines chemisch-mechanischen Polierens (CMP) der oberen Oberfläche der Struktur, um die Cu-Deckschicht 55 einschließlich dem oberen Abschnitt des Barriere/Abdichtungsmaterials 95 zu entfernen, und gleichzeitig die gesamte(n) Struktur(en) im Wesentlichen eben zu machen. Während die oberen Oberflächen der TSVs nun voneinander getrennt sind, sind die TSVs weiterhin an den jeweiligen Böden der TSVs miteinander verbunden.
11 stellt den ersten Prozess, durchgeführt auf der Rückseite 200 des Substrats, dar, gegenüber der aktiven Seite. Dieser Prozess kann durch ein erstes Füllen des Substrats (oder Wafers) erreicht werden. In einer Ausführungsform der Erfindung wird die Rückseite 200 des Substrats im Wesentlichen unter Verwendung einer Kombination von mechanischer Zerkleinerung, chemischem Ätzen und Trocken-Ätzen verdünnt, um den unteren Abschnitt der Kontaktlöcher, die den zentralen Pfosten 40a, das innere Dielektrikum 70a, den inneren Leiter 50, die mittlere dielektrische Füllung 80, den Außenleiter 60 und den Außenwand Isolator 70 umfassen, freizulegen. An dieser Stelle ist zu beachten, dass die inneren und äußeren Leiter miteinander verbunden bleiben.
12 zeigt die Hinzufügung einer konformen dielektrischen Schicht 250-Abscheidung auf der Rückseite des Substrats. Eine dielektrische Diffusionsbarriere wird vorzugsweise verwendet, um Kupferkontamination des Siliziums zu vermeiden.
13 zeigt die Struktur nach CMP, durchgeführt auf der Rückseite des Substrats 40, um alle vorstehenden Abschnitte der Kontaktlöcher zu entfernen, so dass die dielektrischen 250- und Kontaktlöcher-Strukturen im Wesentlichen eben zurückgelassen werden. Ferner beseitigt es auch den unteren Abschnitt der leitfähigen Materialien in den Kontaktlöchern, so dass der innere Leiter 50 nun elektrisch von dem äußeren Leiter 60 isoliert ist, Der Schritt des Füllens des Einschnitts mit PSPI gefolgt von Planarisierung kann durch Freilegung erfolgen, indem eine gleiche ringförmige Maske verwendet wird. Die anfängliche Photolithografie kann vorteilhafterweise einen Positiv-Fotolack verwenden. Die Belichtungs- und Entwicklungs-Schritte, die folgen, bilden das TSV-Bild in dem Fotolack. PSPI ist typischerweise ein negativer Fotolack (und muss es in diesem Fall sein). Da die gleiche Maske mit gegenüberliegendem Tönungs-Fotolack verwendet wird, werden die Merkmale negativ in Bezug zueinander. Daher wird unter Verwendung der gleichen Maske mit PSPI eine Säule aus PSPI über den TSVs gebildet, und gefolgt von RIE, um die Spitze des PSPI abzutragen, während PSPI innerhalb des Einschnitts zurückbleibt. In einem alternativen Ansatz, wenn das Cu geschützt worden ist, kann man das nicht-lichtempfindliche Polyimid, d. h, ein Polyimid, welches unter Verwendung eines Fotolacks strukturiert ist (d. h., weil es eine nicht-lichtempfindliche Oberfläche ist), ätzen und es folgt eine CMP Planarisierung.
Mit der abgeschlossenen rückseitigen Verdünnung ist eine dielektrische Schicht abgeschieden (12, 250) und poliert (13) worden, wodurch die Bildung einer koaxialen TSV vervollständigt ist.
Die endgültige Struktur der koaxialen TSV endet mit seinen beiden Enden unabhängig voneinander, die mit einer Spannung und Masse betrieben werden jeweils mit den inneren und äußeren Enden der Koaxialen befestigt. Die beschriebene Konstruktion der koaxialen stellt sicher, dass die inneren und äußeren leitenden Wände der Koaxialen ein Erzeugen jedes Übersprechrauschens vermeiden.
14 und 15 zeigen jeweils eine planare und eine Querschnittsansicht einer weiteren Ausführungsform der Erfindung, nämlich ein triaxiales Kontaktloch, das unter Verwendung des gleichen Ablaufs gebildet wird, wie zuvor für das koaxial Kontaktloch beschrieben wurde. Die Struktur ist umgewandelt in ein einzelnes koaxiales Kontaktloch durch Ätzen eines innenliegenden Lochs in welches der zentrale Pfosten (5, 40a) zur gleichen Zeit wie der ringförmige geätzt wird. Dies führt zu einem drei-Leiter-Kontaktloch mit 50a als inneren oder Signal-Leiter, 52 als dem mittleren oder inneren Abschirmleiter und 60a als äußerem Abschirmleiter, die alle elektrisch voneinander unabhängig sind.
Wie zuvor dargestellt, ist der Ablauf genau der gleiche wie für die oben genannte koaxiale Struktur. Der Hauptunterschied liegt in einem Muster, das zu Beginn des Prozesses geätzt wird. Mustern der Struktur bei dem ersten Lithografie Schritt mit einer dritten Aushöhlung ermöglicht das Bilden eines dritten Leiters in dem Substrat. Es ist erwähnenswert, dass additive konzentrische Ringe mit einem vierten und einem fünften Leiter hinzugefügt werden können. Die Zahl der zusätzlichen Leiter-Ringe, die hinzugefügt werden, sind durch den verfügbaren Platz auf dem Substrat begrenzt.
Die so definierte Struktur kann unter Verwendung von Techniken und Materialien, die mit CMOS-Technologie kompatibel sind, hergestellt werden.
In einer Ausführungsform der Erfindung, wird ein gewünschtes Fotolack-Muster erstmals unter Verwendung von Lithografie angelegt. Darauf folgt Ätzen, z. B. reaktives Ionenätzen (RIE), um das Silizium von ungeschützten Bereichen zu entfernen, wodurch die äußerste Wand der koaxialen Strukturen ausgebildet wird und die innere Wand des Rings definiert wird.
Zur Veranschaulichung könnte der äußere Durchmesser im Bereich von 10 bis 50 μm liegen, während der innere 5 bis 25 µm sein würde. Diesem folgt eine konforme Isolatorabscheidung im Bereich von 0,20 bis 2,00 µm Dicke. Im nächsten Schritt wird eine Sperrschicht abgeschieden, welche typischerweise TaN/Ta mit einer Dicke im Bereich von 50 bis 500 A umfasst. Diesem folgt eine Keimabscheidung, vorzugsweise durch Cu im Bereich von 0,01 bis 1 µm. Der Wafer wird dann in ein Cu-Galvanisierbad befördert, um plattiertes Cu abzuscheiden, welches die Wände bedeckt, aber nicht den ringförmigen Bereich vollständig füllt. Typischerweise wird das Beschichtungsverfahren beendet, wenn die ungefüllten ringförmigen Bereiche innerhalb von 1 bis 5 µm liegen. Diesem folgt das Abscheiden einer zweiten Sperrschicht, z. B. Ta/TaN mit Dicken im Bereich von 50 bis 500 A.
Der nächste Schritt besteht aus dem Abscheiden eines Polymers, z. B. eines Polyimids oder eines lichtempfindlichen Polyimids, wie fluoriertes Polyimid, Polyorganohydrosilan, Polyphenylene, Polysiloxane, Copolymere von Divinylsiloxan und Bisbenzocyclobuten, Polybenzil, Polyarylether und Polytetrafluorethylen. Das Polyimid wird vorzugsweise nach Herstellerangaben ausgehärtet. Das Polymer wird dann von der obersten Oberfläche entfernt, vorzugsweise unter Verwendung eines Plasma Asche-Prozess oder Ähnliches. Dies legt die Barriere 2/Cu/Barriere 1 frei, die anschließend von der obersten Oberfläche des Wafers entfernt werden, durch eine Polierung oder CMP-Polierung oder andere ähnliche Verfahren.
Der Wafer wird dann an der Rückseite ausgedünnt, um den Boden der TSVs freizulegen, sodass sie von der Rückseite vorstehen. Die Größe des Vorstehenden sollte gleich oder größer als die Dicke der beiden Sperrschichten sein, zum Kupfer hinzugefügt, und zu der isolierenden Schicht des Kontaktlochs hinzugefügt. Der nächste Schritt ist, einen Isolator oder Isolatoren abzuscheiden, z. B. Nitrid/Oxid/Nitrid. Es folgt ein Polierungs- oder chemisch-mechanischer Polierungs-(CMP)-Schritt, der das Nitrid/Oxid/ Nitrid entfernt, und die Unterseite des TSV, so dass die inneren und äußeren Leiter jetzt elektrisch getrennt sind.
Bei der koaxialen Offenbarung gilt die Isolierung, wie oben erwähnt, nur für die äußere Abschirmung. Die Isolierung des Innenleiters wird nun durch die Schicht (PSPI), die sich zwischen dem Innenleiter und dem Außenleiter befindet, definiert. Diese Schicht kann dicker sein, d. h. 2 µm oder mehr und hat eine bessere dielektrische Konstante, z. B. 3,3 = k, für HD-4004 hergestellt von DuPont.
Darüber hinaus ist es vorteilhaft, ein Material mit unterem k-Wert für die isolierende Schicht, die die Leiter trennt, zu verwenden, da dies dabei hilft, die Kapazität zu vermindern, und dadurch können die Signale schneller durch die TSV hindurchdringen.
Obwohl die vorliegende Erfindung insbesondere in Verbindung mit einem einfachen Ausführungsbeispiel beschrieben wurde, ist es zu verstehen, dass für einen Fachmann auf dem Gebiet, die vorangehenden und andere Änderungen in Form und Detail möglich sind, ohne von dem Geist und Umfang der Erfindung abzuweichen.
Gewerbliche Anwendbarkeit
Die vorliegende Erfindung findet industrielle Anwendbarkeit bei der Konstruktion und der Herstellung von Schaltungen koaxialer oder triaxiale Silizium-Durchkontaktierungen (TSV) aufgenommen in einem IS-Chip, der Anwendung in einer Vielzahl von elektronischen und elektrischen Anwendungen findet.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 6410431 [0005]

Claims

Eine integrierte Schaltungs (IS) Silizium-Durchkontaktierungs (TSV) Struktur umfassend: ein Substrat 40 versehen mit wenigstens einer der besagten Silizium-Durchkontaktierungen (TSVs), und parallel isolierte leitfähige Leitungen 50, die sich über die Länge der Silizium-Durchkontaktierung erstrecken und sich von einer oberen Oberfläche 70b des besagten Substrats bis zu einer unteren Oberfläche 200 erstrecken, wobei die leitfähigen Leitungen 50 voneinander und von dem besagten Substrat 40 isoliert sind, wobei die besagten leitfähigen Leitungen 50 jeweils einen elektrischen Kontakt mit den Verbindungskabeln herstellen.
IS-Struktur nach Anspruch 1, die ferner einen zentralen Pfosten 40a des gleichen Materials wie besagtes Substrat 40 umfasst.
IS-Struktur nach Anspruch 1, wobei die leitfähigen Leitungen mit aktiven Schichten 45 verbunden sind, die mit Verbindungskabeln oder passiven Schaltungen versehen sind, die auf besagtem Substrat ausgebildet sind.
IS-Struktur nach Anspruch 1, wobei besagte leitfähige Leitungen jeweils mit einer Spannungsebene oder mit einer Masse verbunden sind.
IS-Struktur nach Anspruch 2, wobei besagte TSV ein ringförmiges Kontaktloch 30 mit einer inneren und einer äußeren Wand ist, welche mit isolierendem Material gefüllt ist, abgeschieden auf freiliegenden Oberflächen.
IC-Struktur nach Anspruch 5, wobei besagte Isolator Außenwand eine dielektrische Schicht ist, die die Seitenwände des besagten TSV-Außenumfangs abdeckt, und wobei die Isolator Innenwand eine dielektrische Schicht ist, die die besagten zentralen Pfosten des besagten Kontaktlochs abdeckt.
IS nach Anspruch 5, wobei besagtes isolierendes Material besagtes Substrat von den besagten leitfähigen Leitung elektrisch isoliert.
IS nach Anspruch 6, wobei besagtes isolierendes Material ein lichtempfindlicher Polyimid Isolator (PSPI) ist.
IS nach Anspruch 8, wobei besagter PSPI aus einer Gruppe, welche Polyimid, Benzocyclobuten oder fluoriertes Polyimid, Polyorganohydrosilan, Polyphenylene, Polysiloxane, Copolymere von Divinylsiloxan und Bisbenzocyclobuten, Polybenzil, Polyarylether und Polytetrafluorethylen, und lichtempfindliche Polymere umfasst, ausgewählt wird.
IS nach Anspruch 1, wobei besagter zentraler Pfosten mit Polyimid gefüllt ist.
IS-Struktur nach Anspruch 1, wobei besagte oberseitige und rückseitige Oberfläche der TSV planarisiert sind, um eine Verbindung zwischen besagten leitfähigen Leitungen abzutrennen.
IS-Struktur nach Anspruch 11, wobei zwei der besagten abgetrennten leitfähigen Leitungen jeweils mit einer Spannungsebene oder mit einer Masse verbunden sind und mit dem zentralen Pfosten verkoppelt sind, um eine koaxiale TSV zu bilden.
IS-Struktur nach Anspruch 1, wobei drei der besagten leitfähigen Leitungen jeweils mit Spannungsebenen oder mit einer Masse verbunden sind und mit zwei zentralen Pfosten verkoppelt sind, um eine triaxiale TSV zu bilden.
Verfahren um eine IS TSV auf einem Substrat 40 zu bilden, welches umfasst: i) Ätzen mindestens eines ringförmigen Kontaktlochs 30 innerhalb des besagten Substrats, um einen freigelegten zentralen Pfosten 40a zurückzulassen; ii) konformes Bilden einer dielektrischen Schicht, bedeckend a) einen Außenumfang 70 auf einem Außenumfang der TSV Seitenwände, b) einen Innenumfang 70a, der die Seitenwand des zentralen Pfostens 40a bedeckt und c) einen dielektrischen Film 70b abgeschieden im Wesentlichen auf einer oberen Oberfläche einer darunter liegenden aktiven Schicht 45; iii) konformes Aufbringen einer Abdichtung 95 und eines Keims zur Kupferplattierung und einer konformen plattierten Cu-Schicht, die einen inneren oder einen Signal-Leiter 50 bilden und einen äußeren Leiter oder Abschirmung 60, wobei die besagte Sperrschicht den Kupfer-Innenleiter und den Außenleiter bedeckt; iv) Füllen des verbliebenen Raums des Kontaktlochs mit Polyimid und Aushärten dessen, und v) Planarisieren der oberen Oberfläche 70b und der unteren Oberfläche 250, bis die besagten Kupferleiter voneinander getrennt sind.
Verfahren nach Anspruch 14, wobei der besagte Schritt der Abscheidung der besagten Sperrschicht mit einem Material aus Ta/TaN oder TaN durchgeführt wird, das den besagten Kupfer-Innenleiter oder Signal-Leiter und den besagten äußeren oder Cu Abschirmungs-Leiter abdeckt.
Verfahren nach Anspruch 14, wobei besagtes Füllen des besagten verbliebenen Raums des Kontaktlochs mit einer PSPI-Füllung durchgeführt wird.
Verfahren nach Anspruch 16, wobei besagter Schritt des Füllens des besagten Kontaktlochs gefolgt wird durch das Entfernen des überschüssigen Polyimids von der oberen Oberfläche unter Zurücklassung das Polyimids innerhalb des Kontaktlochs.
Verfahren nach Anspruch 17, wobei besagtes Entfernen des besagten überschüssigen Polyimids gefolgt wird durch einen Asche-Prozess.
Verfahren nach Anspruch 14, wobei das Planarisieren der besagten vorderen und hinteren Oberfläche des besagten Substrats besagte obere Flächen der TSVs voneinander getrennt zurücklässt, wobei beim Zurücklassen die besagten TSVs miteinander an den jeweiligen Böden der TSVs verbunden bleiben.
Verfahren nach Anspruch 19, wobei nach dem Schritt des Planarisierens der besagten Rückseite des besagten Substrats alle vorstehenden Abschnitte der besagten Kontaktlöcher entfernt werden, und ferner ein unterer Abschnitt der besagten leitenden Materialien in besagten Kontaktlöchern entfernt wird, um den inneren Leiter elektrisch von dem äußeren Leiter isoliert zurückzulassen.