CN102254896B - 电子器件及其制造方法 - Google Patents

电子器件及其制造方法 Download PDF

Info

Publication number
CN102254896B
CN102254896B CN201110132426.9A CN201110132426A CN102254896B CN 102254896 B CN102254896 B CN 102254896B CN 201110132426 A CN201110132426 A CN 201110132426A CN 102254896 B CN102254896 B CN 102254896B
Authority
CN
China
Prior art keywords
mentioned
insulant
electronic device
vertical hole
packed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110132426.9A
Other languages
English (en)
Other versions
CN102254896A (zh
Inventor
关根重信
关根由莉奈
桑名良治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NAPULA CORP
Napra Co Ltd
Original Assignee
NAPULA CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NAPULA CORP filed Critical NAPULA CORP
Publication of CN102254896A publication Critical patent/CN102254896A/zh
Application granted granted Critical
Publication of CN102254896B publication Critical patent/CN102254896B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Abstract

提供一种电子器件及其制造方法，具有高性能及高功能、良好的高频特性、对降低成本有效的绝缘结构。半导体基板1具有在其厚度方向上延伸的纵孔30。绝缘物填充层3是通过向纵孔30内进行填充以覆盖其内周面而成的环状层。纵导体2由填充到被绝缘物填充层3所包围的区域20内的凝固金属体而成。绝缘填充层3是具有有机绝缘物或以玻璃为主成分的无机绝缘物、和具有纳米复合材料结构的陶瓷的层。纳米复合材料结构的陶瓷的常温电阻率超过1014Ω·cm，相对介电常数在4～9的范围内。

Description

电子器件及其制造方法
技术领域
本发明涉及电子器件及其制造方法。
背景技术
近年来，提出了在硅基板等半导体基板上设置多个贯通电极的TSV(Through-Silicon-Via，硅通孔)技术。采用TSV技术，能够将大量的功能集中到较小的占有面积中，并且，能够大大缩短元件彼此的重要电气路径，因此，带来处理的高速化。
应用TSV技术的情况下，必须使贯通电极与硅基板电绝缘。作为电绝缘的方式，日本特开2008-251964号公报中公开了以下技术，即：设置贯通硅基板的环状分离槽以使得隔开间隔地包围贯通硅基板的贯通电极，在分离槽的底面及侧面上直接形成硅膜，然后在硅膜上形成绝缘膜以填埋残留在分离槽内的间隙，并对与分离槽的内周侧面及外周侧面分别相接的硅膜的表面进行热氧化，而形成硅热氧化膜。
但是，在以隔开间隔地包围贯通硅基板的贯通电极的方式来设置环状的绝缘分离槽的结构中，由于不得不导致贯通电极间的距离增大，因此，对贯通电极的高密度分布、电子器件的更进一步的高性能化高功能化产生限制。
并且，有必要进行：在分离槽的底面及侧面上直接形成硅膜的工序、在硅膜形成后在硅膜上形成绝缘膜以填埋残留在分离槽内的间隙的工序、以及对硅膜的表面进行热氧化的工序，从而不得不导致工序复杂且冗长。在通过TSV技术替换以往的平面配置技术时，在工业的批量生产上受到重视的是成本和性能，在上述现有技术中，不能充分适应这一需求。
并且，在上述现有技术中，由于欲将分离槽通过膜来填满，因此，不得不使分离槽的槽宽度为例如2μm左右的极小的值，若考虑晶片的通常厚度，则分离槽的纵横(aspect)比变为100～200。因此，对分离槽的硅膜形成工序变得困难。
在需要应用TSV技术的电子器件中，从处理及传送速度的高速化等观点来看，由于高频化，因此需要极力抑制通过贯通电极的高频电流的泄漏，即，需要改善高频特性。
TSV技术能够广泛应用于传感器模块、光电模块、单极晶体管、MOSFET、CMOS FET、存储器单元、或者它们的集成电路部件(IC)、或各种规模的LSI、发光二极管、太阳能电池等以半导体基板为功能要素的电子器件，但无论在何种情况下都存在上述问题。另外，作为相关现有技术文献，有日本特开2000-311982号公报、日本特开2004-095849号公报、日本特开2009-277927号公报、日本特开2006-024653号公报、日本特开2006-049557号公报、日本特开平10-215044号公报、日本特开2008-47895号公报。
发明内容
本发明的课题在于，提供一种高性能及高功能、且高频特性优良的电子器件及其制造方法。
本发明的另一课题在于，提供一种有效降低成本的具有绝缘结构的电子器件及其制造方法。
为解决上述课题，本发明的电子器件，包含半导体基板、绝缘物填充层和纵导体。上述半导体基板具有在其厚度方向上延伸的纵孔。上述绝缘物填充层是向上述纵孔内进行填充以覆盖该纵孔内周面而形成的环状层，具有：有机绝缘物或以玻璃为主成分的无机绝缘物；和纳米复合材料结构的陶瓷。上述纳米复合材料结构的陶瓷的常温电阻率超过1014Ω·cm，相对介电常数在4～9的范围内。上述纵导体由填充到被上述绝缘物填充层所包围的区域内的凝固金属体而成。
如上所述，在本发明的电子器件中，半导体基板具有在其厚度方向上延伸的纵孔，绝缘物填充层是向纵孔内进行填充以覆盖其内周面而成的环状层，纵导体被填充到绝缘物填充层所包围的区域内，因此，贯通电极等所代表的纵导体通过环状的绝缘物填充层而与邻接的其他纵导体电绝缘。
并且，通过将以玻璃为主成分的无机绝缘物、或有机绝缘物填充到纵孔内而形成绝缘物填充层，通过向由绝缘物填充层所包围的区域内填充的导体而形成纵导体，因此，与设置环状绝缘分离槽以隔开间隔地包围贯通电极的以往结构不同，纵导体及绝缘物填充层被集中到纵孔的内部。因此，纵导体及绝缘物填充层的占有面积变小，邻接的纵导体间间距距离缩小。结果，纵导体的分布密度提高，从而能够实现高性能及高功能的电子器件。
绝缘物填充层通过向纵孔内进行填充而成，纵导体由填充到被绝缘物填充层所包围的区域内的导体而成，两者都能够通过向纵孔的内部进行填充这样的简单且低价的工序来实现。所谓“填充”，是指“塞入使充满”，与溅射等成膜方法不同。
绝缘物填充层具有有机绝缘物或以玻璃为主成分的无机绝缘物的某一种。作为这些绝缘物，已公知了相对介电常数及电阻率不同的多种材料，所以通过材料的选择来调整相对介电常数及电阻率，由此，能够降低高频区域中的信号泄漏，提高信号传输特性。
此外，有机绝缘物容易膏化。作为无机绝缘物也公知有液状玻璃，即膏状的玻璃。因此，通过将这些膏材料向纵孔内进行填充这样的简单且低价的工序，能够实现低成本的电子器件。
作为上述绝缘物填充层的成分，具有有机绝缘物或以玻璃为主成分的无机绝缘物，并且具有纳米复合材料结构的陶瓷。纳米复合材料结构的陶瓷的常温电阻率超过1014Ω·cm，相对介电常数在4～9的范围。由此，调整绝缘物填充层整体的相对介电常数及电阻率，能够降低高频区域中的信号泄漏，提高信号传输特性。
本发明的电子器件还可以含有电磁屏蔽层。电磁屏蔽层埋设于绝缘物填充层，并包围纵导体的周围。根据上述电磁屏蔽层，在设有由半导体电路等有源元件、天线等无源元件构成的电路元件的半导体基板中，能够避免因流过纵导体(贯通电极)的高频电流而产生的电磁场所导致的电路元件的特性变动。
本发明的电子器件既可以采取作为中介件的形式，也可以采取具有半导体元件的半导体晶片或半导体装置的形式。这样的电子器件的典型是三维系统级封装(3D-SiP)。除此之外，也可以是发光二极管、太阳能电池或采用其的装置等。
另外，作为现有技术文献所列举的日本特开2000-311982号公报、日本特开2004-095849号公报、日本特开2009-277927号公报、日本特开2006-024653号公报、日本特开2006-049557号公报、日本特开平10-215044号公报、日本特开2008-47895号公报的任一个，都因以下几点而与本发明不同。首先，日本特开2000-311982号公报的导电层是通过向第二贯通孔内填充流动性的导电性树脂等而形成的，而不是凝固金属体。因此，在凝固金属体的情况下，没有不得不考虑的耐热性问题。并且，该公报中也没有记载能够得到以下启示的内容，即中间绝缘层为在以玻璃为主成分的无机绝缘膜、或有机绝缘膜中含有用于改善高频特性的纳米复合材料结构陶瓷的形态。
接着，日本特开2004-095849号公报中，第一硅氧化膜是通过对硅基板进行热氧化而得到的。日本特开2009-277927号公报中，采用半导体基板的情况下，在其两面及在贯通电极与基板之间的界面处设置绝缘膜。作为绝缘膜仅记载了SiO2或Al2O3等膜。
日本特开2006-024653号公报中，与纵导体对应的导电层(第2导电层)是镀层，绝缘膜是硅氧化膜。日本特开2006-049557号公报的第1导电体是通过电解镀工序形成的，作为第1及第2绝缘材料仅例示了SiO2。
日本特开平10-215044号公报中，金属化(metallizing)配线导体是例如由钨、钼、铜、银等金属烧结体构成的，而不是凝固金属体。在筒状金属化导体的内侧配设的陶瓷填充材料，是由例如氧化铝烧结体、·氮化铝烧结体、莫来石烧结体、碳化硅烧结体、玻璃陶瓷烧结体等的陶瓷材料构成的。日本特开2008-47895号公报中，虽记载了保护层，但该保护层是由氧化硅(SiO2)构成的。
如上所述，日本特开2000-311982号公报、日本特开2004-095849号公报、日本特开2009-277927号公报、日本特开2006-024653号公报、日本特开2006-049557号公报、日本特开平10-215044号公报、日本特开2008-47895号公报的任意一个中，关于具有以玻璃为主成分的无机绝缘膜、或有机绝缘膜和用于改善高频特性的纳米复合材料结构陶瓷这一点，都没有记载。
参照附图来更详细地说明本发明的其他目的、结构及优点。但是，附图只不过是例示。
附图说明
图1是表示本发明的电子器件的一部分的俯视图。
图2是图1的II-II线剖视图。
图3是表示本发明的电子器件的其他实施方式中的一部分的剖视图。
图4是表示采用本发明的基板的电子器件的例子的剖视图。
图5是表示采用本发明的基板的电子器件的其他例的剖视图。
图6是表示本发明的电子器件的制造方法的图。
图7是表示本发明的电子器件的其他制造方法的图。
图8是表示图7所示的工序之后的工序的图。
具体实施方式
参照图1及图2，作为本发明的电子器件的一例而图示了中介件(interposer)。该中介件包含半导体基板1、纵导体2和绝缘物填充层3。半导体基板1是例如厚度为T1的硅基板，具有晶片、或从晶片切割出的芯片的形态。虽然不限定厚度T1，但为50～700μm左右。
半导体基板1具有在其厚度方向上延伸的纵孔30。实施方式所示的纵孔30具有内径D1，在厚度方向上贯通半导体基板1，从假定为基板面的XY平面来看，在X方向及Y方向上具有规定的配置间距Dx、Dy，例如，以矩阵状排列配置。然而配置间距Dx、Dy不必为固定大小，其孔形也能够采用圆形、方形等任意的形状。
绝缘物填充层3是在纵孔30的内部填充了无机绝缘物或有机绝缘物的环状的层。由此，在绝缘物填充层3的内侧产生筒状的区域20。纵导体2被填充到通过绝缘物填充层3包围的该筒状的区域20的内部。实施方式所示的纵导体2是贯通半导体基板1的贯通电极。若作为一例而表示纵导体2的规格(dimension)，则配置间距Dx、Dy为4～100μm的范围，最大部分的直径D2为0.5～25μm的范围。
如上所述，半导体基板1具有在其厚度方向上延伸的纵孔30，绝缘物填充层3是覆盖纵孔30的内周面的环状的层，纵导体2被填充到通过绝缘物填充层3所包围的区域20的内部，因此，以贯通电极等代表的纵导体2通过环状的绝缘物填充层3而与邻接的其他纵导体2电绝缘。
但是，绝缘物填充层3是通过将绝缘物填充到纵孔内而形成的，并且纵导体2是由被填充到通过绝缘物填充层3所包围的区域20内的导体形成，因此，与隔开间隔地包围贯通电极地设置环状的绝缘分离槽这一以往结构不同，纵导体2及绝缘物填充层3被集中到纵孔30的内部。因此，纵导体2及绝缘物填充层3的占有面积变小，邻接的纵导体间的间距距离缩小。结果，纵导体2的分布密度提高，能够实现高性能及高功能的电子器件。
并且，能够从无机绝缘物或有机绝缘物中选择相对介电常数低、电阻率高的材料来用作绝缘物填充层3。因此，通过材料选择来调整绝缘物填充层3整体的相对介电常数及电阻率，由此，能够降低高频区域中的信号泄漏，提高信号传输特性。
绝缘物填充层3能够通过向纵孔30的内部填充有机绝缘物的膏、或液状玻璃即玻璃膏并加压使其硬化而形成。因此，绝缘物填充层3能够通过向纵孔30的内部填充膏材料并使其硬化这样的简单且低价的工序来形成。
并且，由于绝缘物填充层3是填充层，所以与需要成膜工序的以往技术不同，没有必须使纵孔30的槽宽度减小的理由。因此，绝缘物填充层3的形成工序实现容易化。
作为构成绝缘物填充层3的有机绝缘物，能够列举出环氧树脂、聚酰亚胺树脂、酚醛树脂、液晶聚合物、紫外线硬化型树脂等。
作为构成绝缘物填充层3的无机绝缘物，以玻璃为主成分是其典型例。作为玻璃材料，可以采用多种材料。作为一例，能够例示出包含SiO2、PbO、B2O3、ZnO、MgO、Al2O3、Na2CO3、CaCO3、Na2O、CaO、K2O的至少一种的玻璃材料。从这些玻璃材料中，选择相对介电常数低、电阻率高的材料来使用。由此，调整绝缘物填充层3整体的相对介电常数及电阻率，从而能够降低高频区域中的信号泄漏，提高信号传输特性。
绝缘物填充层3含有玻璃成分，并且含有纳米复合材料结构的陶瓷。纳米复合材料结构的陶瓷是用于改善高频特性的材料，通过选择其相对介电常数及电阻率，来调整绝缘物填充层3整体的相对介电常数及电阻率，能够降低GHz的高频区域中的信号泄漏，提高信号传输特性。作为这样的陶瓷材料，能够列举出常温电阻率超过1014Ω·cm，相对介电常数在4～9的范围内的氧化铝(Al2O3)、莫来石(mullite)(3Al2O3·2SiO2)、堇青石(cordierite)(2MgO·2Al2O3·5SiO2)、块滑石(steatite)(MgO·SiO2)、镁橄榄石(forsterite)(2MgO·SiO2)、氮化硅(Si3N4)或氮化铝(AlN)等。
纵导体2能够通过应用镀法、熔融金属填充法或导电膏填充法等公知技术来形成。组成纵导体2的材料根据形成方法而不同。在镀法的情况下，主要采用Cu镀膜，在熔融金属填充法的情况下，能够采用包含从Ag、Cu、Au、Pt、Pd、Ir、Al、Ni、Sn、In、Bi、Zn的组中所选择的至少1种金属元素的金属成分。
上述金属成分及由其而得的纵导体2也优选具有纳米复合材料结构。
采用上述具有纳米复合材料结构的金属成分的优点是，在纳米复合材料结构中，具备促进等轴化的功能，所以纵导体2中产生的应力减小。
另外，所谓纳米复合材料结构，是指使纳米粒子分散到多个元素的一个的晶粒内(粒内纳米复合材料结晶结构)、或使纳米粒子分散到晶界(粒界纳米复合材料结晶结构)而成的结构。单元素的情况下，是指存在结晶组织与非结晶组织的结构，结晶率越高则纳米复合材料结构越显著。
本发明的电子器件除了作为图1～图2所示的中介件的形态之外，还可以是在半导体基板1的内部具有电路元件5的形态。图3示出其一例。图中，对与图1～图2所出现的构成部分相当的部分附加同一参照符号而省略重复说明。
参照图3，在设有有源元件或无源元件等电路元件5的半导体基板1中，从绝缘物填充层3的层厚方向观察，在其中间部埋设有电磁屏蔽层4。该电磁屏蔽层4包围纵导体2的周围，呈环状。由于从绝缘物填充层3的层厚方向观察，电磁屏蔽层4设于其中间部，因此绝缘物填充层3被分为外侧绝缘层31和内侧绝缘层32。
一般来讲，电磁屏蔽被作为如下现象来说明，即：电磁波通过导电性的材料时，由于其在表面的反射与在内部的吸收而给电磁波带来衰减的现象。作为用于电磁屏蔽层4的材料，可以采用通常作为此种材料而被公知的金属材料。
根据上述电磁屏蔽层4，在设有由半导体电路等有源元件、天线等无源元件而构成的电路元件5的半导体基板1中，能够避免因流过纵导体2的高频电流而产生的电磁场所导致的电路元件5的特性变动。
并且，本发明的电子器件能够通过层叠多张基板来实现。图4示出其实施方式的一例。图4中，对与图1～图3所出现的构成部分相当的部分附加同一参照符号而省略重复说明。
在图4所示的实施方式中，具有在图1～图2所示的基板INT之上依次层叠并接合图3所示的n张基板SM1～SMn而成的结构。基板INT的纵导体2与母板连接用的金属球71接合。
基板SM1～SMn之中相互邻接的基板、例如基板SM1及基板SM2中，一个基板SM2的纵导体2所具备的连接导体61通过接合膜63及防氧化膜64而与另一个基板SM1的纵导体2所具备的连接导体62进行接合。接合膜63含有第1金属或合金成分、和比该第1金属或合金成分熔点高的第2金属或合金成分，从而该接合膜63熔融温度比第1金属或合金成分的熔点高。
防氧化膜64由贵金属膜构成，发挥用于无焊剂(フラツクス·レス)接合的功能。构成防氧化膜64的贵金属膜优选包含从Ag、Au、Pd以及Pt的组中选择出的至少一种。并且，贵金属膜的膜厚优选为100nm以下。只要以该范围，就能够抑制整体膜厚的膜厚增加，并能够发挥本来的防氧化功能。
根据上述接合膜63的结构，在进行用于接合的热处理时，由于因接合膜63的微细膜厚而产生的微细尺寸效果，能够以接近于第1金属或合金成分的熔点的温度使第2金属或合金成分熔融。当然，此时，第1金属或合金成分也发生熔融。此时，第1金属或合金成分的低熔点金属与连接导体4发生反应，形成金属间化合物而被消耗，接合后熔点大幅上升。
并且，接合膜63凝固后的熔融温度主要受第2金属或合金成分的熔点所支配，因此，在作为凝固后的完成品的电子器件中，接合膜63的熔融温度为，接近第2金属或合金成分所具有的熔点的温度，即至少比第1金属或合金成分的熔点高的温度。
因此，在接合处理时热处理温度较低即可，并能够实现在凝固后可确保高熔点的高耐热性的电子器件。
第1金属或合金成分优选包含从Sn、In、Bi、Sb或Ga的组中选择出的至少1种。此外，第2金属或合金成分优选包含从Cr、Cu、Ag、Au、Pt、Pd、Ni、Ni-P合金以及Ni-B合金的组中选择出的至少1种。
本发明的电子器件代表性地具有三维系统级封装(System In Package)(3D-SiP)的形态。具体而言，是系统LSI、存储器LSI、图像传感器或MEMS等。也可以是含有模拟及数字电路、DRAM那样的存储器电路、CPU那样的逻辑电路等的电子器件，也可以是通过不同的工序来制作模拟高频电路和低频低功耗电路这样的不同种类的电路，并将它们层叠而成的电子器件。
此外，能够包括传感器模块、光电模块、单极晶体管、MOS FET、CMOSFET、存储器单元、或者它们的集成电路部件(IC)、或各种规模的LSI等大致以电子电路作为功能要素的电子器件的绝大部分。进而，还包括太阳能电池、发光二极管以及采用发光二极管的发光装置、照明装置、显示装置、或信号灯等电子器件。
图5表示上述各种电子器件中的发光二极管的一例。发光二极管具有节省能量、寿命长的优点，作为照明装置、彩色图像显示装置、液晶面板的背光、或交通信号灯等的光源而被关注。
图示的发光二极管包含基板11、半导体发光层8和电极(201～20N)。半导体发光层8层叠在基板11的一面上。电极(201～20N)向半导体发光层8提供电能，由填充在贯通基板11而到达半导体发光层8的微细孔内的导体构成。
基板11代表性地为蓝宝石基板。在基板11的一面上具有缓冲层12，半导体发光层8经由缓冲层12而搭载到基板11之上。
半导体发光层8在发光二极管中是周知的。具有pn结，代表性地采用III-V族化合物半导体。但是不限于公知技术，也可以含有今后提出的某种化合物半导体。本发明中，发光二极管即可以是红色发光二极管、绿色发光二极管、蓝色发光二极管、橙色发光二极管的任何一种，也可以是白色发光二极管。
图5表示采用了氮(N)类化合物半导体的GaN类蓝色发光二极管的一例。参照附图，半导体发光层8具有将n型半导体层81、活性层82、p型半导体层83以及顶层84以该顺序层叠而成的结构。作为一例，n型半导体层81由掺杂Si的GaN层构成，p型半导体层83由掺杂Mg的GaN层构成。
活性层82具有由GaN-InGaN等而成的多重量子阱MQW(MultipleQuantum Well)结构，在与p型半导体层83相接的一侧，存在具备Al-GaN超晶格间隙层的情况。顶层84是光学式的透明的光学层即可，不必要是透明电极层。即，存在在半导体发光层8的光出射面不具有透明电极的情况。
电极(201～20N)由向贯通基板11而到达半导体发光层8的微细孔(111～11N)内填充的导体构成。
微细孔(111～11N)优选以规定的面密度来分布。由此，使在微细孔(111～11N)的内部填充的电极(201～20N)作为代替以往的透明电极层的电极而发挥功能，促进对半导体发光层8的电流面扩散，能够实现均等的面发光。由此，改善发光量及发光效率，并省略透明电极层，能够简化制造工序，实现成本降低。并且，避免了透明电极层导致的光能损失，因此发光量及发光效率提高。
实施方式中，微细孔(111～11N)以规定的间距间隔矩阵状地配置于基板11的面上。行数及列数是任意的。微细孔(111～11N)的孔径为μm级。间距间隔也可以为这样的级别。
微细孔(111～11N)之中相互邻接的微细孔、例如微细孔111与微细孔112中，将一个微细孔111内的电极201设为p侧电极，将另一个微细孔112内的电极202设为n侧电极。
作为p侧电极的电极201贯通基板11，并贯通缓冲层12、n型半导体层81及活性层82，且前端陷入p型半导体层83。电极201的需要电绝缘的区域被绝缘物填充层301覆盖。作为n侧电极的电极202贯通基板11及缓冲层12，且前端陷入n型半导体层81。
绝缘物填充层301～30N是将无机绝缘物或有机绝缘物填充到纵孔111～11N内部而成的环状的层。因此，在绝缘物填充层301～30N的内侧产生筒状的区域。纵导体(电极)201～20N被填充到由绝缘物填充层301～30N所包围的该筒状区域的内部。
如上所述，绝缘物填充层301～30N是覆盖纵孔111～11N的内周面的环状的层，纵导体201～20N被填充到由绝缘物填充层301～30N所包围的区域的内部，因此，贯通电极等所代表的纵导体201～20N通过环状的绝缘物填充层301～30N而与极性不同的邻接的其他纵导体201～20N电绝缘。
并且，绝缘物填充层301～30N是将无机绝缘物或有机绝缘物填充到纵孔111～11N内而成的，纵导体201～20N是由填充到通过绝缘物填充层301～30N所包围的区域内的导体而成的，因此，与设置环状的绝缘分离槽来隔开间隔地包围贯通电极的以往结构不同，纵导体201～20N以及绝缘物填充层301～30N被集中到纵孔111～11N的内部。因此，纵导体201～20N及绝缘物填充层301～30N的占有面积变小，邻接的纵导体间间距距离缩小。结果，纵导体201～20N的分布密度提高，能够实现产生均等面发光的高性能及高功能的发光二极管装置。
绝缘物填充层301～30N能够通过将含有纳米复合材料结构的陶瓷的有机绝缘物的膏、或玻璃膏填充到纵孔111～11N的内部并加压使其硬化来形成。因此，绝缘物填充层301～30N能够通过向纵孔111～11N的内部填充膏材料并使其硬化这样的简单且低价的工序来形成。
并且，由于绝缘物填充层301～30N是填充层，所以与需要成膜工序的技术不同，没有必须使纵孔111～11N的槽宽度减小的理由。因此，绝缘物填充层301～30N的形成工序容易化。
对于构成绝缘物填充层301～30N的有机绝缘物及无机绝缘物，如以上例示所述。此外，图示的发光二极管其自身能构成面发光型的照明装置及彩色图像显示装置，也能够作为液晶显示器的背光装置来使用。并且，还能够作为交通信号灯来使用。并且，虽然省略了图示，但在太阳能电池的情况下，也能够采用相同的绝缘结构。
下面，参照图6说明本发明的电子器件的制造方法。首先，如图6(a)所示，预先将穿有纵孔30的半导体基板1配置在支持件SP之上。纵孔30能够通过干式蚀刻CVD法、激光穿孔法等公知技术来形成。
接着，如图6(b)所示，向纵孔30的内部填充绝缘物300。作为填充的一个方法，可以列举出在使有机树脂膏或玻璃膏等在降压环境内流入纵孔30的内部后，对纵孔30内的膏施加按压、气压或滚压等而一边加压一边使其硬化的方法。有机树脂膏或玻璃膏含有纳米复合材料结构陶瓷。
接着，如图6(c)所示，对被填充·硬化后的绝缘物300应用光刻、干式蚀刻CVD法、激光穿孔法等公知的穿孔技术，从而形成筒状的区域20。由此，得到环状的绝缘物填充层3。应用上述的哪一种穿孔技术是根据绝缘物300采用何种材料来决定的。例如，在绝缘物300由紫外线硬化树脂构成的情况下能够采用光刻工序，通过执行利用了紫外线的曝光及显影工序，能够形成规定的区域20。
接着，如图6(d)所示，在筒状的区域20的内部形成纵导体2。作为纵导体2的形成方法，能够列举出在使熔融金属在降压环境内流入筒状的区域20的内部后，对筒状的区域20的熔融金属施加按压、气压或滚压等而一边加压一边使其硬化的方法。由此，可得图1及图2所示的电子器件。图6所示的制造方法对于图5所示的发光二极管的制造、及与发光二极管的构造类似的太阳能电池的制造也能够同样适用。
接着，参照图7说明电子器件的其他制造方法。首先，如图7(a)所示，预先将穿有纵孔30的半导体基板1配置在支持件SP之上。在半导体基板1已形成有由有源元件或无源元件而成的电路元件5。
接着，如图7(b)所示，在纵孔30的内部填充有机绝缘物或绝缘物300并使其硬化。
接着，对被填充·硬化后的绝缘物300，如图7(c)所示地，执行上述穿孔工序，从而形成筒状的区域21。由此，可得环状的绝缘物填充层31。在绝缘物填充层31的内侧，产生由其内壁面40所包围的筒状的区域21。
接着，如图7(d)所示，在划定筒状区域21的绝缘物填充层31的内壁面40形成电磁屏蔽层4。电磁屏蔽层4能够通过溅射等真空成膜法来形成。在电磁屏蔽层4的内侧，产生由其内壁面所划定的筒状的区域22。
接着，如图8(a)所示，向由电磁屏蔽层4所包围的筒状的区域22内填充有机绝缘物或无机绝缘物301。
接着，如图8(b)所示，通过对被填充硬化后的绝缘物301执行穿孔工序，从而形成筒状的区域20。由此，可得环状的绝缘物填充层32。
接着，如图8(c)所示，向筒状的区域20的内部填充纵导体用熔融金属(包括合金)并使其硬化，从而形成纵导体2。由此，可得图3所示的电子器件。
在图7及图8的实施方式中，形成纵孔30、绝缘物填充层3、电磁屏蔽层4以及纵导体2的方法及材质等，参照说明书及图4所说明的那样。
以上，参照优选实施例详细地说明了本发明，但本发明不限于此，本领域技术人员根据其基本技术思想及启示显然能想到各种变形例。
符号说明
1     半导体基板
2     纵导体
20    纵孔
3     绝缘物填充层

Claims (7)

1.一种电子器件，含有半导体基板、多个绝缘物填充层和多个纵导体，其特征在于，
上述半导体基板具有在其厚度方向上贯通的多个纵孔，
上述绝缘物填充层是通过分别向上述纵孔内以覆盖上述纵孔内周面的方式进行填充而成的环状层，由以玻璃为主成分的无机绝缘物、和陶瓷构成，通过填充含有上述陶瓷的液状玻璃并使其硬化而成，
上述陶瓷具有纳米复合材料结构，常温电阻率超过1014Ω·cm，相对介电常数在4～9的范围内，
上述纵导体是以每个纵导体埋设于一个上述绝缘物填充层的方式，分别被填充到通过上述绝缘物填充层所包围的区域的内部的凝固金属体，
上述凝固金属体具有使纳米粒子分散到多个元素的一方的晶粒内的粒内纳米复合材料结晶结构、或使纳米粒子分散到晶界的粒界纳米复合材料结晶结构，
通过上述陶瓷的上述常温电阻率及上述相对介电常数来调整上述纵导体各自与上述半导体基板之间的上述绝缘物填充层的相对介电常数及电阻率。
2.如权利要求1记载的电子器件，其特征在于，
还包括电磁屏蔽层，上述电磁屏蔽层埋设于上述绝缘物填充层的层厚的中间部，并包围上述纵导体的周围。
3.如权利要求1记载的电子器件，其特征在于，
采用3D-SiP三维系统级封装。
4.如权利要求2记载的电子器件，其特征在于，
采用3D-SiP三维系统级封装。
5.如权利要求1至4中任一项记载的电子器件，其特征在于，
包含发光二极管。
6.一种电子器件的制造方法，该电子器件是权利要求1～5中任一项记载的电子器件，其特征在于，包括以下工序：
在包括半导体基板的基板中，形成朝向其厚度方向的多个纵孔，
向上述多个纵孔的内部分别填充绝缘物并使其硬化，上述绝缘物由以玻璃为主成分的无机绝缘物、和陶瓷构成，上述玻璃是液状玻璃，上述陶瓷的常温电阻率超过1014Ω·cm，相对介电常数在4～9的范围内，
在上述绝缘物中分别形成纵孔，
向上述绝缘物的上述纵孔内分别填充作为纵导体的熔融金属，以使每个纵导体填充于一个绝缘物填充层。
7.一种电子器件的制造方法，该电子器件是权利要求1～5中任一项记载的电子器件，其特征在于，包括以下工序：
在包括半导体基板的基板中，形成朝向其厚度方向的多个纵孔，
向上述多个纵孔的内部分别填充绝缘物并使其硬化，上述绝缘物由以玻璃为主成分的无机绝缘物、和陶瓷构成，上述玻璃是液状玻璃，上述陶瓷的常温电阻率超过1014Ω·cm，相对介电常数在4～9的范围内，
在上述绝缘物中分别形成第1纵孔，
在上述绝缘物的上述第1纵孔的内壁面分别形成电磁屏蔽膜，
在由上述电磁屏蔽膜所包围的第2纵孔内，进一步填充第2绝缘物，
在上述第2绝缘物中分别形成第3纵孔，
向上述第2绝缘物的上述第3纵孔内分别填充作为纵导体的熔融金属，以使每个纵导体填充于一个绝缘物填充层。
CN201110132426.9A 2010-05-21 2011-05-20 电子器件及其制造方法 Active CN102254896B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010117008 2010-05-21
JP117008/2010 2010-05-21
JP2011056556A JP5209075B2 (ja) 2010-05-21 2011-03-15 電子デバイス及びその製造方法
JP056556/2011 2011-03-15

Publications (2)

Publication Number Publication Date
CN102254896A CN102254896A (zh) 2011-11-23
CN102254896B true CN102254896B (zh) 2014-12-31

Family

ID=44483965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110132426.9A Active CN102254896B (zh) 2010-05-21 2011-05-20 电子器件及其制造方法

Country Status (7)

Country Link
US (1) US9685394B2 (zh)
EP (1) EP2388814B1 (zh)
JP (1) JP5209075B2 (zh)
KR (1) KR101368524B1 (zh)
CN (1) CN102254896B (zh)
HK (1) HK1162746A1 (zh)
TW (1) TWI422003B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9675443B2 (en) 2009-09-10 2017-06-13 Johnson & Johnson Vision Care, Inc. Energized ophthalmic lens including stacked integrated components
US8950862B2 (en) 2011-02-28 2015-02-10 Johnson & Johnson Vision Care, Inc. Methods and apparatus for an ophthalmic lens with functional insert layers
JP5958732B2 (ja) * 2011-03-11 2016-08-02 ソニー株式会社 半導体装置、製造方法、および電子機器
US9914273B2 (en) 2011-03-18 2018-03-13 Johnson & Johnson Vision Care, Inc. Method for using a stacked integrated component media insert in an ophthalmic device
US9698129B2 (en) 2011-03-18 2017-07-04 Johnson & Johnson Vision Care, Inc. Stacked integrated component devices with energization
US10451897B2 (en) 2011-03-18 2019-10-22 Johnson & Johnson Vision Care, Inc. Components with multiple energization elements for biomedical devices
US9804418B2 (en) 2011-03-21 2017-10-31 Johnson & Johnson Vision Care, Inc. Methods and apparatus for functional insert with power layer
JP5225479B2 (ja) * 2011-09-27 2013-07-03 有限会社 ナプラ 半導体基板、電子デバイス及びその製造方法
US8857983B2 (en) 2012-01-26 2014-10-14 Johnson & Johnson Vision Care, Inc. Ophthalmic lens assembly having an integrated antenna structure
JP5124693B1 (ja) * 2012-04-24 2013-01-23 有限会社 ナプラ 電子機器
US9113555B2 (en) * 2012-12-21 2015-08-18 Intel Corporation Apparatus for differential far-end crosstalk reduction
JP5575309B1 (ja) * 2013-08-05 2014-08-20 有限会社 ナプラ 集積回路装置
US9263405B2 (en) * 2013-12-05 2016-02-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
US9184143B2 (en) * 2013-12-05 2015-11-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with bump adjustment and manufacturing method thereof
US9599842B2 (en) 2014-08-21 2017-03-21 Johnson & Johnson Vision Care, Inc. Device and methods for sealing and encapsulation for biocompatible energization elements
US9793536B2 (en) 2014-08-21 2017-10-17 Johnson & Johnson Vision Care, Inc. Pellet form cathode for use in a biocompatible battery
US10361404B2 (en) 2014-08-21 2019-07-23 Johnson & Johnson Vision Care, Inc. Anodes for use in biocompatible energization elements
US9383593B2 (en) 2014-08-21 2016-07-05 Johnson & Johnson Vision Care, Inc. Methods to form biocompatible energization elements for biomedical devices comprising laminates and placed separators
US9941547B2 (en) 2014-08-21 2018-04-10 Johnson & Johnson Vision Care, Inc. Biomedical energization elements with polymer electrolytes and cavity structures
US10381687B2 (en) 2014-08-21 2019-08-13 Johnson & Johnson Vision Care, Inc. Methods of forming biocompatible rechargable energization elements for biomedical devices
US10361405B2 (en) 2014-08-21 2019-07-23 Johnson & Johnson Vision Care, Inc. Biomedical energization elements with polymer electrolytes
US9715130B2 (en) 2014-08-21 2017-07-25 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form separators for biocompatible energization elements for biomedical devices
US10627651B2 (en) 2014-08-21 2020-04-21 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form biocompatible energization primary elements for biomedical devices with electroless sealing layers
CN107078055A (zh) 2014-09-03 2017-08-18 国立大学法人东北大学 半导体装置及其制造方法
US10345620B2 (en) 2016-02-18 2019-07-09 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form biocompatible energization elements incorporating fuel cells for biomedical devices
US10490483B2 (en) 2016-03-07 2019-11-26 Micron Technology, Inc. Low capacitance through substrate via structures
DE102017215531A1 (de) * 2017-09-05 2019-03-07 Robert Bosch Gmbh Verfahren zum Verschließen einer mikromechanischen Vorrichtung mittels Laser-Schmelzen und mikromechanische Vorrichtung mit einem Laser-Schmelz-Verschluss
JP2019056581A (ja) * 2017-09-20 2019-04-11 ソニーセミコンダクタソリューションズ株式会社 電荷検出センサおよび電位計測システム
JP2021068737A (ja) * 2019-10-17 2021-04-30 本田技研工業株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7436069B2 (en) * 2004-12-02 2008-10-14 Nec Electronics Corporation Semiconductor device, having a through electrode semiconductor module employing thereof and method for manufacturing semiconductor device having a through electrode

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259299A (ja) * 1992-03-16 1993-10-08 Fujitsu Ltd 半導体装置の製造方法
JPH0697298A (ja) * 1992-09-14 1994-04-08 Fujitsu Ltd 半導体装置の絶縁膜の形成方法
JPH10215044A (ja) * 1997-01-28 1998-08-11 Kyocera Corp 配線基板及びその製造方法
WO1998044319A1 (en) 1997-04-03 1998-10-08 Yamatake Corporation Circuit board and detector, and method for manufacturing the same
JP2883328B2 (ja) * 1997-05-27 1999-04-19 株式会社オハラ 磁気ヘッド浮上量測定用模擬ディスク
USRE40947E1 (en) * 1997-10-14 2009-10-27 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
JP2000311982A (ja) * 1999-04-26 2000-11-07 Toshiba Corp 半導体装置と半導体モジュールおよびそれらの製造方法
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
JP4095763B2 (ja) * 2000-09-06 2008-06-04 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6985746B2 (en) 2001-04-30 2006-01-10 Ipr Licensing, Inc. Wireless communication system having mobility-based content delivery
AU2002323388A1 (en) 2001-08-24 2003-03-10 Mcnc Research & Development Institute Through-via vertical interconnects, through-via heat sinks and associated fabrication methods
JP2004095849A (ja) * 2002-08-30 2004-03-25 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
EP1465246B1 (en) 2003-04-03 2013-12-18 Imec Method for producing electrical through hole interconnects
US7095053B2 (en) * 2003-05-05 2006-08-22 Lamina Ceramics, Inc. Light emitting diodes packaged for high temperature operation
EP1775761A4 (en) 2004-07-06 2007-08-29 Tokyo Electron Ltd SUBSTRATE AND INTERMEDIATE AND METHOD FOR PRODUCING A SUBSTRATE
JP2006024653A (ja) 2004-07-06 2006-01-26 Tokyo Electron Ltd 貫通基板および貫通基板の製造方法
JP2006049557A (ja) * 2004-08-04 2006-02-16 Seiko Epson Corp 半導体装置
JP2006156486A (ja) * 2004-11-25 2006-06-15 Tokyo Electron Ltd 基板処理方法および半導体装置の製造方法
EP1861857A4 (en) * 2004-12-07 2009-09-02 Multi Fineline Electronix Inc MINIATURE CIRCUITS AND INDUCTIVE COMPONENTS AND MANUFACTURING METHOD THEREFOR
TWI420686B (zh) * 2004-12-10 2013-12-21 Panasonic Corp 半導體發光裝置、發光模組及照明裝置
US7772115B2 (en) 2005-09-01 2010-08-10 Micron Technology, Inc. Methods for forming through-wafer interconnects, intermediate structures so formed, and devices and systems having at least one solder dam structure
DE102006035864B4 (de) 2006-08-01 2014-03-27 Qimonda Ag Verfahren zur Herstellung einer elektrischen Durchkontaktierung
JP5563186B2 (ja) 2007-03-30 2014-07-30 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US7910837B2 (en) * 2007-08-10 2011-03-22 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same
JP4386458B2 (ja) 2008-05-15 2009-12-16 有限会社ナプラ 回路基板、電子デバイス及びそれらの製造方法
JP4833192B2 (ja) * 2007-12-27 2011-12-07 新光電気工業株式会社 電子装置
US7939449B2 (en) * 2008-06-03 2011-05-10 Micron Technology, Inc. Methods of forming hybrid conductive vias including small dimension active surface ends and larger dimension back side ends
KR20100021856A (ko) * 2008-08-18 2010-02-26 삼성전자주식회사 관통 전극을 갖는 반도체장치의 형성방법 및 관련된 장치
JP4278007B1 (ja) * 2008-11-26 2009-06-10 有限会社ナプラ 微細空間への金属充填方法
JP2010205941A (ja) 2009-03-03 2010-09-16 Panasonic Corp 半導体チップ及び半導体装置
JP4505540B1 (ja) * 2009-06-02 2010-07-21 有限会社ナプラ 金属充填装置
US8415784B2 (en) 2009-06-02 2013-04-09 Napra Co., Ltd. Electronic device, conductive composition, metal filling apparatus, and electronic device manufacturing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7436069B2 (en) * 2004-12-02 2008-10-14 Nec Electronics Corporation Semiconductor device, having a through electrode semiconductor module employing thereof and method for manufacturing semiconductor device having a through electrode

Also Published As

Publication number Publication date
KR20110128247A (ko) 2011-11-29
HK1162746A1 (zh) 2012-08-31
JP2012009820A (ja) 2012-01-12
EP2388814B1 (en) 2017-10-18
EP2388814A2 (en) 2011-11-23
EP2388814A3 (en) 2014-04-23
TWI422003B (zh) 2014-01-01
KR101368524B1 (ko) 2014-02-27
US9685394B2 (en) 2017-06-20
CN102254896A (zh) 2011-11-23
JP5209075B2 (ja) 2013-06-12
US20110284912A1 (en) 2011-11-24
TW201214646A (en) 2012-04-01

Similar Documents

Publication Publication Date Title
CN102254896B (zh) 电子器件及其制造方法
US10535581B2 (en) Module for heat generating electronic component
KR100766028B1 (ko) 발광다이오드 패키지 및 그 제조방법
US8772817B2 (en) Electronic device submounts including substrates with thermally conductive vias
CN104716247A (zh) 发光装置
CN103928603A (zh) 半导体发光器件以及其制造方法
CN104300068A (zh) 发光装置及其制造方法
CN104752585A (zh) 集合基板、发光装置及发光元件的检查方法
TW200926445A (en) Fabricating method of photoelectric device and packaging structure thereof
CN102160197A (zh) 光电元件封装基座
TW201017921A (en) Compound semiconductor device package module structure and fabricating method thereof
CN105390457A (zh) 一种低成本、高可靠性csp封装体及其封装方法
TW201929271A (zh) 發光二極體封裝
US20040213525A1 (en) Ceramic optical sub-assembly for opto-electronic module utilizing LTCC (low-temperature co-fired ceramic) technology
WO2017041280A1 (zh) 一种具有过渡基板的led器件及其封装方法
JPWO2012036219A1 (ja) 発光素子用基板および発光装置
CN104037305A (zh) 一种低热阻的晶圆级led封装方法及其封装结构
CN100382344C (zh) 发光二极管封装结构及其制作方法
US8247247B2 (en) Method of manufacturing LED module
TW201318235A (zh) 加強散熱的光學元件封裝
CN202308039U (zh) 一种新型铝基板
CN105374911A (zh) 一种新型薄膜衬底led器件及其制造方法
CN105390477B (zh) 一种多芯片3d二次封装半导体器件及其封装方法
CN102339944A (zh) 发光二极管的封装结构
TW201228053A (en) Die structure, manufacture method thereof and substrate structure thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1162746

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1162746

Country of ref document: HK