KR20090044963A - 반도체 장치 제조방법 - Google Patents

반도체 장치 제조방법 Download PDF

Info

Publication number
KR20090044963A
KR20090044963A KR1020080023815A KR20080023815A KR20090044963A KR 20090044963 A KR20090044963 A KR 20090044963A KR 1020080023815 A KR1020080023815 A KR 1020080023815A KR 20080023815 A KR20080023815 A KR 20080023815A KR 20090044963 A KR20090044963 A KR 20090044963A
Authority
KR
South Korea
Prior art keywords
insulating layer
substrate
filling material
opening
semiconductor chip
Prior art date
Application number
KR1020080023815A
Other languages
English (en)
Other versions
KR101056944B1 (ko
Inventor
시안-총 차이
Original Assignee
유택(타이완) 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유택(타이완) 코포레이션 filed Critical 유택(타이완) 코포레이션
Publication of KR20090044963A publication Critical patent/KR20090044963A/ko
Application granted granted Critical
Publication of KR101056944B1 publication Critical patent/KR101056944B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체 장치 제조방법은, 기판과 반도체 칩을 제공하는 단계 - 상기 기판은 복수의 전기접속패드를 갖는 제1표면을 구비하며, 상기 제1표면은 절연층으로 덮이고, 상기 절연층은 상기 전기접속패드를 노출시키도록 형성된 개구를 구비하며, 상기 반도체 칩은 복수의 범프를 갖는 활성 표면과 비활성 표면을 구비함 - ; 상기 기판의 상기 제1표면상에 충전재료를 형성하는 단계; 및 상기 반도체 칩을 상기 기판에 압착하여 상기 범프가 상기 전기접속패드와 전기적으로 연결되고 상기 충전재료가 상기 반도체 칩과 상기 기판 사이의 갭을 충전하여 반도체 장치를 획득하는 단계;를 포함한다.
종래의 언더필링 공정을 사전인쇄공정으로 대체함으로써, 반도체 장치의 제조비가 절감되고, 제조방법이 단순해진다.
반도체 칩, 기판, 전기접속패드, 절연층, 충전재료

Description

반도체 장치 제조방법{FABRICATION METHOD OF SEMICONDUCTOR DEVICE}
본 발명은 일반적으로 반도체 장치 제조방법에 관한 것으로, 특히 플립 칩 반도체 장치 제조방법에 관한 것이다.
종래의 와이어 본딩 패키지 구조와는 달리, 플립 칩 패키지 구조의 반도체 칩은 기판에 뒤집혀 실장되고, 복수의 범프를 통하여 기판에 전기적으로 연결된다. 따라서, 전체의 패키지 구조는 더 작고 더 얇아지게 되는 한편 전기적 성능은 향상된다.
도 1a 내지 도 1d는 종래의 플립 칩 패키지 구조의 제조방법을 도시한다.
도 1에 도시된 바와 같이, 기판(1)과 반도체 칩(2)이 제공되며, 기판(1)은 복수의 전기접속패드(11)를 구비하는 제1표면(10)을 갖고, 반도체 칩(2)은 복수의 범프(22)를 구비하는 활성 표면(20)과 비활성 표면(21)을 갖는다.
도 1b에 도시된 바와 같이, 반도체 칩(2)은 전기접속패드(11)와 전기적으로 연결된 범프(22)를 구비하는 기판(1)에 뒤집혀 실장된다.
도 1c에 도시된 바와 같이, 반도체 칩(2)의 활성 표면(20)과 기판(1)의 제1표면(10) 사이에 충전재료(23)를 충전하도록 언더필링 공정이 수행된다.
도 1d에 도시된 바와 같이, 몰딩공정이 수행되어 칩(2), 범프(22) 및 기판(1)의 제1표면(10)을 밀봉하도록 칩(2)의 비활성 표면(21)과 기판(1)의 제1표면(10)상에 밀봉제(24)가 형성될 수 있다.
칩(2)의 범프(22)를 기판(1)의 전기접속패드(11)와 전기적으로 연결함으로써, 전술한 플립 칩 패키지 구조는 바람직한 전기적 연결 품질을 얻는다. 그러나, 언더필링 공정은 다소 복잡해서 제조공정의 효율성에 악영향을 미친다.
상기 설명된 단점에 따라, 플립 칩 패키지 구조의 다른 제조방법이 도 2a 내지 도 2c에 도시되어 있다.
도 2a에 도시된 바와 같이, 기판(3)과 반도체 칩(4)이 제공된다. 기판(3)은 복수의 전기접속패드(31)를 구비하는 제1표면(30)을 갖는다. 이방성 도전 페이스트/필름(Anisotrophic Conductive Paste/Film, ACP/ACF)이 제1표면(30)에 접착되어 도전 입자들(321)을 갖는 본딩층(32)을 형성한다. 반도체 칩(4)은 복수의 범프(42)를 갖는 활성 표면(40)과 비활성 표면(41)을 갖는다.
도 2b에 도시된 바와 같이, 반도체 칩(4)은 기판(3)에 뒤집혀 실장되어, 범프(42)가 도전입자(321)를 통해 전기접속패드(31)와 전기적으로 연결된다.
도 2c에 도시된 바와 같이, 몰딩공정이 수행되어 반도체 칩(4), 범프(42) 및 기판(3)의 제1표면(30)을 밀봉하도록 반도체 칩(4)의 비활성 표면(41)과 기판(3)의 제1표면(30)상에 밀봉제(43)가 형성될 수 있다.
상기 제조방법이 ACP/ACF를 이용함으로써 언더필링 공정을 피할 수 있더라도, ACP/ACF는 상당히 비싸서 제조비용을 증가시키고 비용면에서 효과적이지 않다.
덧붙여, ACP/ACF가 사용될 때 제1표면(30)은 반도체 칩(4)과 기판(3) 사이의 본딩을 강화하도록 거칠게 하지 않으면 안되므로 제조공정을 복잡하게 한다.
그러므로, 제조공정을 단순화시키고 제조비용을 줄이면서 반도체 칩과 기판 사이의 전기적 연결을 향상시키는 방법이 중요하게 되었다.
상기 단점들에 따라, 본 발명의 목적은 단순화된 제조공정을 갖는 반도체 장치 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 반도체 장치의 대량생산을 가능하게 하는 반도체 장치 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 재료 비용을 줄이고 비용면에서 효과적인 반도체 장치 제조방법을 제공하는 것이다.
상기 목적과 다른 목적들을 달성하기 위하여, 본 발명은 기판과 반도체 칩을 제공하는 단계 - 상기 기판은 복수의 전기접속패드를 갖는 제1표면을 구비하며, 상기 제1표면은 절연층으로 덮이고, 상기 절연층은 상기 전기접속패드를 노출시키도록 형성된 개구를 구비하며, 상기 반도체 칩은 복수의 범프를 갖는 활성 표면과 비활성 표면을 구비함 - ; 상기 기판의 상기 제1표면상에 충전재료를 형성하는 단계; 및 상기 반도체 칩을 상기 기판에 압착하여 상기 범프가 상기 전기접속패드와 전기적으로 연결되고 상기 충전재료가 상기 반도체 칩과 상기 기판 사이의 갭을 충전하여 반도체 장치를 획득하는 단계;를 포함하는 반도체 장치 제조방법을 제공한다.
본 발명은 상기 반도체 칩과 범프를 밀봉하도록 상기 절연층의 표면과 반도체 칩의 비활성 표면상에 밀봉제를 형성하는 단계를 포함한다. 상기 압착방법은 열 압착 또는 서모소닉 압착 중의 하나이다. 충전재료는 인쇄, 스프레이 코팅, 또는 스핀 코팅에 의해 기판의 제1표면상에 배치되는 인쇄 가능한 B-스테이지(B-stage) 언더필/다이 접착재료이며, B-스테이지 특성을 얻도록 가열된다.
일 실시예에서, 충전재료를 형성하는 방법은, 상기 기판의 제1표면상의 상기 절연층상에 템플레이트를 배치하는 단계 - 상기 템플레이트는 상기 절연층의 표면을 노출하도록 형성된 적어도 2개의 개구를 구비하며, 상기 2개의 개구는 상기 절연층의 개구의 양측에 각각 배치됨 - ; 상기 템플레이트의 상기 개구 내에 충전재료를 형성하는 단계; 및 상기 절연층 상에 충전재료를 형성하고 상기 기판의 절연층의 개구를 노출하도록 상기 템플레이트를 제거하고, 상기 충전재료를 가열하여 베이킹하는 단계;를 포함한다. 그 다음에, 충전재료는 B 스테이지가 되도록 가열되고 베이킹된다. 절연층의 개구를 향하는 충전재료 측면에는 개구쪽으로 충전재료가 신속하게 흐르도록 그 중앙부분에 팁 단부가 형성된다.
다른 실시예에 따르면, 충전재료를 형성하는 방법은, 상기 기판의 상기 절연층의 상기 개구 내의 상기 전기접속패드와 상기 절연층의 표면의 일부를 노출시키도록 형성된 개구를 갖는 템플레이트를 상기 기판의 제1표면 상의 상기 절연층 상에 배치하는 단계; 상기 템플레이트의 상기 개구에 충전재료를 형성하는 단계; 상기 템플레이트를 제거하여 상기 절연층 상과 상기 절연층의 개구 내에 상기 충전재료를 형성하고, 이후 상기 충전재료를 가열하고 베이킹하는 단계;를 포함한다. 그 다음에, 충전재료는 그 후에 가열되고 베이킹된 후 B-스테이지가 된다.
바람직하게는, 상기 설명된 제조방법은 DDR DRAM(Double Data Rate Dynamic Random Access Memory), 특히 DDR Ⅲ 및 DDR Ⅳ의 제조에 이용될 수 있다.
또한, 충전재료가 바람직한 접착특성을 갖는 인쇄 가능한 B-스테이지 언더필/다이 접착재료이기 때문에, 기판의 제1표면을 거칠게 할 필요없이 충전재료를 통하여 반도체 칩과 기판 사이에 바람직한 본딩이 형성될 수 있다.
본 발명은 기판의 절연층상에 B-스테이지 언디필/칩 접착재료와 같은 충전재료를 프리코팅(precoating)하고, 반도체 칩에 기판에 본딩되었을 때 충전재료가 반도체 칩과 기판 사이의 갭을 충전하고 경화되어 충전층을 형성하도록 함으로써 종래의 언더필링 공정을 하지 않을 수 있다. 또한, 충전재료는 종래의 이방성 도전 페이스트/필름(ACP/ACF)보다 훨씬 더 저렴하다. 따라서, 본 발명은 제료비용을 절감하고, 반도체 장치의 대량생산에 알맞게 이용될 수 있다.
다음에 설명하는 실시예들은 본 발명의 개시내용을 설명하기 위해 제공된다. 이점들과 효과들은 본 명세서의 개시내용을 읽은 후에 본 발명의 기술분야에서 통상의 지식을 가진 자들에게 자명해질 수 있다.
도 3a 내지 도 3h는 본 발명의 제1실시예에 따른 반도체 장치의 제조방법을도시하는 도면이다.
도 3a에 도시된 바와 같이, 복수의 전기접속패드(51)를 구비하는 제1표면(50)을 갖는 기판(5)이 제공된다. 제1표면(50)은 절연층(52)으로 덮여있고, 개구(520)가 절연층(52) 내에 형성되어 전기접속패드(51)를 노출한다.
도 3b에 도시된 바와 같이, 템플레이트(53)가 절연층(52)상에 배치되어 있 고, 적어도 2개의 개구(530)가 템플레이트(53) 내에 형성되어 절연층(52) 표면의 일부를 노출한다. 그 내부에서 2개의 개구(530)는 개구(520)의 양측에 위치한다.
도 3c에 도시된 바와 같이, 인쇄 가능한 B-스테이지 언더필/다이 접착재료와 같은 충전재료(54)는 인쇄에 의해 개구(530)에 충전된다.
도 3d 및 도 3e에 도시된 바와 같이, 템플레이트(53)가 제거되어 절연층(52) 상에 충전재료(54)를 형성하고 개구(520)를 노출한다. 충전재료(54)는 B-스테이지(B-stage)를 형성하도록 추가로 가열되어 베이킹되는데, 충전재료(54)는 개구(520)의 양측에 위치하고 개구(520)를 향하는 충전재료(54)의 측면은 그 중앙부분에 형성된 팁 단부(540)를 갖는다.
도 3f에 도시된 바와 같이, 활성 표면(60)과 비활성 표면(61)을 갖는 반도체 칩(6)이 제공된다. 반도체 칩(6)의 활성 표면(60)은 전기접속패드(51)에 대응하여 형성된 복수의 범프(62)를 갖는다.
도 3g에 도시된 바와 같이, 반도체 칩(6)은 열 압착 또는 서모소닉 (thermosonic) 압착에 의해 기판(5)에 접합되어 범프(52)는 전기접속패드(52)에 연결된다. 한편, 팁 단부(540)의 안내뿐만 아니라 압력 및 열 하에서 충전재료(54)의 대부분은 개구(520)를 향해 신속하게 흘러 개구(520)를 충전한다. 개구(520) 내의 공기는 충전재료(54)가 배치되지 않은 위치로부터 제거된다. 충전재료(54)가 개구(520)를 충전하고 칩(6)과 기판(5) 사이에서 경화될 때, 충전층(55)이 형성된다.
도 3h에 도시된 바와 같이, 몰딩공정이 수행되어 칩(6)과 범프(62)를 밀봉하기 위하여 절연층(52)의 표면과 반도체 칩(6)의 비활성 표면(61)상에 밀봉제(63)가 형성된다.
전술한 제조방법은 DDR DRAM(Double Data Rate Dynamic Random Access Memory)의 제조, 특히 DDR Ⅲ와 DDR Ⅳ의 제조에 적용될 수 있다.
범프(62)와 전기접속패드(51)를 통하여 반도체 칩(6)과 기판(5) 사이의 바람직한 전기적 연결이 획득될 수 있다. 한편, 칩(6)과 기판(5)에 의해 압착된 충전재료(54)는 칩(6)과 기판(5) 사이의 갭을 충전하고, 경화되어 충전층(55)을 형성한다. 따라서, 종래의 언더필링 공정을 수행하지 않을 수 있으며, 이에 의해 반도체 장치의 제조공정을 단순화하며 제조비용을 절감한다.
충전재료(54)는 바람직한 접착특성을 갖는 B-스테이지 언디필/다이 접착재료이다. 이에 따라, 기판(5)의 제1표면(50)은 거칠게 될 필요가 없고, 기판(5)과 칩 (6) 사이에 바람직한 접합이 획득될 수 있다. 또한, 충전재료(54)는 이방성 도전 페이스트/필름(ACP/ACF)보다 훨씬 더 저렴하다.
도 4a 내지 도 4d는 본 발명의 제2실시예에 따른 반도체 장치의 제조방법을 도시하는 도면이다. 본 발명의 제2실시예는 충전재료 배치를 위한 영역의 차이를 제외하고는 제1실시예와 유사하다.
도 4a에 도시된 바와 같이, 제1실시예와 유사하게 복수의 전기접속패드(51a)와 절연층(52a)을 구비하는 제1표면(50a)을 갖는 기판(5a)이 제공된다. 개구(520a)가 절연층(52a) 내에 형성되어 전기접속패드(51a)를 노출한다. 템플레이트(53a)는 절연층(52a)상에 배치되며, 개구(530a)가 템플레이트(53a) 내에 형성되어 절연층 (52a) 표면의 일부를 노출하고 개구(520a) 내의 전기접속패드(51a)를 노출한다.
도 4b에 도시된 바와 같이, 충전재료(54a)는 인쇄에 의해 템플레이트(53a)의 개구(530a) 내에 형성되어 절연층(52a) 표면의 일부를 덮고 개구(520a)를 충전한다.
도 4c에 도시된 바와 같이, 템플레이트(53a)가 제거되고, 충전재료(54a)가 가열되어 베이킹된다(B-스테이지 베이킹).
도 4d에 도시된 바와 같이, 활성 표면(60a)상에 형성된 범프(62a)를 구비하는 반도체 칩(6a)이 기판(5a)에 압착되어 범프(62a)가 전기접속패드(51a)에 연결된다. 한편, 열과 압력에 의해 충전재료(54a)가 칩(6a)과 기판(5a) 사이에 충전되고 경화되어 충전층(55a)을 형성한다. 이어서, 몰딩공정이 형성된다(도시되지 않음).
그러므로, 본 발명은 B-스테이지 언더필/칩 접착재료와 같은 충전재료(54, 54a)를 기판의 절연층 상에 프리코팅(precoating)함으로써 종래의 언더필링 공정을 수행하지 않는다. 또한, 충전재료(54, 54a)는 이방성 도전 페이스트/필름(ACP/ACF)보다 더 저렴하다. 따라서, 본 발명은 반도체 장치의 대량 생산에 적용하는데 적합하고 비용면에서 효과적이다.
전술한 상세한 실시예들에 대한 설명들은 본 발명에 따른 바람직한 실시만를 설명한 것에 불과하며, 본 발명의 범위를 한정하려는 것은 아니다. 따라서, 본 발명의 기술분야에서 통상의 지식을 가진 자들에 의해 완성되는 모든 수정물과 변형물들은 첨부된 청구항에 의해 정의된 본 발명의 범위 내에 포함되어야 한다.
도 1a 내지 도 1d는 종래의 반도체 장치의 제조방법을 도시하는 도면이다.
도 2a 내지 도 2c는 종래의 다른 반도체 장치의 제조방법을 도시하는 도면이다.
도 3a 내지 도 3h는 본 발명의 제1실시예에 따른 반도체 장치의 제조방법을 도시하는 도면이다.
도 4a 내지 도 4d는 본 발명의 제2실시예에 따른 반도체 장치의 제조방법을 도시하는 도면이다.

Claims (10)

  1. 기판과 반도체 칩을 제공하는 단계 - 상기 기판은 복수의 전기접속패드를 갖는 제1표면을 구비하며, 상기 제1표면은 절연층으로 덮이고, 상기 절연층은 상기 전기접속패드를 노출시키도록 형성된 개구를 구비하며, 상기 반도체 칩은 복수의 범프를 갖는 활성 표면과 비활성 표면을 구비함 - ;
    상기 기판의 상기 제1표면상에 충전재료를 형성하는 단계; 및
    상기 반도체 칩을 상기 기판에 압착하여 상기 범프가 상기 전기접속패드와 전기적으로 연결되고 상기 충전재료가 상기 반도체 칩과 상기 기판 사이의 갭을 충전하여 반도체 장치를 획득하는 단계;
    를 포함하는 반도체 장치 제조방법.
  2. 제1항에 있어서,
    상기 절연층의 표면과 상기 반도체 칩의 비활성 표면 상에 밀봉제를 형성하여 상기 반도체 칩과 상기 범프를 밀봉하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
  3. 제1항에 있어서,
    상기 충전재료를 형성하는 단계는,
    상기 기판의 제1표면상의 상기 절연층상에 템플레이트를 배치하는 단계 - 상 기 템플레이트는 상기 절연층의 표면을 노출하도록 형성된 적어도 2개의 개구를 구비하며, 상기 2개의 개구는 상기 절연층의 개구의 양측에 각각 배치됨 - ;
    상기 템플레이트의 상기 개구 내에 충전재료를 형성하는 단계; 및
    상기 절연층 상에 충전재료를 형성하고 상기 기판의 절연층의 개구를 노출하도록 상기 템플레이트를 제거하고, 상기 충전재료를 가열하여 베이킹하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
  4. 제3항에 있어서,
    상기 충전재료는 가열되어 베이킹된 후, B-스테이지(B-stage)가 되는 것을 특징으로 하는 반도체 장치 제조방법.
  5. 제3항에 있어서,
    상기 절연층의 상기 개구를 향하는 상기 충전재료의 측면은 중심부에 형성되어 상기 충전재료를 상기 개구를 향하여 신속하게 흐르게 하는 팁 단부를 구비하는 것을 특징으로 하는 반도체 장치 제조방법.
  6. 제1항에 있어서,
    상기 충전재료를 형성하는 단계는,
    상기 기판의 상기 절연층의 상기 개구 내의 상기 전기접속패드와 상기 절연층의 표면의 일부를 노출시키도록 형성된 개구를 갖는 템플레이트를 상기 기판의 제1표면 상의 상기 절연층 상에 배치하는 단계;
    상기 템플레이트의 상기 개구에 충전재료를 형성하는 단계;
    상기 템플레이트를 제거하여 상기 절연층 상과 상기 절연층의 개구 내에 상기 충전재료를 형성하고, 이후 상기 충전재료를 가열하고 베이킹하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
  7. 제6항에 있어서,
    상기 충전재료는 가열되고 베이킹된 후, B-스테이지가 되는 것을 특징으로 하는 반도체 장치 제조방법.
  8. 제1항에 있어서,
    상기 압착하는 방법은 열 압착 또는 서모소닉 압착 중 하나인 것을 특징으로 하는 반도체 장치 제조방법.
  9. 제1항에 있어서,
    상기 충전재료는 인쇄 가능한 B-스테이지 언더필/다이 접착재료인 것을 특징으로 하는 반도체 장치 제조방법.
  10. 제1항에 있어서,
    상기 반도체 장치는 DDR DRAM(Double Data Rate Dynamic Random Access Memory)인 것을 특징으로 하는 반도체 장치의 제조방법.
KR1020080023815A 2007-10-31 2008-03-14 반도체 장치 제조방법 KR101056944B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW096140924A TW200919595A (en) 2007-10-31 2007-10-31 Method of manufacturing semiconductor device
TW096140924 2007-10-31

Publications (2)

Publication Number Publication Date
KR20090044963A true KR20090044963A (ko) 2009-05-07
KR101056944B1 KR101056944B1 (ko) 2011-08-17

Family

ID=40583354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080023815A KR101056944B1 (ko) 2007-10-31 2008-03-14 반도체 장치 제조방법

Country Status (3)

Country Link
US (1) US7772034B2 (ko)
KR (1) KR101056944B1 (ko)
TW (1) TW200919595A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3059330A (en) * 1958-07-21 1962-10-23 Bendix Corp Method of forming a pressure seal
US9559064B2 (en) 2013-12-04 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control in package-on-package structures
TWI582866B (zh) * 2014-04-03 2017-05-11 矽品精密工業股份有限公司 半導體封裝件之製法及其所用之支撐件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207475B1 (en) * 1999-03-30 2001-03-27 Industrial Technology Research Institute Method for dispensing underfill and devices formed
US7323360B2 (en) * 2001-10-26 2008-01-29 Intel Corporation Electronic assemblies with filled no-flow underfill
JP2003204030A (ja) * 2002-01-07 2003-07-18 Hitachi Ltd 半導体装置およびその製造方法
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US6821878B2 (en) * 2003-02-27 2004-11-23 Freescale Semiconductor, Inc. Area-array device assembly with pre-applied underfill layers on printed wiring board
US8278751B2 (en) * 2005-02-08 2012-10-02 Micron Technology, Inc. Methods of adhering microfeature workpieces, including a chip, to a support member
JP2007157792A (ja) * 2005-11-30 2007-06-21 Matsushita Electric Works Ltd ウェハースケール半導体パッケージの製造方法
TWI311806B (en) * 2006-05-12 2009-07-01 Chipmos Technologies Inc Cob type ic package for improving bonding of bumps embedded in substrate and method for fabricating the same
TWI325644B (en) * 2007-01-03 2010-06-01 Chipmos Technologies Inc Chip package and manufacturing thereof
US7977155B2 (en) * 2007-05-04 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level flip-chip assembly methods

Also Published As

Publication number Publication date
US7772034B2 (en) 2010-08-10
US20090111221A1 (en) 2009-04-30
KR101056944B1 (ko) 2011-08-17
TWI350572B (ko) 2011-10-11
TW200919595A (en) 2009-05-01

Similar Documents

Publication Publication Date Title
JP3718205B2 (ja) チップ積層型半導体装置およびその製造方法
US7132738B2 (en) Semiconductor device having multiple semiconductor chips stacked in layers and method for manufacturing the same, circuit substrate and electronic apparatus
US8377745B2 (en) Method of forming a semiconductor device
TW201312669A (zh) 半導體封裝結構的製造方法
TWI242863B (en) Heat dissipating structure and semiconductor package with the heat dissipating structure
KR20200034895A (ko) 반도체 패키지 및 그 제조방법
JP2007258721A (ja) フリップチップパッケージの製造方法、フリップチップアセンブリを製造するための基板、および、フリップチップアセンブリ
KR101056944B1 (ko) 반도체 장치 제조방법
TWI778560B (zh) 封裝結構及其製造方法
TWI311806B (en) Cob type ic package for improving bonding of bumps embedded in substrate and method for fabricating the same
CN101431030B (zh) 半导体装置的制造方法
CN108281398B (zh) 半导体封装件及其制造方法
TWI234213B (en) Chip package structure and process for fabricating the same
US8018075B2 (en) Semiconductor package, method for enhancing the bond of a bonding wire, and method for manufacturing a semiconductor package
JP3147106B2 (ja) 半導体装置
TWI385740B (zh) 銲線接合結構、強化銲線接合之方法及半導體封裝構造的製造方法
JP2002237566A (ja) 半導体装置の３次元実装構造体とその製造方法
JP2001077295A (ja) 半導体装置の製造方法
JP2004228117A (ja) 半導体装置および半導体パッケージ
KR101142341B1 (ko) 반도체 패키지의 제조방법
TWI275167B (en) Package structure and manufacturing method thereof
KR101096441B1 (ko) 박형 패키지 및 이를 이용한 멀티 패키지
TWI264101B (en) Method of flip-chip packaging including chip thermocompression
JPH11204572A (ja) 半導体装置の実装構造体及びその製造方法
TWM345344U (en) Flip-chip packaging structure with non-array bump

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee