CN101431030B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN101431030B
CN101431030B CN 200710169260 CN200710169260A CN101431030B CN 101431030 B CN101431030 B CN 101431030B CN 200710169260 CN200710169260 CN 200710169260 CN 200710169260 A CN200710169260 A CN 200710169260A CN 101431030 B CN101431030 B CN 101431030B
Authority
CN
China
Prior art keywords
substrate
chip
packing material
semiconductor device
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200710169260
Other languages
English (en)
Other versions
CN101431030A (zh
Inventor
蔡宪聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LIANCE SCIENCE AND TECHNOLOGY Co Ltd
UTAC Taiwan Corp
Original Assignee
LIANCE SCIENCE AND TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LIANCE SCIENCE AND TECHNOLOGY Co Ltd filed Critical LIANCE SCIENCE AND TECHNOLOGY Co Ltd
Priority to CN 200710169260 priority Critical patent/CN101431030B/zh
Publication of CN101431030A publication Critical patent/CN101431030A/zh
Application granted granted Critical
Publication of CN101431030B publication Critical patent/CN101431030B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种半导体装置的制造方法，提供一具有复数个电性连接垫且覆盖有一绝缘层的基板，其中所述绝缘层具有开口以露出所述电性连接垫，且在所述基板绝缘层上形成填充材料，以将芯片间隔复数个凸块压合在所述基板上，并且使该凸块电性连接至所述电性连接垫，并使所述填充材料填入及分布于芯片与基板之间以形成填充层，利用预先印刷的填充材料取代传统底部封装步骤，藉此降低半导体装置的生产成本及简化制程。

Description

半导体装置的制造方法
技术领域
本发明涉及一种半导体装置的制造方法，更具体地说，涉及一种覆晶式半导体装置的制造方法。
背景技术
覆晶式(Flip Chip)封装结构是一种先进的半导体封装技术，它与一般的打线式封装结构最主要的不同在于它所安装的半导体芯片是以正面朝下的倒置方式安置于基板上，并借由复数个焊块(Bump)焊结与电性连结至基板上。由于覆晶式封装结构不需要使用较占空间的焊线(Bonding Wires)将半导体芯片电性连接至基板，因此可使整体封装结构更为轻薄短小，同时提升电性质量。
图1A至1D是传统覆晶式封装结构的制造方法的示意图。
如图1A所示，首先提供基板1与芯片2，基板1具有第一表面10，在第一表面10上形成复数个电性连接垫11，芯片2具有主动面20与非主动面21，并在主动面20上形成复数个凸块22。
如图1B所示，以芯片倒置方式将芯片2接合于基板1上，并使凸块22与电性连接垫11电性连接。
如图1C所示，进行底部填胶(Underfilled)，以将填充材料23填入芯片2的主动面20与基板1的第一表面10之间的凸块间。
如图1D所示，通过封装模压(Molding)在芯片2的非主动面21与基板1的第一表面10上形成封装胶体24，以将芯片2、凸块22与基板1的第一表面10包覆于其中。
以上所述的覆晶式封装结构主要是使芯片2借由凸块22直接电性连接至基板1的电性连接垫11，以使该封装结构具有较佳电性连接质量，但该方法中使用的底部填胶的步骤使得该覆晶式封装结构的制造方法变得繁复，进而影响其制造效率。
鉴于前述问题，图2A至2C示意性地表示了一种可简化制造过程的覆晶式封装结构的制作方法。。
如图2A所示，首先提供基板3与芯片4，基板3具有第一表面30，在第一表面30上形成复数个电性连接垫3 1，并于第一表面30贴附各向异性导电接合胶/膜(Anisotropic Conductive Paste/Film；ACP/ACF)以形成接合层32，接合层32中具有导电粒子321，芯片4具有主动面40与非主动面41，在主动面40上形成复数个凸块42。
如图2B所示，以芯片倒置方式将芯片4接合至基板3，并使芯片凸块42借由导电粒子321电性连接至基板3的电性连接垫31。
如图2C所示，通过封装模压在芯片4的非主动面41与基板3的第一表面30上形成封装胶体43，以将芯片4、凸块42与基板3的第一表面30包覆于其中。
虽然前述的制造方法可利用各向异性导电接合胶/膜省略底部封胶的步骤，进而简化该封装结构的制造过程，但是各向异性导电接合胶/膜的价格非常昂贵，增加了制造成本，因此不符合经济效益。
另外，使用各向异性导电接合胶/膜时，为了增强芯片4与基板3的结合性，须对基板3的第一表面30进行粗糙化处理，如此使得该封装结构的制造过程更加繁琐。
因此，如何提升芯片与基板之间电性连接关系、简化封装结构的制造过程以及降低制造成本，成为现在亟待思考的课题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的之一在于提供一种可简化制造过程的半导体装置的制造方法。
本发明的另一目的在于提供一种可使半导体装置大量量产的半导体装置的制造方法。
本发明的再一目的在于提供一种可降低材料成本且符合经济效益的半导体装置的制造制法。
为达到上述目的，本发明提供一种半导体装置的制造方法，包括：提供一基板与一芯片，该基板具有第一表面，在第一表面上形成复数个电性连接垫且覆盖有一绝缘层，该绝缘层具有开口以露出所述电性连接垫，所述芯片具有主动面与非主动面，在主动面上形成凸块；在基板第一表面上设置填充材料；以及压合所述芯片与基板，且使所述凸块与电性连接垫电性连接，并使所述填充材料分布于芯片与基板之间，以形成填充层。
前述制造方法中还可在所述绝缘层的表面与芯片的非主动面之间形成封装胶体，以包覆芯片及凸块；所述压合方式可为热压合和热声波压合的其中之一；所述填充材料为可印刷的B阶段底部填胶/芯片贴附材料(Printable B-stage underfill/die attached material)，可利用诸如印刷、喷涂、旋涂等方式将其涂布于基板第一表面上，并加热形成B阶段(B-stage)的特性。
所述填充材料的印刷方式包括在基板绝缘层上设置模板，该模板具有至少两个开孔以露出绝缘层表面，这两个开孔分别位于所述开口的两侧，在开孔中印刷填充材料，接着移除该模板，在绝缘层上形成填充材料，且露出所述绝缘层开口，再加温烘烤该填充材料为B阶段(B-Stage)。该填充材料相邻所述开口的一侧的中央处形成朝向该开口突伸的尖端以使所述填充材料能迅速朝所述开口方向流动。
所述填充材料的另一设置方式是在所述基板绝缘层上设置一模板，该模板具有开孔以露出该绝缘层与位于该绝缘层开口中的电性连接垫；在开孔中印刷填充材料；以及移除该模板，以使该绝缘层上与该开口中形成有填充材料，并加温烘烤该填充材料为B阶段。
以上所述的制造方法的较佳的应用方式是应用于制造双倍速率动态随机存取存储器(Double Data Rate Dynamic Random AccessMemory；DDR DRAM)，特别是DDR III以及DDR IV。
另外，所述填充材料为可印刷的B阶段底部填胶/芯片贴附材料，具有较好的黏着性，因此所述芯片与基板相互结合时，基板的第一表面无需特意的粗糙化或平坦化处理，芯片与基板之间可借由该填充材料而具有较好的结合性。
预先印刷该填充材料，当芯片与基板相互结合时，该填充材料填满基板与芯片之间的空隙，并凝固成为填充层，便可省略底部填胶的步骤，并且该填充材料比各向异性导电接合胶/膜便宜，因此可降低制作半导体装置的材料成本，并可应用于量产半导体装置，进而符合经济效益。
附图说明
图1A至1D是现有半导体装置制造方法的示意图；
图2A至2C是另一现有半导体装置制造方法的示意图；
图3A至3H是本发明所述半导体装置制造方法的第一实施例的示意图；以及
图4A至4D是本发明所述半导体装置制造方法的第二实施例的示意图。
主要组件符号说明
1、3、5、5a        基板
10、30、50、50a    第一表面
11、31、51、51a    电性连接垫
2、4、6、6a        芯片
20、40、60、60a    主动面
21、40、61         非主动面
22、42、62、62a    凸块
23                 填充材料
32                 接合层
321                导电粒子
52、52a            绝缘层
520、520a          开口
53、53a            模板
530、530a          开孔
54、54a            填充材
55、55a            填充层
63                 封装胶体
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书揭示的内容轻易地了解本发明的其它优点与功效。
图3A至3H是本发明所述半导体装置制造方法的第一实施例的示意图。
如图3A所示，本发明所述半导体装置的制造方法包括提供一基板5，该基板5具有第一表面50，在第一表面50上形成复数个电性连接垫51，并在第一表面50上覆盖有一绝缘层52，该绝缘层52形成有开口520以露出电性连接垫51。
如图3B所示，在绝缘层52上设置一模板53，该模板53形成至少两个开孔530以露出绝缘层52的表面，这两个开孔530分别位于开口520的两侧。
如图3C所示，在开孔530中印刷填充材料54，该填充材料54可以是可印刷的B阶段底部填胶/芯片贴附材料。
如图3D、3E所示，移除模板53，在绝缘层52上形成填充材料54，且露出基板开口520，将填充材料54加温烘烤，使其形成为B-Stage，其中填充材料54分别位于开口520的两侧，并且填充材料54相邻开口520的一侧的中央处形成朝向开口520突伸的尖端540。
如图3F所示，提供一芯片6，该芯片6具有主动面60与非主动面61，在主动面60相对于所述基板5的电性连接垫51的位置处设有凸块62。
如图3G所示，将芯片6与基板5相互压合，压合方式可为热压合(thermo compression)或热声波压合(thermosonic compression)的其中之一，并使凸块62与电性连接垫51相互接合，同时填充材料54在受到压力与热作用下，由于尖端540朝向开口520突伸，因此填充材料54受到尖端540的引导，并且受到流体的毛细作用以及芯片6的压迫，大部分填充材料54会朝向开口520方向迅速流动，并且填满开口520，而位于开口520中的空气会分别从开口520相对未设有填充材料54的方向排出，待填充材料54填满开口520并且分布于芯片6与基板5之间凝固成型，便形成一填充层55。
如图3H所示，进行封装模压步骤，在绝缘层52的表面与芯片6的非主动面61形成包覆芯片6及凸块62的封装胶体63。
上述制造方法可应用于制作双倍速率动态随机存取存储器(Double Data Rate Dynamic Random Access Memory；DDR DRAM)，特别是DDR III以及DDR IV。
由于芯片6与基板5之间是由凸块62与电性连接垫51电性连接，因此二者具有较佳电性连接。另外，芯片6与基板5结合时，受到芯片6和基板5压迫的填充材料54会填满芯片6与基板5之间的空隙，并且凝固成型为填充层55，因此可省略底部填胶的步骤，从而简化半导体装置的制造过程以及降低成本。
所述填充材料54为B阶段底部填胶/芯片贴附材料，该材料具有较佳的黏着性，因此不需额外对基板5的第一表面50进行粗糙化处理，并且借助于具有较佳黏着性的填充材料54，基板5与芯片6可具有较佳的结合性。此外，填充材料54相比于各向异性导电接合胶/膜较为便宜。
图4A至4D，是本发明所述半导体装置制造方法的第二实施例的示意图，本实施例与前述实施例大致相同，主要差异在于填充材料的设置区域不同。
如图4A所示，基板5a的第一表面50a具有与第一实施例类似的电性连接垫51a与绝缘层52a，绝缘层52a形成有开口520a以露出电性连接垫51a，在绝缘层52a上设置一模板53a，模板53a形成有开孔530a以露出绝缘层52a的部分表面以及位于开口520a内的电性连接垫51a。
如图4B所示，在模板开孔530a中印刷填充材料54a，以使其分布在绝缘层52a的部分表面上以及基板开口520a中。
如图4C所示，移除模板53a，并加温烘烤(即B-Stage烘烤)填充材料54a。
如图4D所示，将主动面60a具有凸块62a的芯片与基板5a相互压合，并使凸块62a与电性连接垫51a相互接合，此时受压、受热的填充材料54a就会填充在芯片6a与基板5a之间，并且凝固成型为填充层55a。随后即可进行封装模压(未图示)。
综上所述，本发明利用预先涂布的可印刷的B阶段底部填胶/芯片贴附材料作为填充材54、54a，填充材料54、54a可简化现有覆晶结构中使用底部填胶步骤所需的繁复步骤，并且填充材料54、54a的价格也比现有覆晶结构中所使用的各向异性导电接合胶/膜便宜，因此，相比于现有覆晶结构，本发明可应用于大量量产而且更具经济效益。
以上所述的具体实施例，仅是用于说明本发明的特点及功效，并非用于限定本发明的可实施范围，在未脱离本发明以上所述精神与技术范围下，任何运用本发明所揭示内容而完成的等效改变及修饰，均仍应为权利要求涵盖。

Claims (8)

1.一种半导体装置的制造方法，包括：
提供基板与芯片，该基板具有第一表面，该第一表面具有复数个电性连接垫且覆盖有一绝缘层，该绝缘层形成有开口以露出所述电性连接垫，所述芯片具有主动面与非主动面，该主动面设有复数个凸块；
在所述基板的第一表面上设置一模板，该模板形成有至少两个开孔以露出所述绝缘层的部分表面，且该两个开孔分别位于所述开口的两侧；
在所述开孔中印刷填充材料；
移除所述模板，且露出所述基板开口，再加温烘烤该填充材料，其中，所述填充材料相邻所述开口的一侧的中央处形成朝向该开口突伸的尖端；以及
压合所述芯片与基板，电性连接所述凸块与电性连接垫，并通过尖端以使该填充材料能迅速向该开口方向流动，使所述填充材料分布于芯片与基板之间形成填充层，从而得到半导体装置。
2.如权利要求1所述的半导体装置的制造方法，还包括，在所述绝缘层的表面以及所述芯片的非主动面形成包覆芯片及凸块的封装胶体。
3.如权利要求1所述的半导体装置的制造方法，其中，所述填充材料经加温烘烤成为B阶段。
4.一种半导体装置的制造方法，包括：
提供基板与芯片，该基板具有第一表面，该第一表面具有多个电性连接垫且覆盖有一绝缘层，该绝缘层形成有开口以露出所述电性连接垫，所述芯片具有主动面与非主动面，该主动面设有多个凸块；
在所述绝缘层上设置一模板，该模板形成有开孔以露出所述基板绝缘层的部分表面以及位于所述基板开口中的电性连接垫；
在所述开孔中印刷填充材料；
移除所述模板，在所述绝缘层上以及所述基板开口中形成填充材料，再加温烘烤该填充材料；以及
压合所述芯片与基板，电性连接所述凸块与电性连接垫，使所述填充材料分布于芯片与基板之间形成填充层，从而得到半导体装置。
5.如权利要求4所述的半导体装置的制造方法，其中，所述填充材料经加温烘烤成为B阶段。
6.如权利要求1或4所述的半导体装置的制造方法，其中，所述压合方式可为热压合与热声波压合的其中之一。
7.如权利要求1或4所述的半导体装置的制造方法，其中，所述填充材料为可印刷的B阶段底部填胶或芯片贴附材料。
8.如权利要求1或4所述的半导体装置的制造方法，其中，所述半导体装置为双倍速率动态随机存取存储器。
CN 200710169260 2007-11-07 2007-11-07 半导体装置的制造方法 Expired - Fee Related CN101431030B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200710169260 CN101431030B (zh) 2007-11-07 2007-11-07 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200710169260 CN101431030B (zh) 2007-11-07 2007-11-07 半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN101431030A CN101431030A (zh) 2009-05-13
CN101431030B true CN101431030B (zh) 2010-08-11

Family

ID=40646321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710169260 Expired - Fee Related CN101431030B (zh) 2007-11-07 2007-11-07 半导体装置的制造方法

Country Status (1)

Country Link
CN (1) CN101431030B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524466B (zh) * 2020-06-11 2022-06-21 厦门通富微电子有限公司 一种显示装置的制备方法
CN111524465B (zh) * 2020-06-11 2022-06-21 厦门通富微电子有限公司 一种显示装置的制备方法
CN111564107B (zh) * 2020-06-11 2022-06-21 厦门通富微电子有限公司 一种显示装置的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499589A (zh) * 2002-11-04 2004-05-26 矽统科技股份有限公司 覆晶封装制程及其装置
CN1992238A (zh) * 2005-12-26 2007-07-04 阿尔卑斯电气株式会社 电路组件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499589A (zh) * 2002-11-04 2004-05-26 矽统科技股份有限公司 覆晶封装制程及其装置
CN1992238A (zh) * 2005-12-26 2007-07-04 阿尔卑斯电气株式会社 电路组件

Also Published As

Publication number Publication date
CN101431030A (zh) 2009-05-13

Similar Documents

Publication Publication Date Title
CN102738094B (zh) 用于堆叠的半导体封装构造及其制造方法
JP4023159B2 (ja) 半導体装置の製造方法及び積層半導体装置の製造方法
US20130127050A1 (en) Semiconductor device and manufacturing method therefor
US8552551B2 (en) Adhesive/spacer island structure for stacking over wire bonded die
US8803304B2 (en) Semiconductor package and manufacturing method thereof
CN105762084A (zh) 倒装芯片的封装方法及封装装置
JP2008258522A (ja) 半導体装置の製造方法
WO2013106973A1 (zh) 堆叠式半导体芯片封装结构及工艺
JP2000101016A (ja) 半導体集積回路装置
CN101431030B (zh) 半导体装置的制造方法
CN101853835B (zh) 倒装芯片封装的制造方法
TW201123402A (en) Chip-stacked package structure and method for manufacturing the same
CN103681358B (zh) 芯片封装基板和结构及其制作方法
KR101056944B1 (ko) 반도체 장치 제조방법
TWI311806B (en) Cob type ic package for improving bonding of bumps embedded in substrate and method for fabricating the same
CN102194707B (zh) 制造半导体结构的方法
JP2004193363A (ja) 半導体装置及びその製造方法
CN102556938B (zh) 芯片叠层封装结构及其制造方法
TWI435434B (zh) 省略中介板之半導體封裝方法及其使用之底晶片
CN100403532C (zh) 散热型球格阵列封装结构
CN101447443B (zh) 高频集成电路封装构造的制造方法
JP2004228117A (ja) 半導体装置および半導体パッケージ
TWI385740B (zh) 銲線接合結構、強化銲線接合之方法及半導體封裝構造的製造方法
TWI313924B (en) High frequency ic package for uniforming bump-bonding height and method for fabricating the same
TWI275167B (en) Package structure and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100811

Termination date: 20151107

EXPY Termination of patent right or utility model