CN1992238A - 电路组件 - Google Patents

电路组件 Download PDF

Info

Publication number
CN1992238A
CN1992238A CN 200610165987 CN200610165987A CN1992238A CN 1992238 A CN1992238 A CN 1992238A CN 200610165987 CN200610165987 CN 200610165987 CN 200610165987 A CN200610165987 A CN 200610165987A CN 1992238 A CN1992238 A CN 1992238A
Authority
CN
China
Prior art keywords
circuit substrate
circuit unit
terminal pad
central portion
main part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200610165987
Other languages
English (en)
Other versions
CN100521170C (zh
Inventor
本间友幸
千寻和夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Publication of CN1992238A publication Critical patent/CN1992238A/zh
Application granted granted Critical
Publication of CN100521170C publication Critical patent/CN100521170C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种在底部填料中没有气泡的电路组件。在本发明的电路组件中，通过没有形成凸块(10)的主体部(8)的下面中央部和用于缩小设置在与该下面中央部对置的电路基板(1)之间的间隙的凸部(T)的存在，而使底部填料迅速地流入到下面中央部和电路基板(1)之间，能够没有气泡且得到不会剥离底部填料的电子组件。

Description

电路组件
技术领域
本发明涉及适合使用于各种电子电路单元等的电路组件(module)。
背景技术
参照以往的电路组件相关的附图进行说明，图8为现有的电路组件相关的要部剖面图，图9为现有的电路组件相关的电路基板的俯视图，图10为现有的电路组件相关的半导体部件的仰视图，图11为表示现有的电路组件相关、底层填料(under-fill resin)的注入过程的说明图，图12未表示现有技术的电路组件相关、底层填料的注入后的状态的说明图。
接下来，基于图8～图10对现有的电路组件相关的结构进行说明，尤其如图9所示，在电路基板51具有以三列状态高密度配置为环状的多个连接盘部52，在位于该连接盘部52的中央部的电路基板51设置有空白部51a。
特别如图10所示，半导体部件53具有与连接盘52对应而设置在主体部54的下面的多个电极55和设置于该电极55的凸块(bump)56，在位于该电极55的中央部的主体部54设置有空白部54a。
并且，该半导体部件53配制在电路基板51上，电极55通过凸块56与连接盘部52连接，进行安装，并且在半导体部件53的主体部54和电路基板51之间具有通过分配器58(dispenser)设置由树脂构成的底部填料57的结构(参照例如专利文献1)。
此外，基于图11、图12对现有的电路组件相关的底部填料57的形成方法进行说明，首先在电路基板51上通过凸块56安装半导体部件53，之后如图11所示，在半导体部件53的附近配置有分配器58，通过分配器58在电路基板51和主体部54之间的间隙注入液状的底部填料57。
于是，如图11所示，液状的底部填料57首先从接近分配器58的位置依次通过毛细管现象流入到被高密度配置的凸块56间，并且如图12所示，凸块56的全体成为通过底部填料57覆盖的状态。
此时，液状的底部填料57迅速地流入到高密度配置的凸块56之间，因此在半导体部件53的位于主体部54的中央部的空白部54a和与该空白部54a相对的电路基板51的空白部51a之间处于产生了气泡(air void)59的状态，并且对该底部填料57硬化后，结束底部填料57的形成。
但是，关于现有的电路组件，在半导体部件53的位于主体部54的中央部的空白部54a和与该空白部54a相对的电路基板51的空白部51a之间处于产生了气泡59，如果外气温高，则气泡59膨胀，会产生底部填料剥离的问题。
发明内容
本发明正是鉴于现有技术的情况而提出的，其目的在于提供一种在底部填料中没有气泡的电路组件。
为了达到上述目的，本发明的特征在于，包括：多个电极形成在主体部的下面周边的半导体部件；设置有与电极对应的多个连接盘部的电路基板；连接电极和连接盘部的凸块；和在覆盖该凸块的状态下设置在电路基板和主体部之间的由树脂构成的底部填料，在没有形成凸块的主体部的下面中央部和与该下面中央部对置的电路基板之间，设置有用于使下面中央部和电路基板之间的间隙缩小的凸部。
这样构成的本发明，通过没有形成凸块的主体部的下面中央部和用于缩小设置在与该下面中央部对置的电路基板之间的间隙的凸部的存在，而使底部填料迅速地流入到下面中央部和电路基板之间，能够没有气泡且得到不会剥离底部填料的电子组件。
此外，本发明的特征在于，在上述发明中，凸部设置在电路基板和主体部的任一方或双方。这样构成的本发明能够在电路基板和主体部之间适当地选择凸部的形成，适当地形成凸部。
此外，本发明的特征在于，在上述发明中，在电路基板具有在露出连接盘部的状态下形成的抗蚀膜和设置在与下面中央部对置的位置的层状部，上述凸部通过上述抗蚀膜和上述层状部之间的叠加而形成。
这样构成的本发明将抗蚀膜和层状部设置在电路基板，因此能够在电路基板的制造时同时形成凸部，可得到良好的生产性。
此外，本发明的特征在于，在上述发明中，层状部通过由导电材料构成的虚拟连接盘部或由绝缘材料构成的绝缘层形成。这样构成的本发明，在虚拟连接盘部形成连接盘部时，绝缘层也能以与抗蚀膜相同的材料形成，得到生产性良好且廉价的电路组件。
此外，本发明的特征在于，在上述发明中，层状部由多个岛状部形成。这样构成的本发明，岛状部通过中央部的空白状态而选定任意的形状，可得到具有自由度的电路组件。
此外，本发明的特征在于，在上述发明中，在连接盘部具有沿下面中央部侧延伸的图案，在该图案上设置有抗蚀膜，形成为由图案和抗蚀膜构成的厚度与凸部的厚度相同。
这样构成的本发明，通过将图案延伸设置在下面中央部侧，而能够小型化并在连接盘部附近通过图案能够使底部填料所引起的固着可靠。
本发明通过用于缩小设置在主体部的下面中央部和电路基板之间的间隙的凸部的存在，而使底部填料迅速地流入到下面中央部和电路基板之间，能够没有气泡且得到不会剥离底部填料的电子组件。
附图说明
图1是本发明的电路组件的第一实施例相关的要部剖面图。
图2是本发明的电路组件的第一实施例相关的电路基板的俯视图。
图3是表示本发明的电路组件的第一实施例相关、底部填料的注入过程的说明图。
图4是表示本发明的电路组件的第一实施例相关、底部填料的注入后的状态的说明图。
图5是本发明的电路组件的第二实施例相关的要部剖面图。
图6是本发明的电路组件的第二实施例相关的电路基板的俯视图。
图7是本发明的电路组件的第三实施例相关的电路基板的俯视图。
图8是现有的电路组件相关的要部剖面图。
图9是现有的电路组件相关的电路基板的俯视图。
图10是现有的电路组件相关的半导体部件的仰视图。
图11是表示现有的电路组件相关、底部填料的注入过程的说明图。
图12是表示现有的电路组件相关、底部填料注入后的状态的说明图。
图中：1-电路基板；1a-空白部；2-连接盘部；2a、2b-图案；3-布线图案；4-过孔导体；5-层状部；6-抗蚀膜；T-凸部；7-半导体部件；8-主体部；8a-空白部；9-电极；10-凸块；11-底部填料；12-分配器。
具体实施方式
下面参照附图对本发明的实施方式进行说明，图1是本发明的电路组件的第一实施例相关的要部剖面图，图2是本发明的电路组件的第一实施例相关的电路基板的俯视图，图3是本发明的电路组件的第一实施例相关、表示底部填料的注入后的状态的说明图。
此外，图5为本发明的电路组件的第二实施例相关的要部剖面图，图6为本发明的电路组件的第二实施例相关的电路基板的俯视图，图7是本发明的电路组件的第三实施例相关的电路基板的俯视图。
接下来，基于图1、图2对本发明的电路组件的第一实施例的结构进行说明，电路基板1由低温烧成陶瓷(LTCC)等的多层基板构成，在表面具有以一列状态配置为环状的多个连接盘部2、设置在叠层内的布线图案3和连接连接盘部2和布线图案3之间的过孔导体4。
该电路基板1在连接盘2的中央部设置有空白部1a，在该空白部1a设置有由多个岛状部构成的层状部5。该层状部5由在该实施例中没有电连接的导电材料构成的虚拟(dummy)连接盘部形成。
此外，在电路基板1的表面在漏出连接盘部2的状态下设置有抗蚀膜6，该抗蚀膜6设置在包括层状部5上的电路基板1的表面且在空白部1a中通过互相重叠的层状部5和抗蚀膜6形成凸部T。
另外，该凸部T也可使用由抗蚀剂等的绝缘材料构成的绝缘层来代替层状部的虚拟连接盘部，此外凸部T当然也可适用于各种方式。
半导体部件7由裸芯片(bare chip)等构成，具有主体部8、与连接盘部2对应而设置在主体部8的下面的多个电极9和设置在该电极9的凸块10，在位于该电极9的中央部的主体部8的下面中央部设置有空白部8a。
该半导体部件7配置在电路基板1上，电极9通过凸块10与连接盘部2连接，进行安装，并且在半导体部件7的主体部8和电路基板1之间设置有由树脂构成的底部填料11，通过该底部填料11在覆盖凸块10的状态下将主体部8和电路基板1固着。
另外，在此虽然未图示，但在电路基板1上搭载有各种电子部件，处于形成期望的电路的状态。
此外，在半导体部件7安装在电路基板1时，处于主体部8的空白部8a和电路基板1的空白部1a相互对置的状态，并且该空白部1a、8a间的间隙通过凸部T变小，由此底部填料11通过毛细管现象迅速流入。
接下来，基于图3、图4对本发明的电路组件相关的底部填料11的形成方法进行说明，首先在电路基板1中通过凸块10安装有半导体部件7，之后如图3所示，在半导体部件7的附近配置有分配器12，通过分配器12在电路基板1和主体部8之间的间隙注入液状的底部填料11。
于是，液状的底部填料11首先从接近分配器12的位置依次通过毛细管现象流入到凸块10间以及凸部T和主体部8之间，如图3所示，底部填料11在凸块10间和凸部T的位置大致均等地流入。
并且，如果继续底部填料11的注入，则如图4所示，底部填料11流入到主体部8和电路基板1之间的间隙整体中，覆盖连接盘10，并且能够形成没有气泡的底部填料11，此外，在流入底部填料11后，通过对液状的底部填料11加热而进行硬化，结束底部填料11的形成。
此外，图5、图6表示本发明的电路组件的第二实施例，对该第二实施例进行说明，则连接盘部2具有沿电路基板1的空白部1a侧(主体部8的下面中央部)延伸的图案2a，在该图案2a的端部的位置连接盘部2通过过孔导体4与布线图案3连接。
并且，在该图案2a上设置有抗蚀膜6，形成为由该抗蚀膜6和图案2a构成的厚度与凸部T的厚度相同，其他的结构与上述第一实施例相同，对同一部件赋予相同的符号，并在此省略说明。
此外，图7表示本发明的电路组件的第三实施例，对该第三实施例进行说明，连接盘部2以两列状态配置为环状，位于内侧的连接盘部2，在电路基板1的空白部1a侧(主体部8的下面中央部)具有图案2a，在该内侧的图案2a的端部的位置连接盘部2通过过孔导体4与布线图案3连接。
位于外侧的连接盘部2具有延伸到半导体部件7外侧的图案2b，在该外侧的图案2b的端部的位置连接盘部2通过过孔导体4与布线图案3连接。
并且，关于内侧和外侧的连接盘2，半导体部件7通过连接盘10连接，其他构成与上述第二实施例相同，对同一部件赋予相同的编号，在此省略其说明。
另外，上述实施例的凸部T以设置在电路基板1侧进行了说明，但也可设置在半导体部件7的主体部8，此外，凸部T也可设置在电路基板1和半导体部件7这两个中。

Claims (6)

1.一种电路组件，其特征在于，包括：
半导体部件，在主体部的下面周边形成有多个电极；
电路基板，设置有与所述电极对应的多个连接盘部；
连接所述电极和所述连接盘部的凸块；和
在覆盖该凸块的状态下由设置在所述电路基板和所述主体部之间的树脂构成的底部填料，
在没有形成所述凸块的所述主体部的下面中央部和与该下面中央部对置的所述电路基板之间，设置有用于使所述下面中央部和所述电路基板之间的间隙缩小的凸部。
2、根据权利要求1所述的电路组件，其特征在于，
所述凸部设置于所述电路基板和所述主体部的任一方或双方。
3、根据权利要求1所述的电路组件，其特征在于，
在所述电路基板具有以露出所述连接盘部的状态下形成的抗蚀膜和设置在与所述下面中央部对置的位置的层状部，所述凸部通过所述抗蚀膜和所述层状部之间的叠加而形成。
4、根据权利要求3所述的电路组件，其特征在于，
所述层状部通过由导电材料构成的虚拟连接盘部或由绝缘材料构成的绝缘层形成。
5、根据权利要求4所述的电路组件，其特征在于，
所述层状部由多个岛状部形成。
6、根据权利要求3所述的电路组件，其特征在于，
在所述连接盘部具有在所述下面中央部侧延伸的图案，在该图案上设置有所述抗蚀膜，由所述图案和所述抗蚀膜构成的厚度与所述凸部的厚度相同。
CN 200610165987 2005-12-26 2006-12-12 电路组件 Expired - Fee Related CN100521170C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005372600 2005-12-26
JP2005372600A JP2007173724A (ja) 2005-12-26 2005-12-26 回路モジュール

Publications (2)

Publication Number Publication Date
CN1992238A true CN1992238A (zh) 2007-07-04
CN100521170C CN100521170C (zh) 2009-07-29

Family

ID=38214358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610165987 Expired - Fee Related CN100521170C (zh) 2005-12-26 2006-12-12 电路组件

Country Status (3)

Country Link
JP (1) JP2007173724A (zh)
CN (1) CN100521170C (zh)
TW (1) TW200733321A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431030B (zh) * 2007-11-07 2010-08-11 联测科技股份有限公司 半导体装置的制造方法
WO2023103497A1 (zh) * 2021-12-08 2023-06-15 荣耀终端有限公司 芯片结构、芯片结构的制作方法、电子设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6562076B2 (ja) 2015-07-13 2019-08-21 株式会社村田製作所 樹脂基板、部品搭載樹脂基板およびその製造方法
JP6699432B2 (ja) * 2016-07-29 2020-05-27 豊田合成株式会社 発光装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431030B (zh) * 2007-11-07 2010-08-11 联测科技股份有限公司 半导体装置的制造方法
WO2023103497A1 (zh) * 2021-12-08 2023-06-15 荣耀终端有限公司 芯片结构、芯片结构的制作方法、电子设备

Also Published As

Publication number Publication date
JP2007173724A (ja) 2007-07-05
TW200733321A (en) 2007-09-01
CN100521170C (zh) 2009-07-29

Similar Documents

Publication Publication Date Title
US7956454B2 (en) Wiring board and ceramic chip to be embedded
CN1266764C (zh) 半导体器件及其制造方法
CN1140783C (zh) 压力传感器及其制造方法
CN1235275C (zh) 半导体模块及制造半导体模块的方法
CN101080958A (zh) 部件内置模块及其制造方法
CN1577813A (zh) 电路模块及其制造方法
CN101044805A (zh) 复合多层基板及其制造方法
CN1744313A (zh) 具有堆叠的半导体元件的半导体装置
CN1551712A (zh) 电子电路的连接结构及其连接方法
CN1418374A (zh) 叠层中的垂直电互连
CN1692682A (zh) 使用弹性体芯和导电金属外壳或网孔制造的岸面栅格阵列
CN1674280A (zh) 叠层式电子部件
CN1977365A (zh) 贯通基板、内插器以及贯通基板的制造方法
CN1324698C (zh) 陶瓷多层衬底及其制造方法
CN1992238A (zh) 电路组件
CN1949499A (zh) 配线板，半导体器件以及制造半导体器件的方法
CN1528014A (zh) 芯片引线框架
CN1809919A (zh) 电子器件、组件及制造电子器件的方法
CN1541414A (zh) 具有侧向连接的电容器的电子组件及其制造方法
CN1541412A (zh) 制造半导体模块的方法以及按照该方法制造的模块
CN1540421A (zh) 半导体装置及其制造方法以及电子装置及其制造方法
CN1551344A (zh) 半导体装置和层叠型半导体装置以及它们的制造方法
CN1705085A (zh) 电路装置的制造方法
CN1909225A (zh) 半导体装置及半导体芯片
CN1324668C (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090729

Termination date: 20101212