JP5569400B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP5569400B2
JP5569400B2 JP2011002289A JP2011002289A JP5569400B2 JP 5569400 B2 JP5569400 B2 JP 5569400B2 JP 2011002289 A JP2011002289 A JP 2011002289A JP 2011002289 A JP2011002289 A JP 2011002289A JP 5569400 B2 JP5569400 B2 JP 5569400B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
resin
phase
resin mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011002289A
Other languages
English (en)
Other versions
JP2012146745A (ja
Inventor
大輔 原田
高久 金子
祥和 鈴木
卓也 門口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011002289A priority Critical patent/JP5569400B2/ja
Publication of JP2012146745A publication Critical patent/JP2012146745A/ja
Application granted granted Critical
Publication of JP5569400B2 publication Critical patent/JP5569400B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体パワー素子が形成された半導体チップをヒートスプレッダと呼ばれる放熱板に搭載したのち、樹脂モールドして一体構造とする半導体モジュールおよびその製造方法に関するもので、例えば、上アーム(ハイサイド側素子)と下アーム(ローサイド側素子)の半導体パワー素子を形成した2つの半導体チップを複数組備え、各半導体チップを樹脂モールド部にモールドした構造の半導体モジュール等に適用すると好適である。
従来、特許文献1において、半導体パワー素子が形成された複数の半導体チップをヒートスプレッダ呼ばれる金属板上に搭載したのち、樹脂モールドして一体構造とした半導体モジュールが開示されている。この半導体モジュールは、金属板と複数の半導体チップとをはんだ等を介して電気的に接続すると共に、半導体チップに形成されたパッドと制御端子とをワイヤボンディングにて電気的に接続したのち、樹脂モールド部によって半導体チップと金属板などを覆うことで一体化した構造とされている。
一方、特許文献2において、冷却用フィンの上に絶縁材を介して半導体チップを搭載し、半導体チップを樹脂モールドした構造の半導体モジュールが開示されている。この半導体モジュールも、コンバータが形成された半導体チップとインバータが形成された半導体チップを共に冷却用フィン上に搭載し、これらを樹脂モールドすることで冷却用フィンや半導体チップ等を一体化した構造とされている。
ところで、複数の半導体チップすべてを単に樹脂モールドしたのでは、モールド樹脂の体積が大きくなり、成形後に樹脂モールド部が収縮する際に生じる応力が冷熱にて膨張収縮する際に大きくなる。この応力により、半導体モジュールの構成部品、例えば半導体チップ、絶縁材、はんだ、樹脂モールド部などが破壊されたり、これら各構成部品の界面の剥離が生じたりするという問題が起こる。特に、特許文献2に記載したような冷却用フィンと一体構造とされる半導体モジュールでは、冷却用フィンを構成する材料と樹脂モールド部を構成する樹脂との線膨張の差が大きくなり、更に大きな応力を発生させることになって、上記問題を発生させ易くする。
その一方で、特許文献3に記載されているように、冷却用フィン上の基板に設けられた半導体チップ毎にポッティングレジンでモールドし、各半導体チップに対応するモールド間に間隙(溝)を形成したものも知られている。この場合、モールド樹脂の体積が小さくなるため、成形後に樹脂モールド部が収縮する際に生じる応力が小さくなり、上記問題を生じ難くすることができる。
特開2008−182074号公報 特開平11−204700号公報 特開2007−157863号公報
しかしながら、特許文献3に記載されているように、ポッティングで各半導体チップをモールドする場合には、液状の樹脂材をポッティングする際に、樹脂材の粘性の程度によってはこの樹脂材が半導体チップよりも外側に広がって、形成しようとする間隙を埋めてしまうという問題が生じる。そこで、各半導体チップを成形型に配置し、型に樹脂を注入することで、確実に各半導体チップ間に間隙を形成することが考えられる。しかし、例えば3相交流モータを駆動するインバータ回路においては、スイッチング素子となる半導体チップは6個必要となり、複数の交流モータを駆動する場合や1つの交流モータに対し並列でインバータ回路を形成する場合には、6×n個の半導体チップが必要となる。この場合、成形型で、各半導体チップ間に特許文献3に開示されているような間隙を有するモールド部分を形成しようとした場合、成形型のランナ及びゲート(出入口)が複数必要となり、成形型の装置が複雑化するという問題が生じる。
本発明は上記点に鑑みて、複数の半導体チップを樹脂モールドし、樹脂モールド部分が成形型により成形された半導体モジュールにおいて、樹脂モールド部分の成形が煩雑になることを抑制しつつ、樹脂成形後に樹脂モールド部が収縮する際の応力が冷熱にて膨張収縮する際に大きくなることを抑制し、樹脂モールド部や各構成部品が破壊されたり、各構成部品の界面が剥離したりすることを抑制できるようにすることを目的とする。
上記目的を達成するため、請求項1に記載の発明では、半導体パワー素子が形成された半導体チップ(11)の間において、樹脂モールド部(16)を分割して区画する樹脂モールド部(16)の厚みと同じ深さの分割溝(16a)を形成しつつ、冷却プレート(18)の表面側に搭載された半導体チップ(11)のうち、隣接する複数の半導体チップ(11)は、分割溝(16a)が形成されることなく樹脂モールド部(16)にてモールドされた半導体チップモールド群とされ、分割溝(16a)は、半導体チップモールド群毎に形成されていることを特徴としている。
このような構成とすれば、複数の半導体チップ(11)を樹脂モールドし、樹脂モールド部(16)が成形型により成形された半導体モジュールにおいて、樹脂モールド部(16)の成形が煩雑になることを抑制しつつ、樹脂成形後に樹脂モールド部(16)が収縮する際の応力が冷熱にて膨張収縮する際に大きくなることを抑制し、樹脂モールド部(16)や各構成部品が破壊されたり、各構成部品の界面が剥離したりすることを抑制できる。
また、請求項に記載の発明では、半導体パワー素子は、インバータ(1)と回転部(3)とを備える三相交流回転機のインバータ(1)を構成しており、半導体チップモールド群は、回転部(3)に対して電流流れの上流側に位置する半導体パワー素子が集合した上アーム半導体チップモールド群と、回転部(3)に対して電流流れの下流側に位置する半導体パワー素子が集合した下アーム半導体チップモールド群とを備え、分割溝(16a)は、上アーム半導体チップモールド群と、下アーム半導体チップモールド群との間に形成されていることを特徴としている。
このように、上アーム半導体チップモールド群と下アーム半導体チップモールド群とに分割して異なる樹脂モールド部(16)にて覆うようにすれば、一方のアームに発熱が集中した際(例えば、インバータ(1)におけるアーム間での短絡時)に、他方のアームの半導体チップ(11)に熱や熱膨張による歪みが伝わることを抑制でき、その影響を与えないようにすることができる。
請求項に記載の発明では、半導体チップモールド群は、三相の各相において回転部(3)に対して電流流れの上流側及び下流側の半導体パワー素子が集合したU相半導体チップモールド群と、V相半導体チップモールド群と、W相半導体チップモールド群とを備え、分割溝(16a)は、U相半導体チップモールド群とV相半導体チップモールド群とW相半導体チップモールド群の間にそれぞれ形成されていることを特徴としている。
このように、各相毎に半導体チップモールド群を構成すれば、一相に発熱が集中した際(例えば、回転部(3)のロック時やインバータ(1)における一相短絡時)に、他の相の半導体チップに熱や熱膨張による歪みが伝わることを抑制でき、その影響を与えないようにすることができる。
さらに、請求項に記載の発明では、U相半導体チップモールド群とV相半導体チップモールド群とW相半導体チップモールド群における各2つの半導体パワー素子は並設されるとともに、各半導体パワー素子は制御端子とワイヤ線(22)によって接続されており、U相半導体チップモールド群とV相半導体チップモールド群とW相半導体チップモールド群における各2つの半導体パワー素子制御端子は、並設方向において逆方向に延出されていることを特徴としている。
このような配置によって、成形型のゲートの入口と出口を並設方向において一端と他端に設ければ、型内にモールド樹脂を注入するときにワイヤ流れを抑制できる。
請求項に記載の発明では、半導体チップモールド群には、樹脂モールド部(16)の厚みよりも浅くされ、半導体チップモールド群に含まれる半導体チップ(11)を半導体チップ(11)毎に区画する区画溝(16b)が形成されていることを特徴としている。
このように、樹脂モールド部(16)の厚みよりも浅い区画溝(16b)により、樹脂モールド部(16)が部分的に薄くされることで区画されるようにしても良い。このような構造の場合、樹脂モールド部(16)の厚さと同じ深さの溝(16a)にて樹脂モールド部(16)を分割する場合と比較すれば、樹脂成形後に樹脂モールド部(16)が収縮する際の応力の抑制効果が多少低下するものの、それでも応力の抑制効果を発揮することが可能となる。そして、このように樹脂モールド部(16)を一体化構造にできれば、樹脂モールド時に樹脂を注入する際のゲートをそれぞれ1つずつ備えるだけで済むため、成形型の複雑化を防止することが可能となる。
請求項に記載の発明では、冷却プレート(18)の裏面側には、冷却フィン(18a)が備えられていることを特徴としている。
このように、冷却プレート(18)の裏面側に冷却フィン(18a)を付けた構造としても良い。このように、冷却プレート(18)の裏面側に冷却フィン(18a)を備えた構造とする場合、成形後に樹脂モールド部が収縮する際に生じる応力が更に大きくなる。このため、応力の抑制がより効果的となる。
請求項に記載の発明では、金属にて構成された冷却プレート(18)を備え、該冷却プレート(18)の表面側に絶縁材(17)を介して半導体パワー素子が形成されていることを特徴としている。このように、例えば、冷却プレート(18)の表面側に絶縁材(17)を介して半導体パワー素子が形成される形態とすることができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態にかかる半導体モジュール10が適用されるインバータ1の回路図である。 (a)は、半導体モジュール10の上面図、(b)は、(a)のA−A’矢視断面図である。 半導体モジュール10の上面レイアウトである。 成形型による樹脂モールド部16の成形の様子を模式的に示した断面図である。 樹脂モールド部16を成形する際の樹脂の注入方向を示した上面模式図である。 本発明の第2実施形態にかかる半導体モジュール10の部分透過上面図である。 成形型による樹脂モールド部16の成形の様子を模式的に示した断面図である。 樹脂モールド部16を成形する際の樹脂の注入方向を示した上面模式図である。 本発明の第3実施形態にかかる半導体モジュール10を示した図であり、(a)は半導体モジュール10の上面図、(b)は、(a)のB−B’断面図である。 成形型による樹脂モールド部16の成形の様子を模式的に示した断面図である。 樹脂モールド部16を成形する際の樹脂の注入方向を示した上面模式図である。 本発明の第4実施形態にかかる半導体モジュール10を示した上面図である。 他の実施形態で説明する冷却プレート18の他の構造例を示した半導体モジュール10の断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
(第1実施形態)
本発明の第1実施形態について説明する。本実施形態では、本発明の一実施形態にかかる半導体モジュールの適用例として、回転部に相当する三相交流モータと当該三相交流モータの駆動用のインバータとを有する三相交流回転機のインバータを例に挙げて説明する。
図1は、インバータ1の回路図である。図1に示すように、インバータ1は、直流電源2に基づいて負荷である三相交流モータ3を交流駆動するためのもので、昇圧回路4とインバータ出力回路5とを備えた構成とされている。
昇圧回路4は、直列接続した上下アーム41、42と、リアクトル43およびコンデンサ44にて構成されている。上下アーム41、42は、それぞれ、IGBT41a、42aとフリーホイールダイオード(以下、FWDという)41b、42bが並列接続された構成とされ、上下アーム41、42の間にリアクトル43を介して直流電源2の正極側が接続されている。また、リアクトル43よりも直流電源2側において、直流電源2と並列的にコンデンサ44が接続されている。このようにして昇圧回路4が構成されている。
このように構成される昇圧回路4では、上アーム41のIGBT41aをオフ、下アーム42のIGBT42aをオンしているときに直流電源2からの電力供給に基づいてリアクトル43がエネルギーを蓄積する。例えば直流電源2は288Vの電圧を発生させる200V系のバッテリであり、この高電圧に基づいてリアクトル43にエネルギーが蓄えられる。そして、上アーム41のIGBT41aをオン、下アーム42のIGBT42aをオフすると、リアクトル43に蓄積されているエネルギーがインバータ出力回路5への電源供給ライン6に直流電源2よりも大きな電源電圧(例えば650V)を印加する。このような上下アーム41、42のIGBT41a、42aのオンオフ動作を交互に繰り返し行うことで、一定の電源電圧をインバータ出力回路5側に供給することができる。
なお、昇圧回路4とインバータ出力回路5との間において、電源供給ライン6とGNDライン7との間にコンデンサ8および抵抗9が並列的に接続されている。コンデンサ8は、平滑用コンデンサであり、昇圧回路4における上下アーム41、42のIGBT41a、42aのスイッチング時のリプルの低減やノイズの影響を抑制して一定な電源電圧を形成するために用いられる。抵抗9は、放電抵抗であり、昇圧回路4における上アーム41のIGBT41aのオフ時に、コンデンサ8に蓄えられているエネルギーを消費するために備えられている。
インバータ出力回路5は、直列接続した上下アーム51〜56が三相分並列接続された構成とされ、上アーム51、53、55と下アーム52、54、56との中間電位を三相交流モータ3のU相、V相、W相の各相に順番に入れ替えながら印加する。すなわち、上下アーム51〜56は、それぞれ、IGBT51a〜56aおよびFWD51b〜56bを備えた構成とされ、各相の上下アーム51〜56のIGBT51a〜56aがオンオフ制御されることで、三相交流モータ3に対して周期の異なる三相の交流電流を供給する。これにより、三相交流モータ3の駆動を可能としている。
本実施形態では、インバータ出力回路5を構成する各アーム51〜56それぞれを構成する半導体チップを一体構造としたもの、つまり6つの半導体パワー素子を樹脂モールドした6in1構造の半導体モジュールとしている。
図2(a)に、半導体モジュール10の上面図を示すと共に、図2(b)に、図2(a)のA−A’矢視断面図を示す。また、図3に、半導体モジュール10の上面レイアウトを示す。以下、図2および図3を参照して本実施形態に係る半導体モジュール10の構成について説明する。なお、図2(a)は断面図ではないが、図を見易くするために、部分的にハッチングを示してある。
図2および図3に示すように、半導体モジュール10は、半導体チップ11、放熱板12、第1、第2電気配線13、14、制御端子15を1アーム分の構成部品ブロックとして、6組の構成部品ブロックを3組ずつに分割して樹脂モールド部16にて覆った構成とされ、これらが1枚の絶縁材17を介して1枚の冷却プレート18上に搭載された構成とされている。冷却プレート18の表面に配置した絶縁材17の上に各構成部品ブロックを配置したのち、3組ずつに分割して樹脂モールド部16にてモールドすることで、半導体モジュール10を一体化した構造としている。なお、樹脂モールド部16にて覆った6アーム分の構成部品ブロックそれぞれの詳細構造は、若干異なっているものの基本構造が同様であるため、まずは樹脂モールド部16にて覆っている構成部品ブロックの基本構造を構成している各部品について説明する。
半導体チップ11には、上アーム51、53、55もしくは下アーム52、54、56のいずれかが形成されている。本実施形態では、半導体チップ11に形成されるIGBT51a〜56aおよびFWD51b〜56bを基板垂直方向に電流を流す縦型素子として形成しており、半導体チップ11の表面側と裏面側に各種パッドが形成されている。具体的には、図3に示すように、半導体チップ11の表面側には、IGBT51a〜56aのゲートに接続されるパッド110が形成されていると共に、IGBT51a〜56aのエミッタおよびFWD51b〜51dのカソードに接続されるパッド111が形成されている。また、裏面側は、裏面全面がIGBT51a〜56aのコレクタおよびFWD51b〜51dのアノードに繋がるパッドとされている。
放熱板12は、ヒートスプレッダに相当するものであり、半導体チップ11における裏面側において、はんだ20を介して、IGBT51a〜56aのコレクタおよびFWD51b〜56bのカソードと接続されている。放熱板12のうちの裏面側、つまり半導体チップ11が配置される面と反対側の面は樹脂モールド部16から露出させられており、この露出部分において放熱が行えるようになっている。
第1電気配線13は、半導体チップ11の正極端子を構成するものであり、放熱板12に対して第1電気配線13が一体成形もしくは溶接等によって接合され、放熱板12を介して半導体チップ11の裏面側に備えられたパッドに電気的に接続されている。
第2電気配線14は、半導体チップ11の負極端子を構成するものであり、はんだ21を介して半導体チップ11の表面側のIGBT51a〜56aのエミッタおよびFWD51b〜51dのカソードに接続されるパッド111に電気的に接続されている。
制御端子15は、IGBT51a〜56aのゲート配線となるもので、半導体チップ11の表面側に形成されたIGBT51a〜56aのゲートに接続されるパッド110にボンディングワイヤ22を介して電気的に接続されている。制御端子15における半導体チップ11とは反対側の端部は、樹脂モールド部16から露出させられており、この露出部分を通じて外部との接続が行えるように構成されている。
樹脂モールド部16は、放熱板12の表面側に上述した各部、つまり、はんだ20、21やボンディングワイヤ22による電気的な接続を終えた半導体チップ11、第1、第2電気配線13、14、制御端子15を搭載したのち、これらを成形型に設置し、その成形型内に樹脂を注入してモールド化することで構成される。この樹脂モールド部16により、第1、第2電気配線13、14および制御端子15の露出箇所以外が覆われることで、半導体チップ11などが保護されている。
以上が本実施形態の半導体モジュール10に備えられる構成部品ブロックの基本構造を構成している構成部品および樹脂モールド部16の詳細構成である。次に、本実施形態の6in1構造の半導体モジュール10の各構成部品ブロックおよび樹脂モールド部16の詳細について説明する。
上述した各構成部品ブロックに含まれる半導体チップ11は、図3に示すように、半導体チップ11a〜11fの6つあり、半導体チップ11a〜11fそれぞれに対してインバータ出力回路5における各アーム51〜56を形成してある。半導体チップ11a〜11cには3つの上アーム51、53、55がそれぞれ形成してあり、半導体チップ11d〜11fには3つの下アーム52、54、56がそれぞれ形成してある。
半導体チップ11a〜11cは同じ一枚の放熱板12a上に配置された状態で樹脂モールドされており、半導体チップ11d〜11fはそれぞれ異なる放熱板12b〜12d上に配置された状態で樹脂モールドされている。樹脂モールド部16の一部は絶縁材17からはみ出しており、そのはみ出した部分において冷却プレート18に接合されている。
半導体チップ11a〜11cには個々に第2電気配線14a〜14cが備えられているが、第1電気配線13は共通した1つとされている。この第1電気配線13が電源供給ライン6に電気的に接続されている。また、第2電気配線14a〜14cは二方向において樹脂モールド部16から外部に引き出された構造とされ、一方が三相交流モータ3に接続され、他方が半導体チップ11d〜11eが接続された放熱板12b〜12dにそれぞれ接続される。つまり、半導体チップ11a〜11cの第2電気配線14a〜14cが半導体チップ11d〜11fの第1電気配線13d〜13fも兼ねた構成とされている。そして、半導体チップ11d〜11fの第2電気配線14も共通した1つとされている。また、各半導体チップ11a〜11fからはボンディングワイヤ22a〜22fを介して制御端子15a〜15fが外部に引き出されている。このような構成とされることで、各上下アーム51〜56が図1に示した接続形態となるようにしてある。
そして、このように構成されたアーム51〜56を構成する半導体チップ11a〜11fを3組ずつ、紙面左側に並べられた3つの上アーム51、53、55が形成された半導体チップ11a〜11cを1つの樹脂モールド部16にて覆い、紙面右側に並べられた3つの下アーム52、54、55が形成された半導体チップ11d〜11fをもう1つの樹脂モールド部16にて覆うようにしている。つまり、樹脂モールド部16を上アーム51、53、55が形成された半導体チップ11a〜11cと下アーム52、54、56が形成された半導体チップ11d〜11fとの間において溝(分割溝)16aにて二つに分断した構造としている。
換言すれば、上アーム51、53、55を構成する3組と、下アーム52、54、56を構成する3組とに区画し、それらをそれぞれ異なる樹脂モールド部16によってモールドしている。樹脂モールド部16には、深さが樹脂モールド部16の厚みと同じとされた溝16aが設けられており、この溝16aによって樹脂モールド部16が上アーム側と下アーム側に分割されることで2つにされている。このため、分割された各樹脂モールド部16は、三組分の構成部品ブロックに備えられた半導体チップ11等を覆うだけの体積とされている。
このように、複数の半導体チップ11a〜11f等を樹脂モールド部16にて覆い、樹脂モールド部16を溝16aにて複数に分割して区画している。そして、隣接する半導体チップ11a〜11fの間については、溝16aが形成されることなく同じ樹脂モールド部16内に複数個が含められるようにし、半導体チップモールド群が構成されるようにしている。例えば、本実施形態では、3組の上アーム側の各半導体チップ11a〜11c等を一方の樹脂モールド部16によって覆うと共に、3組の下アーム側の各半導体チップ11d〜11f等を他方の樹脂モールド部16によって覆うようにし、二つの樹脂モールド部16によってインバータ出力回路5を二つの半導体チップ樹脂モールド群に分割している。これらのうち一方が三相交流モータ3に対して電流流れの上流側に位置する半導体パワー素子が集合した上アーム半導体チップモールド群となり、他方が三相交流モータ3に対して電流流れの下流側に位置する半導体パワー素子が集合した下アーム半導体チップモールド群となる。
以上のような構造により、本実施形態にかかる半導体モジュール10が構成されている。このように構成された半導体モジュール10によれば、以下の効果を得ることができる。
具体的には、本実施形態の半導体モジュール10では、6in1構造としつつ、アーム51〜56を構成する半導体チップ11a〜11fの全部を均一な厚さの1つの樹脂モールド部16にて覆うのではなく、それらを分割して複数の樹脂モールド部16にて覆うようにしている。このため、溝16aの無い均一な厚さ(高さ)とした樹脂モールド部16にてすべての半導体チップ11a〜11fを覆う場合と比較して、成形後に樹脂モールド部16が収縮する際に生じる応力を小さくできる。すなわち、均一な厚さとした樹脂モールド部16によってすべてのアーム51〜56の半導体チップ11a〜11f等を覆う場合、樹脂モールド部16の体積が大きくなるため、成形後に樹脂モールド部16が収縮する際に生じる応力が大きくなる。これに対して、本実施形態のように、複数の半導体チップ11a〜11fを複数の樹脂モールド部16に分けて覆うようにすれば、各樹脂モールド部16の体積を小さくすることができる。このため、成形後に樹脂モールド部16が収縮する際に生じる応力を小さくできる。
ただし、複数の半導体チップ11a〜11fを複数の樹脂モールド部16に分けて覆うようにしているものの、すべての半導体チップ11a〜11fを1つずつ異なる樹脂モールド部16にて覆うような構造とはしていない。このため、各半導体チップ11a〜11fを1つずつ異なる樹脂モールド部16にて覆う場合と比較して、成形型のランナおよびゲートがその個数分必要とならないようにでき、成形型の簡素化を図ることができる。
したがって、樹脂モールド部16の成形が煩雑になることを抑制しつつ、樹脂成形後に樹脂モールド部16が収縮する際の応力が冷熱にて膨張収縮する際に大きくなることを抑制し、樹脂モールド部16や各構成部品が破壊されたり、各構成部品の界面が剥離したりすることを抑制できる。
さらに、本実施形態では、上アーム半導体チップモールド群と下アーム半導体チップモールド群とに分割して異なる樹脂モールド部16にて覆うようにしている。このため、一方のアームに発熱が集中した際(例えば、インバータ1におけるアーム間での短絡時)に、他方のアームの半導体チップに熱や熱膨張による歪みが伝わることを抑制でき、その影響を与えないようにすることができる。
また、本実施形態のような構造の半導体モジュールは、樹脂モールド部16を成形する際に、樹脂モールド部16以外の組み付けを行った各部品を成形型内に配置したのち、樹脂成形を行うことで完成する。この樹脂モールド部16の樹脂成形時において、樹脂注入を行うゲート位置を調整することにより、型内にモールド樹脂を注入するときにワイヤ流れを抑制できるという効果を得ることもできる。これについて、図4および図5を参照して説明する。
図4は、成形型による樹脂モールド部16の成形の様子を模式的に示した断面図である。また、図5は、樹脂モールド部16を成形する際の樹脂の注入方向を示した上面模式図である。なお、図5では、樹脂モールド部16を成形する際の様子を明確にするために、樹脂モールド部16を太破線にて示してある。
図4(a)に示されるように、上型101および下型102を有する成形型100を用意し、半導体モジュールのうちの樹脂モールド部16以外の組付けを行った各部品を成形型100の収容室103内に配置する。図4(b)に示すように、収容室103は、半導体モジュールのうちの樹脂モールド部16以外の組付けを行った各部品を成形型100内に配置したのち上型101と下型102を組み合わせたときに、仕切壁101aによって上アーム半導体チップモールド群を収容する室および下アーム半導体チップモールド群を収容する室に区画される。そして、上型101には、区画された各室それぞれに繋がるように樹脂注入用のゲートの入口104および出口105が備えられており、これら入口104から出口105を通る経路を通じて樹脂注入を行うことで、区画された各室それぞれで樹脂モールド部16を成形する。
このような樹脂成形を行うに際し、樹脂注入用のゲートの入口104を図5に示すように制御端子15が設けられた位置に設け、樹脂が制御端子15およびワイヤ22の延設方向に対して平行に注入されるようにする。このようにすれば、注入された樹脂が図5中の矢印に示したようにワイヤ22の延設方向と平行に流れ、樹脂圧がワイヤ22に加わり難くできるため、型内にモールド樹脂を注入するときにワイヤ流れを抑制することが可能となる。
このように、成形型100に設ける樹脂注入用のゲートの入口104を制御端子15側に設け、樹脂が制御端子15やワイヤ22の延設方向と平行に流れるようにすることで、上記効果を得ることができる。
なお、図5中では、各半導体チップ11の制御端子15ごとにゲートの入口104の形成範囲を記載してあるが、すべての制御端子15に対応してゲートの入口104を形成しなければならない訳ではない。すなわち、すべての制御端子15に対応してゲートの入口104を備えるのが好ましいが、これらの複数のゲートの入口104のうちの少なくとも1つを備えた構成であっても構わない。樹脂モールド部16ごとにゲートの入口104を1つにする場合には、中央に位置する制御端子15と対応する位置にゲートの入口104を備えるようにすると、そこを中心として両側に均等に樹脂を流すことができるため好ましい。また、ゲートの出口105については任意の場所に設置すればよい。
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態の半導体モジュール10は、第1実施形態に対して樹脂モールド部16の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
図6は、本実施形態にかかる半導体モジュール10の部分透過上面図である。図中紙面上方については樹脂モールド部16を破線で示した透過図としてある。
この図に示されるように、本実施形態では、各相の上下アーム51〜56を構成する半導体チップ11a〜11f、つまり半導体チップ11a〜11fのうちの2つずつを1つの樹脂モールド部16にて覆うようにしている。すなわち、樹脂モールド部16を各相の上下アーム51〜56を構成する半導体チップ11a〜11fの間において溝16aにて二つに分断した構造とすることで、三相交流モータ3のU相、V相、W相それぞれの上下アーム51〜56が形成された半導体チップ11a〜11f等を一相ごとに分けて樹脂モールド部16にて覆った構造としている。これらのうち、U相の上下アーム51、52が形成された半導体チップ11a、11dを樹脂モールド部16で覆ったものがU相半導体チップモールド群、V相の上下アーム53、54が形成された半導体チップ11b、11eを樹脂モールド部16で覆ったものがV相半導体チップモールド群、W相の上下アーム55、56が形成された半導体チップ11c、11fを樹脂モールド部16で覆ったものがW相半導体チップモールド群となる。
このような構成としても、すべてのアーム51〜56の半導体チップ11a〜11fを覆う場合と比較して、1つ1つに区画された樹脂モールド部16の体積を小さくすることができる。このため、第1実施形態と同様の効果を得ることができる。
また、本実施形態のように、各相毎に半導体チップモールド群を構成すれば、一相に発熱が集中した際(例えば、三相交流モータ3のロック時やインバータ1における一相短絡時)に、他の相の半導体チップに熱や熱膨張による歪みが伝わることを抑制でき、その影響を与えないようにすることができる。
さらに、本実施形態の半導体モジュールでは、各相の半導体チップモールド群内において、各相毎に半導体チップ11a〜11fが並設されると共に、並設された各半導体チップ11a〜11fの制御端子15が並設方向において逆方向に延出された配置となる。このような配置によって、成形型100のゲートの入口104と出口105を並設方向において一端と他端に設ければ、型内にモールド樹脂を注入するときにワイヤ流れを抑制できる。
図7は、本実施形態の構造の半導体モジュールにおける成形型による樹脂モールド部16の成形の様子を模式的に示した断面図である。また、図8は、樹脂モールド部16を成形する際の樹脂の注入方向を示した上面模式図である。なお、図8では、樹脂モールド部16を成形する際の様子を明確にするために、樹脂モールド部16を太破線にて示してある。
図7に示される成形型100は、基本構成は第1実施形態において図4に示したものと同様であるが、樹脂モールド部16を区画するための収容室103の形状を第1実施形態に対して変更してある。具体的には、各相毎に室が区画されるように仕切壁の構造を変更してある(ただし、仕切壁は図7の断面と平行に延設されているため、図7中では示されていない)。そして、ゲートの入口104および出口105を各半導体チップ11a〜11fの制御端子15の並設方向の一端と他端に配置している。
このような構成とし、図7(a)に示されるように半導体モジュールのうちの樹脂モールド部16以外の組付けを行った各部品を成形型100の収容室103内に配置したのち、図7(b)に示すように上型101と下型102を組み合わせ、ゲートの入口104および出口105を通じてモールド樹脂を注入する。このようにすれば、注入された樹脂が図8中の矢印に示したようにワイヤ22の延設方向と平行に流れ、樹脂圧がワイヤ22に加わり難くできるため、型内にモールド樹脂を注入するときにワイヤ流れを抑制することが可能となる。これにより、第1実施形態と同様の効果を得ることができる。
なお、図7中では、ゲートの入口104および出口105を各半導体チップ11a〜11fの制御端子15の並設方向の一端と他端に配置したが、両側をゲートの入口104とし、出口105を任意の位置に配置するようにしても良い。また、複数のゲートの入口104や出口105のうちの少なくとも1つを備えた構成であっても構わない。
(第3実施形態)
本発明の第3実施形態について説明する。本実施形態の半導体モジュール10も、第1実施形態に対して樹脂モールド部16の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
図9は、本実施形態にかかる半導体モジュール10を示した図であり、(a)は半導体モジュール10の上面図、(b)は、(a)のB−B’断面図である。この図に示されるように、本実施形態では、樹脂モールド部16にて各アーム51〜56を構成する半導体チップ11a〜11fにて覆いつつ、各半導体チップ11a〜11fの間において樹脂モールド部16の厚みよりも浅い溝(区画溝)16bにて樹脂モールド部16を部分的に薄くすることで樹脂モールド部16を区画している。このため、第1実施形態とは異なり、樹脂モールド部16は、溝16bにて区画されているものの、一体化された構造とされている。そして、区画された各樹脂モールド部16により、各アーム51〜56を構成する半導体チップ11a〜11fがチップ毎に覆われた構造とされている。
このように一体化した樹脂モールド部16の場合、樹脂モールド部16の体積が大きくなることになるが、溝16bが形成されている部分については樹脂モールド部16の厚さが薄くなっているため、樹脂成形後に樹脂モールド部16が収縮する際の応力が十分に小さくなる。このため、第1実施形態のような樹脂モールド部16の厚さと同じ深さの溝16aにて樹脂モールド部16を分割する場合と比較すれば、樹脂成形後に樹脂モールド部16が収縮する際の応力の抑制効果が多少低下するものの、それでも応力の抑制効果を発揮することが可能となる。
そして、このように樹脂モールド部16を一体化構造にできれば、樹脂モールド時に樹脂を注入する際のゲートをそれぞれ1つずつ備えるだけで済むため、成形型の複雑化を防止することが可能となる。
したがって、樹脂モールド部16の成形が煩雑になることを抑制しつつ、樹脂成形後に樹脂モールド部16が収縮する際の応力が冷熱にて膨張収縮する際に大きくなることを抑制し、樹脂モールド部16や各構成部品が破壊されたり、各構成部品の界面が剥離したりすることを抑制できる。
また、本実施形態のような構造についても、第1、第2実施形態と同様、型内にモールド樹脂を注入するときにワイヤ流れを抑制することができる。
図10は、本実施形態の構造の半導体モジュールにおける成形型による樹脂モールド部16の成形の様子を模式的に示した断面図である。また、図11は、樹脂モールド部16を成形する際の樹脂の注入方向を示した上面模式図である。なお、図11では、樹脂モールド部16を成形する際の様子を明確にするために、樹脂モールド部16を太破線にて示してある。
図10に示される成形型100は、基本構成は第1実施形態において図4に示したものと同様であるが、収容室103側に突出させた仕切壁101aが冷却プレート18までは達せず、これらの間に隙間が空くことで、この隙間を通じてモールド樹脂が流動できる構造にしてある。そして、各相毎に、半導体チップ11a〜11fの並設方向の一端と他端に、成形型100のゲートの入口104と出口105を形成してある。
このような構成とし、図10(a)に示されるように半導体モジュールのうちの樹脂モールド部16以外の組付けを行った各部品を成形型100の収容室103内に配置したのち、図10(b)に示すように上型101と下型102を組み合わせ、ゲートの入口104および出口105を通じてモールド樹脂を注入する。このようにすれば、注入された樹脂が図11中の矢印に示したようにワイヤ22の延設方向と平行に流れ、樹脂圧がワイヤ22に加わり難くできるため、型内にモールド樹脂を注入するときにワイヤ流れを抑制することが可能となる。これにより、第1実施形態と同様の効果を得ることができる。
なお、図10中では、ゲートの入口104および出口105を各半導体チップ11a〜11fの制御端子15の並設方向の一端と他端に配置したが、両側をゲートの入口104とし、出口105を任意の位置に配置するようにしても良い。また、複数のゲートの入口104や出口105のうちの少なくとも1つを備えた構成であっても構わない。
(第4実施形態)
本発明の第4実施形態について説明する。本実施形態の半導体モジュール10は、第1
実施形態に対して第3実施形態のような構造を適用したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
図12は、本実施形態にかかる半導体モジュール10を示した上面図である。この図に示されるように、本実施形態では、第3実施形態と同様に、上アーム51、53、55を構成する3つの半導体チップ11a〜11cと下アーム52、54、55を構成する3つの半導体チップ11d〜11fをそれぞれ分割した異なる樹脂モールド部16にて覆っているが、各樹脂モールド部16に対して、各半導体チップ11a〜11fの間に溝16bを備えることで、樹脂モールド部16を各半導体チップ11a〜11f毎に区画した構造としている。この上アーム51、53、55を構成する半導体チップ11a〜11cの間において樹脂モールド部16に備えられた溝16bおよび下アーム11d〜11fを構成する半導体チップ11d〜11fの間において樹脂モールド部16に備えられた溝16bは、上アーム51、53、55を構成する3つの半導体チップ11a〜11cと下アーム52、54、56を構成する3つの半導体チップ11d〜11fの間において樹脂モールド部16を分断する溝16aよりも浅くされている。
このように、上アーム51、53、55を構成する3つの半導体チップ11a〜11cと下アーム52、54、55を構成する3つの半導体チップ11d〜11fをそれぞれ分割した異なる樹脂モールド部16にて覆う構造においても、第3実施形態と同様に、浅い溝16bにて半導体チップ11a〜11f毎に区画した構造とすることができる。これにより、第5実施形態と同様の効果を得ることができる。
また、本実施形態のような構造についても、第1〜第3実施形態と同様、型内にモールド樹脂を注入するときにワイヤ流れを抑制することができる。本実施形態の場合、成形型100として、図4に示した第1実施形態に示したものに対して、各半導体チップ11の間において冷却プレート18との間に隙間が設けられる程度に突き出した仕切壁を設けたものを用いれば良い。このような構造とする場合にも、注入された樹脂が第1実施形態と同様に図5中の矢印に示したようにワイヤ22の延設方向と平行に流れ、樹脂圧がワイヤ22に加わり難くできるため、型内にモールド樹脂を注入するときにワイヤ流れを抑制することが可能となる。
(他の実施形態)
(1)上記実施形態では、6in1構造の半導体モジュール10について説明したが、例えば上アーム51、53、55を構成する3つの半導体チップ11a〜11cと下アーム52、54、55を構成する3つの半導体チップ11d〜11fを別々にモジュール化する3in1構造の半導体モジュールにも本発明を適用することができる。また、上下アーム41、42、51〜56のうちの一相分のみをモジュール化するような2in1構造の半導体モジュールとする場合にも本発明を適用することができる。すなわち、モジュール化される半導体パワー素子の数に拘わらず、本発明を適用することができる。
その場合、第1実施形態に示したように、樹脂モールド部16の厚みと同じ深さの溝16aによって樹脂モールド部16を複数に完全に分割して区画しても良いし、第3実施形態に示したように、樹脂モールド部16の厚みよりも浅い溝16bによって樹脂モールド部16を複数に完全に区画しても良い。また、第3、第4実施形態で示したように、樹脂モールド部16の厚みと同じ深さの溝16aやそれよりも浅い溝16bとを組み合わせた構造としても構わない。
(2)上記実施形態では、冷却プレート18が単なる板状のプレートである場合について説明したが、冷却プレート18として他の構造のものを適用することもできる。図13(a)、(b)は、他の構造の冷却プレート18の一例を示した半導体モジュール10の断面図である。これら図に示されるように、冷却プレート18を冷却フィン18aを付けた構造としても構わない。この場合、図13(a)に示したように、第1実施形態等のような樹脂モールド部16の厚みと同じ深さの溝16aが形成される構造について冷却フィン18aを付けた構造としても良いし、図13(b)に示したように、第4実施形態等のような樹脂モールド部16の厚みよりも浅い溝16bが形成される構造について冷却フィン18aを付けた構造としても良い。このように、冷却プレート18の裏面側に冷却フィン18aを備えた構造とする場合、成形後に樹脂モールド部が収縮する際に生じる応力が更に大きくなる。このため、応力の抑制がより効果的となる。
(3)上記実施形態では、インバータ1と回転部を構成する三相交流モータ3とを有する三相交流回転機のインバータ1の半導体モジュール10に本発明を適用した場合について説明した。しかしながら、半導体モジュール10としてはインバータ1に適用されるものに限るものではなく、少なくとも半導体モジュール10が備えられるものであれば、どのようなものに対しても第1〜第4実施形態に示した構成を適用することができる。例えば、コンバータなどに対して第1〜第4実施形態に示した構成を適用することができる。
(4)また、上記各実施形態では、半導体チップ11にIGBT51a〜56aやFWD41b、42b、51b〜56bが一体形成されているものについて説明したが、これらがそれぞれ別チップとされている構造についても本発明を適用することができる。さらに、半導体パワー素子としてIGBTを例に挙げて説明したが、他の素子、例えばパワーMOSFETなどが用いられる場合についても、本発明を適用することも可能である。
(5)上記第6実施形態では、第3実施形態に対して第5実施形態のような樹脂モールド部16の厚みよりも浅い溝16bを備える構造について説明したが、第4実施形態に対して第5実施形態のような浅い溝16bを備える構造としても良い。つまり、各相の上下アーム51〜56をそれぞれ異なる樹脂モールド部16で覆うような構造において、上アーム51、53、55を構成する半導体チップ11a〜11cと下アーム52、54、56を構成する半導体チップ11d〜11fとの間に樹脂モールド部16の厚みよりも浅い溝16bを備えるような構造としても良い。
1 インバータ
3 三相交流モータ
4 昇圧回路
5 インバータ出力回路
10 半導体モジュール
11 半導体チップ
12 銅ブロック
13、14 第1、第2電気配線
15 制御端子
16 樹脂モールド部
16a、16b 溝
17 絶縁材
18 冷却プレート
18a 冷却フィン
41、51、53、55 上アーム
42、52、54、56 下アーム

Claims (5)

  1. 金属にて構成された冷却プレート(18)を備え、該冷却プレート(18)の表面側に、半導体パワー素子が形成された3以上の半導体チップ(11)が搭載され、前記複数の半導体チップ(11)が型成形により成形された樹脂モールド部(16)にてモールドされて一体構造とされた半導体モジュールであって、
    前記半導体パワー素子が形成された前記半導体チップ(11)の間において、前記樹脂モールド部(16)を分割して区画する前記樹脂モールド部(16)の厚みと同じ深さの分割溝(16a)が形成され、
    前記冷却プレート(18)の表面側に搭載された前記半導体チップ(11)のうち、隣接する複数の前記半導体チップ(11)は、前記分割溝が形成されることなく樹脂モールド部(16)にてモールドされた半導体チップモールド群とされ、
    前記分割溝(16a)は、前記半導体チップモールド群毎に形成されていて、
    前記半導体パワー素子は、インバータ(1)と回転部(3)とを備える三相交流回転機の前記インバータ(1)を構成しており、
    前記半導体チップモールド群は、前記回転部(3)に対して電流流れの上流側に位置する半導体パワー素子が集合した上アーム半導体チップモールド群と、前記回転部(3)に対して電流流れの下流側に位置する半導体パワー素子が集合した下アーム半導体チップモールド群とを備え、
    前記分割溝(16a)は、前記上アーム半導体チップモールド群と、前記下アーム半導体チップモールド群との間に形成されていることを特徴とする半導体モジュール。
  2. 金属にて構成された冷却プレート(18)を備え、該冷却プレート(18)の表面側に、半導体パワー素子が形成された3以上の半導体チップ(11)が搭載され、前記複数の半導体チップ(11)が型成形により成形された樹脂モールド部(16)にてモールドされて一体構造とされた半導体モジュールであって、
    前記半導体パワー素子が形成された前記半導体チップ(11)の間において、前記樹脂モールド部(16)を分割して区画する前記樹脂モールド部(16)の厚みと同じ深さの分割溝(16a)が形成され、
    前記冷却プレート(18)の表面側に搭載された前記半導体チップ(11)のうち、隣接する複数の前記半導体チップ(11)は、前記分割溝が形成されることなく樹脂モールド部(16)にてモールドされた半導体チップモールド群とされ、
    前記分割溝(16a)は、前記半導体チップモールド群毎に形成されていて、
    前記半導体パワー素子は、インバータ(1)と回転部(3)とを備える三相交流回転機の前記インバータ(1)を構成しており、
    前記半導体チップモールド群は、三相の各相において前記回転部(3)に対して電流流れの上流側及び下流側の半導体パワー素子が集合したU相半導体チップモールド群と、V相半導体チップモールド群と、W相半導体チップモールド群とを備え、
    前記分割溝(16a)は、前記U相半導体チップモールド群と前記V相半導体チップモールド群と前記W相半導体チップモールド群の間にそれぞれ形成され、
    前記U相半導体チップモールド群と前記V相半導体チップモールド群と前記W相半導体チップモールド群における各2つの前記半導体パワー素子は並設されるとともに、各前記半導体パワー素子は制御端子(15)とワイヤ線(22)によって接続されており、
    前記U相半導体チップモールド群と前記V相半導体チップモールド群と前記W相半導体チップモールド群における各2つの前記半導体パワー素子の前記制御端子(15)は、前記並設方向において逆方向に延出されていることを特徴とする半導体モジュール
  3. 前記半導体チップモールド群には、前記樹脂モールド部(16)の厚みよりも浅くされ、前記半導体チップモールド群に含まれる前記半導体チップ(11)を前記半導体チップ(11)毎に区画する区画溝(16b)が形成されていることを特徴とする請求項1または2に記載の半導体モジュール。
  4. 前記冷却プレート(18)の裏面側には、冷却フィン(18a)が備えられていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体モジュール。
  5. 金属にて構成された冷却プレート(18)を備え、該冷却プレート(18)の表面側に絶縁材(17)を介して前記半導体パワー素子が形成されていることを特徴とする請求項1ないし4のいずれか1つに記載の半導体モジュール。
JP2011002289A 2011-01-07 2011-01-07 半導体モジュール Active JP5569400B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011002289A JP5569400B2 (ja) 2011-01-07 2011-01-07 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011002289A JP5569400B2 (ja) 2011-01-07 2011-01-07 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2012146745A JP2012146745A (ja) 2012-08-02
JP5569400B2 true JP5569400B2 (ja) 2014-08-13

Family

ID=46790046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011002289A Active JP5569400B2 (ja) 2011-01-07 2011-01-07 半導体モジュール

Country Status (1)

Country Link
JP (1) JP5569400B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6083399B2 (ja) * 2014-02-25 2017-02-22 トヨタ自動車株式会社 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3784684B2 (ja) * 2001-10-04 2006-06-14 三菱電機株式会社 樹脂パッケージ型半導体装置の製造方法
JP3740117B2 (ja) * 2002-11-13 2006-02-01 三菱電機株式会社 電力用半導体装置
JP4906650B2 (ja) * 2007-09-12 2012-03-28 株式会社日立製作所 パワー半導体モジュール及びその製法

Also Published As

Publication number Publication date
JP2012146745A (ja) 2012-08-02

Similar Documents

Publication Publication Date Title
JP6929788B2 (ja) パワーモジュール装置、および電気自動車またはハイブリッドカー
US8497572B2 (en) Semiconductor module and method of manufacturing the same
JP6296888B2 (ja) 電力変換装置
JP6208262B2 (ja) パワー半導体装置の製造方法、パワー半導体装置並びにそれを用いた電力変換装置
US9072197B2 (en) Cooling apparatus
CN107689368B (zh) 具有抑制电位变化的开关元件的半导体装置
JP5206743B2 (ja) 半導体モジュールおよびその製造方法
EP2722878A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP5521771B2 (ja) 半導体モジュールおよびその製造方法
EP3226293B1 (en) Semiconductor module and semiconductor driving device
US10043735B2 (en) Semiconductor module, semiconductor device, and method for manufacturing semiconductor devices
JP2006340569A (ja) パワーユニット
JP2015076932A (ja) 電力変換装置
WO2020021865A1 (ja) 回転電機ユニット
CN111095537B (zh) 半导体装置及具备该半导体装置的功率转换装置
JP7103279B2 (ja) 半導体装置
JP5569400B2 (ja) 半導体モジュール
JPWO2006070581A1 (ja) 半導体装置
JP5152263B2 (ja) 半導体モジュール
JP5353825B2 (ja) 半導体モジュール
JP2009295633A (ja) パワーコントロールユニット及びこれを備えたハイブリッド車両
JP6401444B2 (ja) パワーモジュールおよびその製造方法
JP2018038129A (ja) バスバーユニット
JP2003046035A (ja) パワー半導体装置
JP2017038454A (ja) インバータ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140609

R151 Written notification of patent or utility model registration

Ref document number: 5569400

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250