JPH04338648A - 半導体装置のバンプ電極形成方法、表示装置及び電子印字装置 - Google Patents

半導体装置のバンプ電極形成方法、表示装置及び電子印字装置

Info

Publication number
JPH04338648A
JPH04338648A JP3111383A JP11138391A JPH04338648A JP H04338648 A JPH04338648 A JP H04338648A JP 3111383 A JP3111383 A JP 3111383A JP 11138391 A JP11138391 A JP 11138391A JP H04338648 A JPH04338648 A JP H04338648A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode
bump
bump electrode
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3111383A
Other languages
English (en)
Other versions
JP3116412B2 (ja
Inventor
Seiichi Sakura
桜　聖一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP03111383A priority Critical patent/JP3116412B2/ja
Priority to US07/883,578 priority patent/US5306664A/en
Publication of JPH04338648A publication Critical patent/JPH04338648A/ja
Application granted granted Critical
Publication of JP3116412B2 publication Critical patent/JP3116412B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置及び半導体
装置のバンプ電極形成方法及び半導体装置の実装方法及
びチップキャリアテープ及び表示装置及び電子印字装置
に関するものである。
【０００２】
【従来の技術】従来、ワイヤーボンディングの技術を用
いた半導体装置のバンプ電極形成方法が知られていた。 すなわち、図１４に示すようにキャピラリ１に挿通され
た金、銅、半田、アルミニュウム等の材料からなるワイ
ヤー３の先端に不図示の電気トーチを対向させ、該ワイ
ヤー３との間でスパークを発生させることにより、該ワ
イヤー３の先端にボールを形成する。次に図１５に示す
ように該キャピラリ１を下降させて被接合部である半導
体装置４の電極上にボールを押圧する。次に図１６に示
すように該ワイヤー３をカットクランパー２を閉じるこ
とで該ワイヤー３を保持し、該キャピラリ１と該カット
クランパー２を同時に上昇させることで、該ワイヤー３
を引きちぎり該半導体装置４の電極上にバンプ電極７を
形成していた。該バンプ電極７の固着時には該キャピラ
リ１からの超音波振動が加えられて発熱すると共に、不
図示ヒーターブロックからの熱も該半導体装置４を介し
て伝わり、該バンプ電極７は溶融されて該半導体装置４
の電極上に固着されることになる。以上のような方法に
より従来は半導体装置のバンプ電極の形成を行っていた
。（例えば特開昭４９−５２９７３号公報参照）
【００
０３】
【発明が解決しようとする課題】しかしながら、上記従
来技術はボールアップ時にボールの熱により金属線内部
の結晶粒が成長したために起きる１０〜４０μｍの金属
線残りが発生する。これによってバンプ電極全体の高さ
にバラツキが発生し、またバンプ電極先端の形状が鋭角
的な形状になり接続時の電極との当りが均一でない、と
いったこれらの問題によって電気導通が良好に得られず
に導通不良、電極間ショートといった不具合が発生して
いた。
【０００４】そこで、本発明は上記欠点を解決するため
にボンディング後に金属線残りをスタンピング動作によ
りバンプ電極に加重を加えて整形するものである。
【０００５】その目的とするところは安価で信頼性の高
い半導体装置のバンプ電極を提供することにある。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
バンプ電極上の金属線残りを、熱と圧力を併用したスタ
ンピング手段で押圧整形されたバンプ電極を有すること
を特徴とする。
【０００７】
【実施例】（実施例１）以下本発明の実施例を具体的に
説明する。
【０００８】図１から図３は、本発明による一実施例で
あるペレットのバンプ電極７形成後の金属線残り８を各
バンプ電極単位でスタンピングを行う工程の概略を正面
図で示したものである。
【０００９】従来のバンプ電極形成方法によって形成さ
れた、半導体ペレット上のバンプ電極７はワイヤー３を
引きちぎる際に発生する金属線残り８があり、この金属
線残り８は残りの量が一定でないために、バンプ電極７
の上方に接続用端子を位置決めしたのち、加圧および加
熱して接合するようにすると、接続用端子とバンプ電極
７との接合状態、すなわち接合強度が一定とならなくな
ってしまう、そこで金属線残り８をスタンピングツール
９で上部から各バンプ電極単位で適正の厚みに、熱また
は超音波と圧力を併用して、スタンピング動作を行い、
該バンプ電極７金属線残り８を整形したものである。
【００１０】（実施例２）図４は図１から図３のスタン
ピングをチップ状態で行うのでなくウエハー状態で実施
した図で、該ウエハー１０上のバンプ電極７をスタンピ
ングツール９で該ウエハー１０上のチップ単位で熱また
は超音波と圧力を併用してスタンピングを実施したもの
である。
【００１１】（実施例３）図５は実施例２がチップ単位
で実施しているのに対し、スタンピングをチップ複数単
位（２〜５０個程度）で実施したものである。
【００１２】さらに、図６はウエハー１０の半分ずつに
対し、スタンピングを実施した図である。
【００１３】また、図７と図８はウエハー１０をウエハ
ー一括でスタンピングの工程を示した図である。
【００１４】（実施例４）図９は本発明におけるバンプ
電極形成方法を用いて、半導体装置１２の電極上に設け
られたバンプ電極７を例えば液晶素子等の表示装置１１
の電極上に電気的接続させた表示装置の実装方法を示す
図である。
【００１５】（実施例５）図１０は本発明におけるバン
プ電極形成方法を用いて、半導体装置１２の電極上に設
けられたバンプ電極７を例えばサーマルヘッド等の電子
印字装置１４の電極上に電気的接続させた電子印字装置
を示す図である。
【００１６】（実施例６）図１１は本発明におけるバン
プ電極形成方法を用いて、半導体装置１２の電極上に設
けられたバンプ電極７とチップキャリアテープ上に金属
箔で形成されたフィンガーリード１５とを接続させたい
わゆるＴＡＢ（Ｔａｐｅ　　Ａｕｔｏｍａｔｅｄ　　Ｂ
ｏｎｄｉｎｇ）実装を示す図である。このフィンガーリ
ードとは、ポリイミド等の絶縁フィルム上に銅箔が形成
され、この銅箔をエッチングで細線加工し、その表面を
金・錫・ハンダ等でメッキした導体パターンである。
【００１７】（実施例７）図１２と図１３はチップ単位
一括でスタンピングを実施した図である。
【００１８】本実施例では、スタンピングが１工程です
むため、加工時間の短縮が実現できた。
【００１９】以上本発明を実施例に基づき具体的に説明
したが、本発明は前記実施例に限定されるものではなく
、その要旨を逸脱しない範囲で種々変更可能であること
はいうまでもない。
【００２０】たとえば、電極形成部としては、ペレット
のアルミニウム層であるものについて示したが、これに
限るものでなく、アルミニウムの上にクロム、ニッケル
等の他の下地金属が形成されているものであってもよい
ことはいうまでもない。
【００２１】
【発明の効果】以上説明したように本発明は、ボールボ
ンディングによるバンプ電極形成方法の際に発生する金
属線残りを熱または超音波と圧力を併用してスタンピン
グ動作により整形することで安価で信頼性の高い半導体
装置のバンプ電極を提供することにある。
【図面の簡単な説明】
【図１】本発明の一実施例を示す断面図である。
【図２】本発明の一実施例を示す断面図である。
【図３】本発明の一実施例を示す断面図である。
【図４】本発明の第２の実施例を示す平面図と正面図で
ある。
【図５】本発明の第３の実施例を示す平面図と正面図で
ある。
【図６】本発明の第４の実施例を示す平面図と正面図で
ある。
【図７】本発明の第５の実施例を示す平面図である。
【図８】本発明の第５の実施例を示す正面図である。
【図９】本発明の第６の実施例を示す断面図である。
【図１０】本発明の第７の実施例を示す断面図である。
【図１１】本発明の第８の実施例を示す断面図である。
【図１２】本発明の第９の実施例を示す平面図である。
【図１３】本発明の第９の実施例を示す正面図である。
【図１４】従来の技術を示す断面図である。
【図１５】従来の技術を示す断面図である。
【図１６】従来の技術を示す断面図である。
【符号の説明】
１．キャピラリ ２．カットクランプ ３．金属線 ４．シリコン単結晶 ５．ファイナルパッシベーション膜 ６．アルミニウム層 ７．バンプ電極 ８．金属線残り ９．スタンピングツール １０．ウエハー １１．表示装置 １２．半導体装置 １３．透明電極 １４．電子印字装置 １５．フィンガーリード

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】　　バンプ電極上の金属線残りを、熱と圧
    力を併用したスタンピング手段で押圧整形されたバンプ
    電極を有することを特徴とする半導体装置。
  2. 【請求項２】　　金属線の先端を接触させて球状体を半
    導体ペレットの電極上に熱圧着し、その後上記金属線を
    切断して上記電極上に上記球状体より成るバンプ電極を
    形成するようにしてなる半導体装置のバンプ電極形成方
    法において、金属線切断後のバンプ電極上の金属線残り
    を熱と圧力を併用して、スタンピング手段で金属線残り
    を上部より、チップ単品またはシリコンウエハー状態で
    、バンプ電極上を押圧整形してバンプの高さ及び形状を
    整えることを特徴とする半導体装置のバンプ電極形成方
    法。
  3. 【請求項３】　　電子回路素子の基板上の配線パターン
    と半導体装置の電極上に形成されたバンプとを請求項１
    記載のバンプ電極を用いて実装（ＦＤ：Ｆａｃｅｄｏｗ
    ｎ）することを特徴とする半導体装置の実装方法。
  4. 【請求項４】　　絶縁フィルム上に金属箔で形成された
    フィンガーリードと請求項１記載の半導体装置の電極上
    に形成されたバンプ電極とを熱圧着により一括してボン
    ディングされてなることを特徴とするチップキャリアテ
    ープ。
  5. 【請求項５】　　電子回路素子の基板上の配線パターン
    と、半導体装置の電極上に形成されたバンプ電極とを請
    求項３記載の実装方法で実装されてなることを特徴とす
    る表示装置。
  6. 【請求項６】　　電子回路素子の基板上の配線パターン
    と半導体装置の電極上に形成されたバンプ電極とを、請
    求項３の実装方法で実装されてなることを特徴とする電
    子印字装置。
JP03111383A 1991-05-16 1991-05-16 半導体装置のバンプ電極形成方法、表示装置及び電子印字装置 Expired - Fee Related JP3116412B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP03111383A JP3116412B2 (ja) 1991-05-16 1991-05-16 半導体装置のバンプ電極形成方法、表示装置及び電子印字装置
US07/883,578 US5306664A (en) 1991-05-16 1992-05-15 Semiconductor device, method of forming bump electrode of a semiconductor device, method of packaging a semiconductor device, chip carrier tape, display device and electronic printing device incorporating the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03111383A JP3116412B2 (ja) 1991-05-16 1991-05-16 半導体装置のバンプ電極形成方法、表示装置及び電子印字装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000208439A Division JP2001053101A (ja) 2000-01-01 2000-07-10 半導体装置及び半導体装置のバンプ電極形成方法及び半導体装置の実装方法及びチップキャリアテープ及び表示装置及び電子印字装置

Publications (2)

Publication Number Publication Date
JPH04338648A true JPH04338648A (ja) 1992-11-25
JP3116412B2 JP3116412B2 (ja) 2000-12-11

Family

ID=14559791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03111383A Expired - Fee Related JP3116412B2 (ja) 1991-05-16 1991-05-16 半導体装置のバンプ電極形成方法、表示装置及び電子印字装置

Country Status (2)

Country Link
US (1) US5306664A (ja)
JP (1) JP3116412B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8329816B2 (en) 2011-04-22 2012-12-11 Shin-Etsu Chemical Co., Ltd. Silicone microemulsion composition

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08510358A (ja) * 1993-04-14 1996-10-29 アムコール・エレクトロニクス・インク 集積回路チップと基板との相互接続
US5686353A (en) * 1994-12-26 1997-11-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
US6204074B1 (en) * 1995-01-09 2001-03-20 International Business Machines Corporation Chip design process for wire bond and flip-chip package
JP3297254B2 (ja) * 1995-07-05 2002-07-02 株式会社東芝 半導体パッケージおよびその製造方法
JP3065549B2 (ja) * 1997-01-09 2000-07-17 富士通株式会社 半導体チップ部品の実装方法
CN100405622C (zh) * 1997-01-31 2008-07-23 松下电器产业株式会社 半导体发光装置
JP3414967B2 (ja) * 1997-02-24 2003-06-09 松下電器産業株式会社 バンプ検査方法
US7271497B2 (en) * 2003-03-10 2007-09-18 Fairchild Semiconductor Corporation Dual metal stud bumping for flip chip applications
USD859484S1 (en) * 2017-06-12 2019-09-10 Asm Ip Holding B.V. Heater block
USD927575S1 (en) 2019-01-18 2021-08-10 Shinkawa Ltd. Heater block for bonding apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4952973A (ja) * 1972-09-22 1974-05-23
JPH0793305B2 (ja) * 1987-07-07 1995-10-09 日本電気株式会社 バンプ形成方法およびバンプ形成装置
JPH0824120B2 (ja) * 1988-03-08 1996-03-06 松下電器産業株式会社 バンプ電極形成方法
JPH0824121B2 (ja) * 1988-03-08 1996-03-06 松下電器産業株式会社 バンプ電極形成方法
JPH01295433A (ja) * 1988-05-24 1989-11-29 Matsushita Electric Works Ltd バンプの製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8329816B2 (en) 2011-04-22 2012-12-11 Shin-Etsu Chemical Co., Ltd. Silicone microemulsion composition

Also Published As

Publication number Publication date
JP3116412B2 (ja) 2000-12-11
US5306664A (en) 1994-04-26

Similar Documents

Publication Publication Date Title
US5090119A (en) Method of forming an electrical contact bump
EP3544053B1 (en) Discrete power transistor package having solderless dbc to leadframe attach
US20070108627A1 (en) Semiconductor device and method for manufacturing the same
US5841183A (en) Chip resistor having insulating body with a continuous resistance layer and semiconductor device
JPH06302653A (ja) 半導体装置
JPH04338648A (ja) 半導体装置のバンプ電極形成方法、表示装置及び電子印字装置
JP2643613B2 (ja) 電気的接続接点の形成方法および電子部品の実装方法
JPH09162230A (ja) 電子回路装置及びその製造方法
JP3887993B2 (ja) Ｉｃチップと回路基板との接続方法
JP2506861B2 (ja) 電気的接続接点の形成方法
JP2001053101A (ja) 半導体装置及び半導体装置のバンプ電極形成方法及び半導体装置の実装方法及びチップキャリアテープ及び表示装置及び電子印字装置
JP3061017B2 (ja) 集積回路装置の実装構造およびその実装方法
JP2004207292A (ja) ワイヤボンディング方法、半導体装置及びその製造方法、回路基板並びに電子機器
JPH07142490A (ja) 半導体集積回路装置およびその製造方法
JPH11224888A (ja) 半導体装置およびその製造方法
JPH1117307A (ja) 半導体装置の実装構造
JP4521954B2 (ja) Ｉｃモジュールの製造方法
JPH08186117A (ja) ワイヤボンディング装置用キャピラリーとバンプの形成方法
JP2975783B2 (ja) リードフレームおよび半導体装置
JP2863424B2 (ja) リード接続方法
JP2929764B2 (ja) 半導体装置
JPH0888249A (ja) フェイスダウンボンディング方法
JP2001015630A (ja) Ｂｇａ型半導体パッケージ及びその製造方法
JP3003435B2 (ja) 電子部品の製造方法および電子部品のボンディング方法
JPH07122590A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081006

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees