JP3003435B2 - 電子部品の製造方法および電子部品のボンディング方法 - Google Patents

電子部品の製造方法および電子部品のボンディング方法

Info

Publication number
JP3003435B2
JP3003435B2 JP4311741A JP31174192A JP3003435B2 JP 3003435 B2 JP3003435 B2 JP 3003435B2 JP 4311741 A JP4311741 A JP 4311741A JP 31174192 A JP31174192 A JP 31174192A JP 3003435 B2 JP3003435 B2 JP 3003435B2
Authority
JP
Japan
Prior art keywords
substrate
electronic component
chip
bumps
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4311741A
Other languages
English (en)
Other versions
JPH06163730A (ja
Inventor
省二 酒見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP4311741A priority Critical patent/JP3003435B2/ja
Publication of JPH06163730A publication Critical patent/JPH06163730A/ja
Application granted granted Critical
Publication of JP3003435B2 publication Critical patent/JP3003435B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、複数個のチップが搭載
されるマルチチップパッケージタイプの電子部品の製造
方法および電子部品のボンディング方法に関するもので
ある。
【０００２】
【従来の技術】電子部品として、複数個のチップを有す
るマルチチップパッケージタイプのものが知られてい
る。図６はワイヤボンダでワイヤリング中のこの種従来
の電子部品１を示している。図中、２は基板であり、複
数個のチップ３が搭載されており、またその下面にはバ
ンプ（突出電極）４が多数個突設されている。基板２は
その下面のバンプ４をヒートブロック５に着地させて載
置されている。ヒートブロック５は、ワイヤ８のボンデ
ィング性を向上させるために、基板２やチップ３を加熱
するものである。６はワイヤボンダのホーンであり、そ
の先端部にはキャピラリツール７が保持されている。
【０００３】ヒートブロック５により基板２を加熱し、
ホーン６を上下方向に揺動させながら、キャピラリツー
ル７に挿通されたワイヤ８によりチップ３の上面の電極
と基板２の上面の回路パターンの電極を接続する。回路
パターンの電極とバンプ４はスルーホールなどにより接
続されている。ワイヤ８による接続が終了したならば、
チップ３やワイヤ８を保護するための合成樹脂９を塗布
することにより、電子部品１は完成する。このようなマ
ルチチップタイプの電子部品１は複数のチップ３がパッ
ケージされているので、高集積化が著しく向上するとい
う長所を有している。
【０００４】
【発明が解決しようとする課題】ところが上記従来の電
子部品１のバンプ４は基板２の下面全面に広く分布して
突設されており、バンプ４をヒートブロック５に着地さ
せて基板２を加熱するため、ヒートブロック５の熱は基
板２に伝わりにくく、ワイヤ８をボンディングしにくい
という問題点があった。
【０００５】また上述したワイヤボンディングを行うの
に先立って、基板２にバンプ４を形成するが、この場
合、バンプ形成面を上面にして基板２をテーブルなどに
載置し、その表面にスタッドバンプ法などによりバンプ
を形成する。しかしながらこのようにしてバンプを形成
する場合、後工程でチップ３が搭載される基板２の回路
パターンの形成面を前記テーブルに載置するため、回路
パターン面が汚れたり傷ついたりしやすいという問題点
があった。
【０００６】更には、上記のようにして完成した電子部
品１を、プリント基板のような主基板に搭載する場合、
バンプ４を主基板の電極にボンディングするために、電
子部品１に押圧治具などにより上方から荷重を付与する
ことにより、バンプ４をプリント基板の電極に強く押し
付けねばならないが、基板２の下面全面に突設されたす
べてのバンプ４に均等な押圧力を付与することはきわめ
て難しく、ボンディング不良になりやすいという問題点
があった。
【０００７】そこで本発明は上記従来の問題点を解消で
きるマルチチップパッケージタイプの電子部品の製造方
法および電子部品のボンディング方法を提供することを
目的とする。
【０００８】
【課題を解決するための手段】このために本発明は、基
板と、この基板の上面の周縁部に立設された立壁と、こ
の基板の上面の立壁の内部に搭載された複数個のチップ
と、立壁の下方の基板の下面の周縁部に集中的に配列し
て突設されてチップの電極と接続されるバンプとから成
る電子部品の製造方法であって、基板の上面の周縁部に
立壁を装着する工程と、基板を表裏反転させ、立壁をテ
ーブルに接地させて基板の周縁部にバンプを形成する工
程と、基板を再度表裏反転させて立壁の内側における基
板の上面にチップを搭載し、且つ基板の周縁部のバンプ
がヒートブロックに接地しないように基板の下面中央部
をヒートブロックに接地させ、ヒートブロックで基板を
直接加熱しながら、チップと基板を電気的に接続する工
程と、を含むものである。
【０００９】
【作用】上記構成によれば、基板上面の周縁部に立壁を
装着することにより、この立壁を受台として、基板の周
縁部にバンプを確実に形成できる。また基板の下面中央
部をヒートブロックに接地させ、ヒートブロックで基板
を直接加熱しながら、チップと基板を電気的に接続する
ことができる。また更には、立壁に押圧治具を押し付け
て電子部品に荷重を付与しながら、電子部品を主基板に
ボンディングすることができる。
【００１０】
【実施例】次に、図面を参照しながら本発明の実施例を
説明する。
【００１１】図１は電子部品の斜視図、図２は平面図で
ある。この電子部品１１は、基板２と、基板２の上面の
周縁部に立設された枠形の立壁１２と、基板２の上面の
立壁１２の内部に搭載された複数個（本実施例では４
個）のチップ３とを有している。またバンプ４は立壁１
２の下方の基板２の下面の周縁部に集中的に突設されて
いる。チップ３や、チップ３とバンプ４を接続するワイ
ヤ８を保護するために、立壁１２の内部には合成樹脂１
３が塗布されている。すなわちこの電子部品１１は、基
板２の上面周縁部に立壁１２を設け、この立壁１２の直
下に対応する基板２の下面周縁部にバンプ４を集中的に
突設し、基板２の下面中央部はバンプ４が突設されてい
ないフラットな面になっている点において、図６に示す
従来の電子部品１と構成が相違している。
【００１２】図３はワイヤ８とバンプ４の接続構造を示
している。基板２の上面には回路パターン１４が銅箔な
どにより形成されており、この回路パターン１４の電極
１５にワイヤ８の下端部が接続されている。またワイヤ
８の上端部はチップ３の電極１０に接続されている。回
路パターン１４の他端部にはスルーホール１６が基板２
を貫通するように穿孔されている。このスルーホール１
６の内面はメッキ手段などにより導電路が形成されてい
る。基板２の下面には回路パターン１８が形成されてい
る。この回路パターン１８の一端部はスルーホール１７
に接続されており、また他端部には電極１９が形成され
ており、この電極１９にバンプ４が突設されている。
【００１３】次に図４（ａ）（ｂ）（ｃ）（ｄ）（ｅ）
を参照しながら、電子部品１１の製造方法を説明する。
まず図４（ａ）に示すように基板２の周縁部にボンド２
１を塗布し、立壁１２をこのボンド２１で基板２の上面
に接着する。
【００１４】次に図４（ｂ）に示すように、基板２を表
裏反転させてテーブル２２上に載置し、バンプ４を形成
する。本実施例のバンプ形成方法はスタッドバンプ法と
して知られるものであって、以下のようにして行われ
る。まずワイヤボンダのホーン６の先端部に保持された
キャピラリツール７にワイヤ８を挿通し、キャピラリツ
ール７から導出するワイヤ８の下端部にトーチ２３を接
近させてこのトーチ２３に高電圧を印加することによ
り、電気的スパークを発生させてワイヤ８の下端部にボ
ール８ａを形成する。
【００１５】次にトーチ２３を側方へ退去させたうえ
で、ホーン６を下方へ回転させてキャピラリツール７を
下降させることにより、ボール８ａを基板２の電極１９
に押し付けてボンディングし、次いでホーン６を上方へ
回転させてキャピラリツール７を上昇させ、ボール８ａ
とワイヤ８の境目を切断すれば、ボール８ａは基板２の
電極１９に転着されてバンプ４となる。この場合、図示
するように立壁１２がテーブル２２に接地し、後工程で
チップ３が搭載される基板２の回路パターン１４の形成
面２４はテーブル２２に接地しないので、回路パターン
１４の形成面２４が汚れたり傷ついたりするのを解消で
きる。なおバンプの形成方法としては、スクリーン印刷
とリフローを組み合わせた半田バンプ法も知られてい
る。
【００１６】次に図４（ｃ）に示すように、基板２を再
度表裏反転させ、ボンディング装置（図外）のコレット
１０にチップ３を真空吸着し、チップ３を基板２の上面
における立壁１２の内側の所定座標位置に搭載する。
【００１７】次に図４（ｄ）に示すように、ワイヤ８に
よりチップ３の電極１０と基板２の電極１５を接続する
ワイヤリングを行う。このワイヤリングは、図６に示し
た従来方法と同様の方法によりワイヤボンダにより行わ
れるので、その詳細な説明は省略する。
【００１８】このワイヤリングは、基板２をヒータを内
蔵し加熱手段としてのヒートブロック５上に載置して行
われるが、図示するようにヒートブロック５の平面寸法
を基板２の平面寸法よりも小さくしておくことにより、
基板２の下面中央部のフラットな面をヒートブロック５
に接地させ、基板２の周縁部のバンプ４はヒートブロッ
ク５に接地しないようにする。このようにすれば、ヒー
トブロック５と基板２の間にはバンプ４は介在しないの
で、ヒートブロック５により基板２を直接加熱すること
ができ、したがって図６に示す従来手段よりも熱効率よ
く基板２やチップ３を加熱できる。なお、チップがフリ
ップチップのようなバンプ付きのチップの場合は、ワイ
ヤリングによらずに、ヒートブロック５で加熱された基
板２にチップのバンプを押し付けることによりボンディ
ングして、ワイヤリングの場合と同様にチップと基板２
を電気的に接続することができる。
【００１９】ワイヤリングが終了したならば、図４
（ｅ）に示すようにディスペンサ２５などの塗布手段に
より、立壁１２の内部に合成樹脂１３を塗布し、チップ
３やワイヤ８を封止して保護する。以上の工程により電
子部品１１は完成する。
【００２０】図５は電子部品１１を主基板２６に搭載し
ている様子を示している。２７は押圧治具であって、立
壁１２の上面に押し付けることにより、バンプ４を主基
板２６にボンディングする。このように立壁１２を押圧
すれば、大きな押圧力を与えることができる。しかもバ
ンプ４は立壁１２の下方に集中的に配列されているの
で、バンプ４を基板２の下面全面に突設する従来の電子
部品１よりも、すべてのバンプ４を均等で且つ強い力で
主基板２６に押圧して確実にボンディングすることがで
きる。
【００２１】
【発明の効果】以上説明したように本発明によれば、基
板の下面にバンプを形成する際には立壁がテーブルに接
地し、基板の回路パターンの形成面はテーブルに接地し
ないので回路パターンの形成面が汚れたり傷ついたりす
ることはない。またワイヤリングなどによりチップと基
板を電気的に接続する際には、バンプを介在させずに基
板をヒートブロックにより直接加熱できるので熱効率が
著しく向上し、チップと基板を確実に接続できる。更に
は電子部品を主基板に搭載する際には、押圧治具で立壁
に押圧力を加えることによりその下方に集中的に配列さ
れたバンプを均等でしかも強い力で主基板に押し付けて
確実にボンディングできる。
【図面の簡単な説明】
【図１】本発明の一実施例の電子部品の斜視図
【図２】本発明の一実施例の電子部品の平面図
【図３】本発明の一実施例の電子部品のワイヤとバンプ
の接続構造を示す斜視図
【図４】（ａ）本発明の一実施例の電子部品の製造工程
図 （ｂ）本発明の一実施例の電子部品の製造工程図 （ｃ）本発明の一実施例の電子部品の製造工程図 （ｄ）本発明の一実施例の電子部品の製造工程図 （ｅ）本発明の一実施例の電子部品の製造工程図
【図５】本発明の一実施例の電子部品の主基板への搭載
中の側面図
【図６】従来の電子部品の製造中の側面図
【符号の説明】
２ 基板 ３ チップ ４ バンプ １０ チップの電極 １１ 電子部品 １２ 立壁

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】基板と、この基板の上面の周縁部に立設さ
    れた立壁と、この基板の上面の前記立壁の内部に搭載さ
    れた複数個のチップと、前記立壁の下方の前記基板の下
    面の周縁部に集中的に配列して突設されて前記チップの
    電極と電気的に接続されるバンプとを有する電子部品の
    製造方法であって、 基板の上面の周縁部に立壁を装着する工程と、基板を表
    裏反転させ、立壁をテーブルに接地させて基板の周縁部
    にバンプを形成する工程と、基板を再度表裏反転させて
    立壁の内側における基板の上面にチップを搭載し、且つ
    基板の周縁部のバンプがヒートブロックに接地しないよ
    うに基板の下面中央部をヒートブロックに接地させ、ヒ
    ートブロックで基板を直接加熱しながら、チップと基板
    を電気的に接続する工程と、 を含む ことを特徴とする電子部品の製造方法。
  2. 【請求項２】前記立壁の内部の前記チップを合成樹脂に
    より封止する工程を付加することを特徴とする請求項１
    記載の電子部品の製造方法。
  3. 【請求項３】請求項１または２記載の方法により製造さ
    れた電子部品のボンディング方法であって、押圧治具を
    前記立壁の上面に押し付けることにより、前記バンプを
    主基板にボンディングすることを特徴とする電子部品の
    ボンディング方法。
JP4311741A 1992-11-20 1992-11-20 電子部品の製造方法および電子部品のボンディング方法 Expired - Fee Related JP3003435B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4311741A JP3003435B2 (ja) 1992-11-20 1992-11-20 電子部品の製造方法および電子部品のボンディング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4311741A JP3003435B2 (ja) 1992-11-20 1992-11-20 電子部品の製造方法および電子部品のボンディング方法

Publications (2)

Publication Number Publication Date
JPH06163730A JPH06163730A (ja) 1994-06-10
JP3003435B2 true JP3003435B2 (ja) 2000-01-31

Family

ID=18020921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4311741A Expired - Fee Related JP3003435B2 (ja) 1992-11-20 1992-11-20 電子部品の製造方法および電子部品のボンディング方法

Country Status (1)

Country Link
JP (1) JP3003435B2 (ja)

Also Published As

Publication number Publication date
JPH06163730A (ja) 1994-06-10

Similar Documents

Publication Publication Date Title
JP2840316B2 (ja) 半導体装置およびその製造方法
JP2738568B2 (ja) 半導体チップモジュール
JP2002076589A5 (ja)
JP2003007902A (ja) 電子部品の実装基板及び実装構造
US5306664A (en) Semiconductor device, method of forming bump electrode of a semiconductor device, method of packaging a semiconductor device, chip carrier tape, display device and electronic printing device incorporating the semiconductor device
JPH09162230A (ja) 電子回路装置及びその製造方法
JP3003435B2 (ja) 電子部品の製造方法および電子部品のボンディング方法
JPH09214095A (ja) 基板および回路モジュールおよび回路モジュールの製造方法
JP2803211B2 (ja) 半導体装置のボンディング方法及びボンディング装置
JP4288026B2 (ja) 装着ツール及びｉｃチップの装着方法
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JP2974819B2 (ja) 半導体装置およびその製造方法
JPH10189655A (ja) 配線基板、半導体装置及び電子部品の実装方法
KR100507131B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 형성 방법
JPS61225827A (ja) 半導体素子の実装構造
JPH08181168A (ja) 半導体装置
JP3706519B2 (ja) 半導体装置の実装方法
JPH07106466A (ja) マルチチップモジュール搭載用プリント配線基板
JPH1074803A (ja) 電子部品及びその実装方法
JP2003158152A (ja) 半導体装置、半導体装置の実装体、半導体装置の製造方法、半導体装置実装体の製造方法
JPH0438843A (ja) 混成集積回路装置
JP2000228457A (ja) 半導体装置、その製造方法及びテープキャリア
JP2000012608A (ja) 半導体装置の製造方法
JPH11224888A (ja) 半導体装置およびその製造方法
JP2000216197A (ja) フリップチップ接続方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees