JPH10199936A - フレキシブル配線板へのフリップチップ実装構造 - Google Patents

フレキシブル配線板へのフリップチップ実装構造

Info

Publication number
JPH10199936A
JPH10199936A JP499197A JP499197A JPH10199936A JP H10199936 A JPH10199936 A JP H10199936A JP 499197 A JP499197 A JP 499197A JP 499197 A JP499197 A JP 499197A JP H10199936 A JPH10199936 A JP H10199936A
Authority
JP
Japan
Prior art keywords
bare chip
wiring board
semiconductor bare
sealing resin
flexible wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP499197A
Other languages
English (en)
Inventor
Hiroshi Takasugi
宏 高杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP499197A priority Critical patent/JPH10199936A/ja
Publication of JPH10199936A publication Critical patent/JPH10199936A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 フレキシブル配線板に半導体ベアチップを実
装した場合の封止用樹脂の剥離，亀裂発生を防止する。 【解決手段】 フレキシブル配線板１と半導体ベアチッ
プ４との間を第１の封止樹脂６で封止する。半導体ベア
チップ４の上面から半導体ベアチップ４の上面にわたっ
て、第２の封止樹脂７で覆って、保護する。第２の封止
樹脂７が半導体ベアチップ４を完全に覆うため、強度が
大きく、フレキシブル配線板１が曲がっても剥離した
り、亀裂が発生したりすることがない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フレキシブル基板
に対して半導体ベアチップを実装する構造に関する。
【０００２】
【従来の技術】フリップチップ実装はその実装面積を飛
躍的に小さくできると共に、厚さについても薄形化に効
果があるところから、セラミック、ガラス、ガラスエポ
キシ樹脂等からなる板材を用いたリジット等のプリント
配線板に使用されている。この実装は、図８に示すよう
に、半導体ベアチップ１０１のパッド上に２０〜５０μ
ｍ高さの金バンプからなる導電性突起１０２を設け、こ
の導電性突起１０２をプリント配線板１０３のリードパ
ターン１０４に接合している。この接合としては、図９
に示すように導電性接着剤２０１を用いたり、図１０に
示すように金属同士の拡散による結合を利用したり、あ
るいは図１１に示すように直径数μｍ程度の導電性微粒
子１２０を混入した熱硬化性樹脂１３０を導電性突起１
０２とプリント配線板１０３のリードパターン１０４の
間に挟み込み、熱硬化性樹脂１３０を硬化することによ
ってなされている。
【０００３】この場合、導電性微粒子１２０を混入した
熱硬化性樹脂を用いる図１１の方法では、その樹脂自体
が半導体ベアチップ１０１とプリント配線板１０３の隙
間に充填された形態となるため、強度面、半導体回路の
保護面でも問題がない。これに対し、図９のように導電
性接着剤を用いたり、図１０のように金属同志の拡散に
よる接合を行う場合には、強度及び半導体回路の保護の
ため、図１２に示すように半導体ベアチップ１０１とプ
リント配線板１０３との隙間に封止用の絶縁性樹脂１４
０を流し込み硬化させる必要がある。
【０００４】
【発明が解決しようとする課題】これに対して、フリッ
プチップ実装を可撓性を有したフレキシブル基板に適用
した場合、フレキシブル配線板が屈曲性を有しているた
め、不都合を生じる。すなわち、図１３に示すように、
フレキシブル配線板１５０が曲がると、半導体ベアチッ
プ１０１の下面側と封止用絶縁樹脂１４０との境界面部
分１６０に剥離や亀裂が生じる。
【０００５】これを防止するため、図１４に示すよう
に、半導体ベアチップ１０１の周囲に対しても、絶縁性
樹脂１４０を充填して封止することがなされているが、
この場合にもフレキシブル配線板１５０が曲がることに
によって、半導体ベアチップ１０１の外周部分と樹脂１
４０との境界面部分１７０に剥離や亀裂が生じる。この
ような剥離や亀裂が生じることにより、フレキシブル配
線板を屈曲させながら機器などに実装して組立てる際
に、これらがさらに進行する。特に急激なフレキシブル
配線板の折れ曲げなどの場合には、急速に進行する。こ
れにより封止樹脂による半導体ベアチップとフレキシブ
ル配線板との固着強度が得られなくなったり、半導体回
路の保護が図れなくなる事態が生じている。本発明は、
この問題点を解消し、フレキシブル配線板に対しても十
分な強度を有したフリップチップ実装を可能とすること
を目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
請求項１の発明は、半導体ベアチップをフレキシブル配
線板のリードパターンにフリップ実装するフリップチッ
プ実装構造であって、前記半導体ベアチップとフレキシ
ブル配線板との間に充填された第１の封止樹脂と、半導
体ベアチップの実装部位が開口されており、前記フレキ
シブル配線板のリードバターンを被覆するカバーフィル
ムと、このカバーフィルムの開口部を被覆すると共に、
半導体ベアチップの側面から上面の縁部にわたって被覆
する第２の封止樹脂と、を備えていることを特徴とす
る。
【０００７】図１はこの実装構造を示し、フレキシブル
配線板１上にリードパターン２が形成され、このリード
パターン２が絶縁性のカバーフィルム３に被覆されてい
る。カバーフィルム３における半導体ベアチップの実装
部位は開口されており、リードパターン２はこの開口部
分３ａで露出している。フレキシブル配線板１のリード
パターン２と、半導体ベアチップ４との接続は、半導体
ベアチップ４の下面に導電性突起５を設け、この導電性
突起５をリードパターン２に接触させて接合することに
よってなされる。第１の封止樹脂６は、この半導体ベア
チップ４とフレキシブル配線板１との間に充填されてい
る。又、第２の封止樹脂はカバーフィルム３の開口部分
３ａを被覆すると共に、半導体ベアチップ４の側面４ａ
から上面４ｂの縁部にかけて充填されている。従って、
封止樹脂が半導体ベアチップ４の上面にまで達している
ため、フレキシブル配線板１を曲げても封止樹脂７が半
導体ベアチップ４の周囲部分で、剥離したり亀裂が発生
することがなくなる。
【０００８】請求項２の発明は、半導体ベアチップをフ
レキシブル配線板のリードパターンにフリップ実装する
フリップチップ実装構造であって、前記半導体ベアチッ
プとフレキシブル配線板との間に充填された第１の封止
樹脂と、半導体ベアッチップ実装部位が開口されてお
り、前記フレキシブル配線板のリードパターンを被覆す
るカバーフィルムと、前記半導体ベアチップの上面を覆
うと共に、半導体ベアチップの上面外方に延びるように
半導体ベアチップ上面に密着された薄膜と、この薄膜と
前記カバーフィルムの開口部との間に供給されると共
に、前記半導体ベアチップの側面を覆う第２の封止樹脂
と、を備えていることを特徴とする。
【０００９】図２はこの実装構造を示し、図１と同一の
部分は同一の符号で対応させてある。図２において、半
導体ベアチップ４の上面には、補強用の薄膜８が密着状
に被着している。薄膜８は半導体ベアチップ４の上面よ
りも幅広となっており、これにより周辺部分が半導体ベ
アチップの上面外方に延びている。第２の封止樹脂７は
この薄膜８とカバーフィルム３との間に供給され、半導
体ベアチップ４の側面を覆っており、フレキシブル配線
板１が曲がっても、第２の封止樹脂７に亀裂や剥離を生
じることがなくなる。
【００１０】上記各構造において、半導体ベアチップ４
とフレキシブル配線板１との間に充填される絶縁性の第
１の封止樹脂と、半導体ベアチップ４の上面を含む外周
部、あるいは薄膜８とともに半導体ベアチップ４の外周
部に配置される絶縁性の第２の封止樹脂は必ずしも同一
の樹脂とは限らない。
【００１１】第１の封止樹脂６は、流動性を良好にした
樹脂であってもよく、また電気的な接続作業の良い樹脂
であっても良い。また第１の封止樹脂６は第２の樹脂よ
りも収縮性の良い樹脂であってもよい。第２の封止樹脂
７は、形状付与の良好な樹脂であっても良く、収縮性の
少ない樹脂であっても良く、遮光性の樹脂あるいは導電
性の樹脂であってもよい。さらには、これらの各樹脂を
組み合わせても良い。
【００１２】
【発明の実施の形態】
（実施の形態１）図３は、本発明の実施の形態１のフリ
ップチップ実装後の断面を示し、フレキシブル配線板１
上のリードパターン２は、基板１の折り曲がりによる断
線や電流リークを防止するため、ポリイミド樹脂からな
るカバーフィルム３で覆われている。このカバーフィル
ム３における半導体ベアチップ４の実装部分が開口され
ることにより、開口部分３ａのリードパターン２が露出
している。
【００１３】半導体ベアチップ４の下面には、導電性突
起５が設けられ、この導電性突起５がリードパターン２
に接合されている。この半導体ベアチップ４とフレキシ
ブル配線板１との間は、第１の封止樹脂６によって封止
されている。一方、第２の封止樹脂７はカバーフィルム
３の開口部分３ａ周囲から、半導体ベアチップ４の側面
にかけて覆い、さらにチップ４の上面外周部分を覆うこ
とによって封止している。
【００１４】この実施の形態の実装手順は以下のように
して行う。半導体ベアチップ４の導電性突起５とフレキ
シブル配線板上のリードパータン３とを図９に示すよう
に導電性接着剤あるいは図１０に示すように金属同士の
拡散によって接合する。その後、ベアチップ４の下面側
（回路面）と、フレキシブル配線板１とで形成される５
０μｍ程度の隙間に平均粒径が４０μｍ程度のシリカを
充填剤として７０ｗｔ％、および所定の硬化剤等を配合
した加熱硬化型のエポキシ樹脂を第１の封止樹脂６とし
て注入する。この第１の封止樹脂６は、充填剤の粒径が
小さく且つ配合量も比較的少ないので、樹脂粘度が低
く、流動性であり、上述した隙間内にすばやく浸透す
る。この浸透した第１の封止樹脂６は毛管現象により形
状が保持され、この状態で、加熱手段を内蔵した加熱基
台上で加熱されて硬化する。
【００１５】次いで、半導体ベアチップ４には、平均粒
径が４０μｍ程度のシリカを充填剤として８０ｗｔ％配
合すると共に、シリカを増量したことに伴う配合量が調
整された所定の硬化剤等を配合した加熱硬化型のエポキ
シ樹脂を第２の封止樹脂７として供給する。この第２の
封止樹脂７は、充填剤の配合量が比較的多いので粘度が
高く、半導体ベアチップ４の上面及び外周面からほとん
ど流れることなく供給時の形状が維持された状態とな
り、この状態で加熱手段を内蔵した加熱基台上で加熱さ
れて硬化する。なお、以上の手順では、第１および第２
の封止樹脂は別々に加熱硬化したが、第１の封止樹脂６
の硬化を第２の封止樹脂７の硬化時に同時に行っても良
い。
【００１６】以上の構造では、半導体ベアチップ４にお
ける剥離や亀裂等の破壊の危惧のあった箇所が、第２の
封止樹脂７により保護されているので、危惧が解消され
る。特に、第１の封止樹脂６が第２の封止樹脂７に比較
して充填剤の配合量が少ないので、収縮率が幾分、大き
くなるが、収縮率が大きくなることによって導電性突起
５とリードパターン２との密着力を増すことができる。
一方、第２の封止樹脂７は第１の封止樹脂６に比較して
収縮率が小さいので剥離力が小さくなり、半導体ベアチ
ップ４とリードパターン５あるいはリードパターン５上
に塗布されているカバーフィルム３との剥離を防止でき
る。これにより、接着強度を高く維持でる。
【００１７】なお、充填剤として、平均粒径４０μｍ程
度のシリカを用いたが、第１封止樹脂６の充填剤として
は、平均粒径２０μｍ程度のシリカを７０ｗｔ％配合
し、第２封止樹脂７充填剤としては、平均粒径４０％μ
ｍ程度のシリカを８０ｗｔ％配合するなど、粒径を変え
て行ってもよい。さらに、充填剤としてはマイカあるい
は耐摩擦や耐摩耗性を有するグラファイト等を用いても
良い。
【００１８】又、第１の封止樹脂６と第２の封止樹脂７
として、粘度が異なっているものを使用したが、これに
限らず、１種類の封止樹脂を用い、この封止樹脂を比較
的低い温度で加温しながら、活性化することにより、実
装時の封止樹脂の粘度を調整しても良い。この場合は、
充填剤を変えたよう場合のような効果は得られないが半
導体ベアチップにおける従来の剥離や亀裂等の破壊の危
惧を解消することができる。
【００１９】１種類の封止樹脂を用いる場合でも、封止
樹脂の充填剤の配合量を８０ｗｔ％程度あるいは９０ｗ
ｔ％程度として硬化収縮を極めて少ない状態とし、この
封止樹脂の一部に溶剤を１０ｗｔ％程度配合して低粘度
にした後に、これを第１の封止樹脂６として用いること
ができる。この半導体チップの周囲に溶剤未配合の封止
樹脂を塗布する。この場合の第１の封止樹脂６は、硬化
時に溶剤が飛散するため収縮量が多くなり、半導体ベア
チップ４の導電性突起５とリードパターン２との接点の
接合信頼性を向上させることができる。また周囲の樹脂
も、その硬化後には、上述のように２種類の封止樹脂を
用いた場合の第２の封止樹脂と同様の効果を奏すること
ができる。
【００２０】（実施の形態２）図４は本発明の実施の形
態２を示し、接着剤が塗布された２５μｍ程度の厚さの
ポリイミドフィルムが半導体ベアチップ４の上面に当接
されて加熱圧着されており、これにより半導体ベアチッ
プ４の上面が薄膜８によって覆われている。この薄膜８
はチップ４の外形よりも、各辺が０．５ｍｍ程度、大き
くなっており、これによりベアチップ４の外方に延設さ
れている。そして、この薄膜８とフレキシブル配線板１
との間にエポキシ樹脂を流し込んで、加熱硬化すること
により、半導体ベアチップ４の側面全周が第２の封止樹
脂７によって封止されている。なお、この第２の封止樹
脂７はカバーフィルム３にまで達するように封止されて
おり、これによりリードパターン２の断線や電流リーク
を、さらに効果的に防止している。
【００２１】この実施の形態における半導体ベアチップ
４とリードパターン２との接続は、実施の形態１と同様
に行われ、又、第１の封止樹脂６の材質及び充填も実施
の形態１と同様である。さらに、第１の封止樹脂６と第
２の封止樹脂７の実装時における粘度の関係及び硬化後
の関係も実施の形態１と同様とすることができる。
【００２２】この実施の形態では、半導体ベアチップ４
の周囲で剥離や亀裂が生じている部分が第２の封止樹脂
によって覆われているため、これらを防止できる。これ
に加えて、半導体ベアチップ４の上面全体が薄膜８によ
って覆われているため、半導体ベアチップ４が補強さ
れ、損傷が防止されている。さらに、この実施の形態に
おいて、第２の封止樹脂７は半導体ベアチップ４の外方
に延びた薄膜８とフレキシブル配線板１との間に注入す
るため、流れ出ることがなく、注入を簡単に行うことが
できる。
【００２３】（実施の形態３）図５（ａ）〜（ｃ）は本
発明の実施の形態３を示し、（ａ）は実装前、（ｂ）は
実装中、（ｃ）は実装後の断面図である。フレキシブル
配線板１のリードパターン２と半導体ベアチップ４の導
電性突起５との接合においていは、（ａ）で示すような
異方性導電シート９が使用されている。異方性導電シー
ト９は押圧した厚さ方向の部位では通電するが、押圧し
ていない厚さ方向及び面方向に対しては絶縁性を有して
いる。
【００２４】この異方性導電シート９としては、約６０
μｍの厚さの熱硬化性のエポキシ樹脂を素材としてお
り、素材自体が粘性のある粘着力を有している。そし
て、金メッキしたプラスチック粒子、ニッケル粒子ある
いは銅粒子からなる数μｍ程度の導電性微粒子１０が疎
に混入されている。このシートを少なくとも厚さの９５
％以上となるように上下から押圧挟持することにより、
導電性微粒子１０が相互に当接して挟持部分で導通し、
導電性突起５とリードパターン２とが電気的に接続され
る。一方、導電性突起５が配されていない半導体ベアチ
ップ４の下面とフレキシブル配線板１（又は、リードパ
ータン２）との間では、押圧量が少なく微粒子１０が当
接しないため、絶縁性が保持されている。
【００２５】（ａ）においては、約６０μｍの厚さの異
方性導電シート９をフレキシブル配線板１の半導体ベア
チップ４実装部分に、チップ４よりも周囲０．５ｍｍ程
の外側まで覆いかつカバーフィルム３の開口部３ａより
も小さなサイズにして貼り付ける。そして、このシート
９の上から、各リードパターン２に対して位置出しされ
た導電性突起５を有する半導体ベアチップ４を載置す
る。次いで（ｂ）で示すように半導体ベアチップ４を加
圧することにより、シート９の厚み方向で導電性突起５
とリードパターン２との間で導電性を確保するととも
に、所定量以上の変形のないシート９の面方向は絶縁性
を保つようにする。
【００２６】そして、加圧して所定箇所の電気的接続を
図った上で、例えば１７０〜１８０℃の温度で加熱し
て、樹脂を硬化する。この加圧および加熱により、半導
体ベアチップ４の回路面（下面）とフレキシブル配線板
１の隙間が樹脂（第１の封止樹脂に相当する）で封止さ
れた構造となる。
【００２７】次いで、（ｃ）で示すように、半導体ベア
チップ４の上面および側面に所定量の充填剤を配合した
加熱硬化型の絶縁性のエポキシ樹脂を、カバーフィルム
３の端部周辺も覆うようにして第２の封止樹脂７として
供給する。
【００２８】この第２の封止樹脂７の充填剤の配合量が
例えば８０ｗｔ％程度であれば、粘度が高いので、形状
保持性が良く、供給したときの状態に近い形状が得ら
れ、例えば７０ｗｔ％程度であれば粘度が低く流動性が
あるので、フレキシブル基板１からの厚みの薄い実装が
行うことができる。いずれにしても、半導体ベアチップ
４における従来の剥離や亀裂等の破壊の危惧のあった箇
所が第２の封止樹脂７により保護されているので、危惧
が解決される。また第１の封止樹脂としての異方性導電
シート９は、加圧するのみで導電性が確保できるので作
業性が極めて優れるものである。なお第２の封止樹脂７
は図３のように、半導体ベアチップ４の側面の周囲を覆
うように供給しても同様の効果が得られる。
【００２９】また、図２のように、半導体ベアチップ４
の上面に厚さ２５μｍ程度の接着剤付きのポリイミドフ
ィルムを加熱圧着して薄膜８とし、この薄膜とフレキシ
ブル配線板１との間に第２の封止樹脂７を供給して封止
してもよい。
【００３０】（実施の形態４）図６は、半導体ベアチッ
プ４が受光素子の如く、光に反応する回路を有する場合
のフリップチップの実装構造を示している。
【００３１】半導体ベアチップ４下面側に形成された受
光部１１に、検出光が到達されるようにフレキシブル配
線板１には窓部１２が開口されている。この窓部１２の
周囲には半導体ベアチップ４の回路と接続される回路と
なっているリードパターン２がそれぞれ配置されてい
る。
【００３２】この実施の形態では、リードパターン２と
半導体ベアチップ４の導電性突起５とを位置合わせし
て、図９に示す導電性接着剤あるいは図１０に示す金属
同士の拡散により電気的に接続した後、半導体ベアチッ
プ４の下面とフレキシブル配線板１のカバーフィルム３
の開口部３ａおよびフレキシブル配線板１の窓部１２と
で形成される空間を透明な絶縁性を有する熱硬化性エポ
キシ樹脂で充填し、かつこのエポキシ樹脂によって半導
体ベアチップ４とフレキシブル配線板１とを接着する。
これにより窓部１２の内部及び半導体ベアチップ４とフ
レキシブル配線板１との間が透明な第１の封止樹脂６に
よって封止される。
【００３３】次いで、半導体ベアチップ４の上面および
外周側面とカバーフィルム３とを覆うようにして、半導
体ベアチップ４の側面や背面からの光が透明な第１の封
止樹脂６に到達しないように、上述した第１の封止樹脂
の素材に更にカーボンブラック等の遮光性を有する充填
剤を１０ｗｔ％程度配合した熱硬化性のエポキシ樹脂を
第２の封止樹脂７として供給する。
【００３４】この実施の形態における第１の封止樹脂６
は、チップ４とフレキシブル配線板１との空間に気泡を
含まないようにするため、低粘度で流動性を有するもの
がよく、また、第２の封止樹脂７は接着強度を確保しつ
つ供給位置の遮光性を確実に防止するように、流動性が
小さく、しかも形状保持性の高いものが好ましく、その
ためにカーボンブラック等の充填量が多い方が良い。上
記構成によっても、従来技術の不具合を解消できる。な
お、カーボンブラック等の充填剤を配合した第２の封止
樹脂７は、第１の封止樹脂６の素材に充填剤を配合する
ことに限定されず、第１の樹脂６とは異なる種類の熱硬
化性のエポキシ樹脂に充填剤を配合してもよい。
【００３５】（実施の形態５）図７は、半導体ベアチッ
プ４がトランジスタチップの如くチップの背面にカソー
ド電極を有する場合のフリップチップの実装構造を示
す。半導体ベアチップ４の導電性突起５とフレキシブル
配線板１上のリードパターン２とを、図９に示すように
導電性接着剤あるいは図１０に示すように金属同士の拡
散によって接合した後、ベアチップ４の下面側（回路
面）とフレキシブル配線板１とで形成される５０μｍ程
度の隙間に最大フィラー径４０μｍ、平均粒径３０μｍ
程度のシリカを充填剤として７０ｗｔ％および所定の硬
化剤等を配合した加熱硬化型の絶縁性を有するエポキシ
樹脂を、背面電極用リードパターンに干渉しないように
第１の封止樹脂６として注入する。この第１の封止樹脂
６は、充填剤の配合量が比較的少ないので流動性があ
り、チップ４とフレキシブル配線板１との隙間内にすば
やく到達する。この注入に際して、第１の封止樹脂６
は、導電性突起５と電気的接続されるリードパターン２
を保護するカバーフィルム３の開口部３ａも覆うように
する。そして、この充填後に加熱して樹脂を硬化し、第
１の封止樹脂６とする。
【００３６】次いで、半導体ベアチップ４の背面と側
面、背面電極用リードパターン、第１の封止樹脂６の上
面、開口部３ａの周辺のカバーフィルム３までを覆うよ
うに、導電性を有する銀あるいは銅、鉛、金、パラジウ
ム等の金属粉末を充填剤として配合した第２の封止樹脂
７を供給する。この第２の封止樹脂７は充填剤として平
均粒径８０μｍの金属粉末を８０ｗｔ％、その他に所要
の硬化剤等を配合した粘度の高い形状保持性の良い加熱
硬化型のエポキシ樹脂７であり、充填後に加熱すること
によって硬化する。第２の封止樹脂は高粘度のため流動
性が低く、供給時の形状が保たれて、半導体ベアチップ
４の保護と第１の封止樹脂６の保護が確実に行われる。
また、第２の封止樹脂７の硬化収縮が極めて少ないの
で、亀裂等の発生等が解消され、かつ半導体ベアチップ
４に樹脂の収縮による応力も発生せず、半導体ベアチッ
プ４の良好な実装が可能となる。
【００３７】以上の実施の形態から本発明は、以下の発
明を包含している。 （１）フレキシブル配線板のリードパターンに導電性突
起５が実装される半導体ベアチップと、半導体ベアチッ
プの実装部位が開口されており、フレキシブル配線板の
リードパターンを被覆するカバーフィルムと、半導体ベ
アチップとフレキシブル配線板との間に充填された第１
の封止樹脂と、前記カバーフィルムの開口部を覆うと共
に、半導体ベアチップの側面から上面にわたって被覆さ
れた第２の封止樹脂とを備え、前記第１の封止樹脂は押
圧された押圧方向のみが導電する異方性導電シートによ
って形成されていることを特徴とするフレキシブル配線
板へのフリップチップ実装構造。
【００３８】（２）下面に受光素子が形成された半導体
ベアチップと、開口された窓部が前記受光素子との対向
部分に形成され、前記半導体ベアチップが実装されるフ
レキシブル配線板と、半導体ベアチップの実装部位が開
口されており、前記フレキシブル配線板のリードパター
ンを被覆するカバーフィルムと、半導体ベアチップとフ
レキシブル配線板との間及び前記窓部に充填された透明
な第１の封止樹脂と、前記カバーフィルムの開口部を覆
う共に、半導体ベアチップの側面から上面にわたって被
覆された第２の封止樹脂と、を備えていることを特徴と
するフレキシブル配線板へのフリップチップ実装構造。
【００３９】
【発明の効果】以上のように請求項１の発明は、半導体
ベアチップとフレキシブル配線板との間を第１の封止樹
脂で封止すると共に、フレキシブル配線板上および半導
体ベアチップの側面から上面にわたって第１の封止樹脂
によって封止するため、フレキシブル配線板が曲がって
も、樹脂が剥離したり、亀裂することがなくなる。
【００４０】請求項２の発明は、半導体ベアチップの上
面を薄膜で覆い、薄膜とフレキシブル配線板との間を第
２の封止樹脂で封止するため、請求項１の効果に加え
て、第２の封止樹脂の注入が容易となると共に、半導体
ベアチップの上面の保護を行うことができる。
【００４１】請求項３の発明は、第２の封止樹脂が高粘
度のため、流れ出ることがなく、封止を確実に行うこと
ができる。
【図面の簡単な説明】
【図１】本発明の基本構造の断面図である。
【図２】本発明の別の基本構造の断面図である。
【図３】実施の形態１の断面図である。
【図４】実施の形態２の断面図である。
【図５】（ａ），（ｂ），（ｃ）は実施の形態３の実装
手順を示す断面図である。
【図６】実施の形態４の断面図である。
【図７】実施の形態５の断面図である。
【図８】リジットなプリント配線板へのフリップチップ
実装を示す断面図である。
【図９】半導体ベアチップとプリント配線板との接続を
示す断面図である。
【図１０】半導体ベアチップとプリント配線板との別の
接続を示す断面図である。
【図１１】半導体ベアチップとプリント配線板とのさら
に別の接続を示す断面図である。
【図１２】プリント配線板のリードパターンの保護のた
め構造を示すための断面図である。
【図１３】フレキシブル配線板に対して、フリップチッ
プ実装を行う従来の断面図である。
【図１４】フレキシブル配線板に対して、フリップチッ
プ実装を行う従来の別の断面図である。
【符号の説明】
１ フレキシブル配線板 ２ リードパターン ３ カバーフィルム ４ 半導体ベアチップ ５ 半導体突起 ６ 第１の封止樹脂 ７ 第２の封止樹脂

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体ベアチップをフレキシブル配線板
    のリードパターンにフリップ実装するフリップチップ実
    装構造であって、 前記半導体ベアチップとフレキシブル配線板との間に充
    填された第１の封止樹脂と、 半導体ベアチップの実装部位が開口されており、前記フ
    レキシブル配線板のリードバターンを被覆するカバーフ
    ィルムと、 このカバーフィルムの開口部を被覆すると共に、半導体
    ベアチップの側面から上面の縁部にわたって被覆する第
    ２の封止樹脂と、を備えていることを特徴とするフレキ
    シブル配線板へのフリップチップ実装構造。
  2. 【請求項２】 半導体ベアチップをフレキシブル配線板
    のリードパターンにフリップ実装するフリップチップ実
    装構造であって、 前記半導体ベアチップとフレキシブル配線板との間に充
    填された第１の封止樹脂と、 半導体ベアッチップ実装部位が開口されており、前記フ
    レキシブル配線板のリードパターンを被覆するカバーフ
    ィルムと、 前記半導体ベアチップの上面を覆うと共に、半導体ベア
    チップの上面外方に延びるように半導体ベアチップ上面
    に密着された薄膜と、 この薄膜と前記カバーフィルムの開口部との間に供給さ
    れると共に、前記半導体ベアチップの側面を覆う第２の
    封止樹脂と、を備えていることを特徴とするフレキシブ
    ル配線板へのフリップチップ実装構造。
  3. 【請求項３】 前記第２の封止樹脂は、フリップ実装時
    に第１の封止樹脂よりも高粘度の樹脂であることを特徴
    とする請求項１又は２記載のフレキシブル配線板へのフ
    リップチップ実装構造。
JP499197A 1997-01-14 1997-01-14 フレキシブル配線板へのフリップチップ実装構造 Withdrawn JPH10199936A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP499197A JPH10199936A (ja) 1997-01-14 1997-01-14 フレキシブル配線板へのフリップチップ実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP499197A JPH10199936A (ja) 1997-01-14 1997-01-14 フレキシブル配線板へのフリップチップ実装構造

Publications (1)

Publication Number Publication Date
JPH10199936A true JPH10199936A (ja) 1998-07-31

Family

ID=11599086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP499197A Withdrawn JPH10199936A (ja) 1997-01-14 1997-01-14 フレキシブル配線板へのフリップチップ実装構造

Country Status (1)

Country Link
JP (1) JPH10199936A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001008220A1 (fr) * 1999-07-28 2001-02-01 Hitachi, Ltd. Dispositif semi-conducteur
JP2001184618A (ja) * 1999-12-24 2001-07-06 Hitachi Ltd 磁気ディスク装置
WO2001059839A1 (en) * 2000-02-07 2001-08-16 Rohm Co., Ltd. Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device
JP2002300000A (ja) * 2001-03-30 2002-10-11 Fujitsu Media Device Kk 弾性表面波装置
WO2003005441A1 (fr) * 2001-07-03 2003-01-16 Fujitsu Limited Materiau de revetement de puce semi-conductrice, procede de revetement de puce semi-conductrice et dispositif semi-conducteur
JP2005026447A (ja) * 2003-07-02 2005-01-27 Sumitomo Bakelite Co Ltd 半導体装置および半導体装置の製造方法
JP2006287097A (ja) * 2005-04-04 2006-10-19 Denso Corp 混成集積回路装置およびその製造方法
JP2008022016A (ja) * 2007-07-27 2008-01-31 Taiyo Yuden Co Ltd 回路モジュール
JP2008060230A (ja) * 2006-08-30 2008-03-13 Denso Corp 混成集積回路装置、および混成集積回路装置の製造方法
WO2008120564A1 (ja) * 2007-03-28 2008-10-09 Nec Corporation 電子部品の実装構造、及び電子部品の実装方法
WO2014112167A1 (ja) * 2013-01-16 2014-07-24 株式会社村田製作所 モジュールおよびその製造方法
JP2019506638A (ja) * 2016-01-26 2019-03-07 クンシャン ニュー フラット パネル ディスプレイ テクノロジー センター カンパニー リミテッド ボンディング構造、当該ボンディング構造を備えるフレキシブルパネル及びその製造方法
US20220293563A1 (en) * 2021-03-15 2022-09-15 Samsung Electronics Co., Ltd. Semiconductor package including mold layer and manufacturing method thereof

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001008220A1 (fr) * 1999-07-28 2001-02-01 Hitachi, Ltd. Dispositif semi-conducteur
JP2001184618A (ja) * 1999-12-24 2001-07-06 Hitachi Ltd 磁気ディスク装置
WO2001059839A1 (en) * 2000-02-07 2001-08-16 Rohm Co., Ltd. Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device
KR100451924B1 (ko) * 2000-02-07 2004-10-12 롬 가부시키가이샤 반도체 칩의 실장구조, 반도체 장치 및 반도체 장치의 제조방법
US7285446B2 (en) 2000-02-07 2007-10-23 Rohm Co., Ltd. Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device
JP2002300000A (ja) * 2001-03-30 2002-10-11 Fujitsu Media Device Kk 弾性表面波装置
WO2003005441A1 (fr) * 2001-07-03 2003-01-16 Fujitsu Limited Materiau de revetement de puce semi-conductrice, procede de revetement de puce semi-conductrice et dispositif semi-conducteur
JP2005026447A (ja) * 2003-07-02 2005-01-27 Sumitomo Bakelite Co Ltd 半導体装置および半導体装置の製造方法
JP2006287097A (ja) * 2005-04-04 2006-10-19 Denso Corp 混成集積回路装置およびその製造方法
JP2008060230A (ja) * 2006-08-30 2008-03-13 Denso Corp 混成集積回路装置、および混成集積回路装置の製造方法
WO2008120564A1 (ja) * 2007-03-28 2008-10-09 Nec Corporation 電子部品の実装構造、及び電子部品の実装方法
JPWO2008120564A1 (ja) * 2007-03-28 2010-07-15 日本電気株式会社 電子部品の実装構造、及び電子部品の実装方法
JP5569676B2 (ja) * 2007-03-28 2014-08-13 日本電気株式会社 電子部品の実装方法
JP2008022016A (ja) * 2007-07-27 2008-01-31 Taiyo Yuden Co Ltd 回路モジュール
WO2014112167A1 (ja) * 2013-01-16 2014-07-24 株式会社村田製作所 モジュールおよびその製造方法
CN104919586A (zh) * 2013-01-16 2015-09-16 株式会社村田制作所 模块及其制造方法
JPWO2014112167A1 (ja) * 2013-01-16 2017-01-19 株式会社村田製作所 モジュールおよびその製造方法
JP2019506638A (ja) * 2016-01-26 2019-03-07 クンシャン ニュー フラット パネル ディスプレイ テクノロジー センター カンパニー リミテッド ボンディング構造、当該ボンディング構造を備えるフレキシブルパネル及びその製造方法
US10727125B2 (en) 2016-01-26 2020-07-28 Kunshan New Flat Panel Display Technology Center Co., Ltd. Bonding structure, flexible screen with the bonding structure and manufacturing method of the same
US20220293563A1 (en) * 2021-03-15 2022-09-15 Samsung Electronics Co., Ltd. Semiconductor package including mold layer and manufacturing method thereof
US11923340B2 (en) * 2021-03-15 2024-03-05 Samsung Electronics Co., Ltd. Semiconductor package including mold layer and manufacturing method thereof

Similar Documents

Publication Publication Date Title
KR100290993B1 (ko) 반도체장치,반도체탑재용배선기판및반도체장치의제조방법
JP3119230B2 (ja) 樹脂フィルムおよびこれを用いた電子部品の接続方法
US7901768B2 (en) Multilayer anisotropic conductive adhesive and connection structure using the same
JPH10199936A (ja) フレキシブル配線板へのフリップチップ実装構造
KR100563890B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
US5290197A (en) Method for mounting a wiring board on a liquid crystal display substrate
US6376050B1 (en) Electric connecting method and apparatus
JP2007056070A (ja) フリップチップ型半導体装置用アンダーフィル材、並びにそれを用いたフリップチップ型半導体装置及びその製造方法
JPH0945731A (ja) 半導体チップの接続構造及びこれに用いる配線基板
US7466030B2 (en) Semiconductor device and fabrication process thereof
JP2005093826A (ja) 導電性接着剤による接続構造体及びその製造方法
WO1998004000A1 (en) Plug-in type electronic control unit, connecting structure between wiring board and plug member, connecting unit between electronic parts and wiring board, and electronic parts mounting method
JP3741553B2 (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
CN1316579C (zh) 半导体装置及其制造方法
JPH10256304A (ja) 半導体装置の製造方法
JP4648294B2 (ja) 電極接合方法及び電極接合構造体
JP2008189760A (ja) アンダーフィル剤、それを用いた半導体装置および半導体装置の製造方法
JP2008091408A (ja) 半導体装置およびその製造方法
JP2000100865A (ja) 半導体装置およびその製造方法
WO2011158468A1 (ja) 半導体装置およびその製造方法
JP2919976B2 (ja) 半導体装置、半導体搭載用配線基板および半導体装置の製造方法
JP3148008B2 (ja) 導電性接着剤を用いた基板とチップの接続方法
JP4215685B2 (ja) 電子回路素子の製造方法
JPH11214571A (ja) 半導体素子実装用シート
JP2637684B2 (ja) 半導体装置の封止方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040116

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20040413

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040511