JPH10199936A - フレキシブル配線板へのフリップチップ実装構造 - Google Patents

フレキシブル配線板へのフリップチップ実装構造

Info

Publication number
JPH10199936A
JPH10199936A JP499197A JP499197A JPH10199936A JP H10199936 A JPH10199936 A JP H10199936A JP 499197 A JP499197 A JP 499197A JP 499197 A JP499197 A JP 499197A JP H10199936 A JPH10199936 A JP H10199936A
Authority
JP
Japan
Prior art keywords
bare chip
wiring board
semiconductor bare
sealing resin
flexible wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP499197A
Other languages
English (en)
Inventor
Hiroshi Takasugi
宏 高杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP499197A priority Critical patent/JPH10199936A/ja
Publication of JPH10199936A publication Critical patent/JPH10199936A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909Post-treatment of the layer connector or bonding area
    • H01L2224/83951Forming additional members, e.g. for reinforcing, fillet sealant
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15151Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 フレキシブル配線板に半導体ベアチップを実
装した場合の封止用樹脂の剥離,亀裂発生を防止する。 【解決手段】 フレキシブル配線板1と半導体ベアチッ
プ4との間を第1の封止樹脂6で封止する。半導体ベア
チップ4の上面から半導体ベアチップ4の上面にわたっ
て、第2の封止樹脂7で覆って、保護する。第2の封止
樹脂7が半導体ベアチップ4を完全に覆うため、強度が
大きく、フレキシブル配線板1が曲がっても剥離した
り、亀裂が発生したりすることがない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フレキシブル基板
に対して半導体ベアチップを実装する構造に関する。
【0002】
【従来の技術】フリップチップ実装はその実装面積を飛
躍的に小さくできると共に、厚さについても薄形化に効
果があるところから、セラミック、ガラス、ガラスエポ
キシ樹脂等からなる板材を用いたリジット等のプリント
配線板に使用されている。この実装は、図8に示すよう
に、半導体ベアチップ101のパッド上に20〜50μ
m高さの金バンプからなる導電性突起102を設け、こ
の導電性突起102をプリント配線板103のリードパ
ターン104に接合している。この接合としては、図9
に示すように導電性接着剤201を用いたり、図10に
示すように金属同士の拡散による結合を利用したり、あ
るいは図11に示すように直径数μm程度の導電性微粒
子120を混入した熱硬化性樹脂130を導電性突起1
02とプリント配線板103のリードパターン104の
間に挟み込み、熱硬化性樹脂130を硬化することによ
ってなされている。
【0003】この場合、導電性微粒子120を混入した
熱硬化性樹脂を用いる図11の方法では、その樹脂自体
が半導体ベアチップ101とプリント配線板103の隙
間に充填された形態となるため、強度面、半導体回路の
保護面でも問題がない。これに対し、図9のように導電
性接着剤を用いたり、図10のように金属同志の拡散に
よる接合を行う場合には、強度及び半導体回路の保護の
ため、図12に示すように半導体ベアチップ101とプ
リント配線板103との隙間に封止用の絶縁性樹脂14
0を流し込み硬化させる必要がある。
【0004】
【発明が解決しようとする課題】これに対して、フリッ
プチップ実装を可撓性を有したフレキシブル基板に適用
した場合、フレキシブル配線板が屈曲性を有しているた
め、不都合を生じる。すなわち、図13に示すように、
フレキシブル配線板150が曲がると、半導体ベアチッ
プ101の下面側と封止用絶縁樹脂140との境界面部
分160に剥離や亀裂が生じる。
【0005】これを防止するため、図14に示すよう
に、半導体ベアチップ101の周囲に対しても、絶縁性
樹脂140を充填して封止することがなされているが、
この場合にもフレキシブル配線板150が曲がることに
によって、半導体ベアチップ101の外周部分と樹脂1
40との境界面部分170に剥離や亀裂が生じる。この
ような剥離や亀裂が生じることにより、フレキシブル配
線板を屈曲させながら機器などに実装して組立てる際
に、これらがさらに進行する。特に急激なフレキシブル
配線板の折れ曲げなどの場合には、急速に進行する。こ
れにより封止樹脂による半導体ベアチップとフレキシブ
ル配線板との固着強度が得られなくなったり、半導体回
路の保護が図れなくなる事態が生じている。本発明は、
この問題点を解消し、フレキシブル配線板に対しても十
分な強度を有したフリップチップ実装を可能とすること
を目的とする。
【0006】
【課題を解決するための手段】上記目的を達成するため
請求項1の発明は、半導体ベアチップをフレキシブル配
線板のリードパターンにフリップ実装するフリップチッ
プ実装構造であって、前記半導体ベアチップとフレキシ
ブル配線板との間に充填された第1の封止樹脂と、半導
体ベアチップの実装部位が開口されており、前記フレキ
シブル配線板のリードバターンを被覆するカバーフィル
ムと、このカバーフィルムの開口部を被覆すると共に、
半導体ベアチップの側面から上面の縁部にわたって被覆
する第2の封止樹脂と、を備えていることを特徴とす
る。
【0007】図1はこの実装構造を示し、フレキシブル
配線板1上にリードパターン2が形成され、このリード
パターン2が絶縁性のカバーフィルム3に被覆されてい
る。カバーフィルム3における半導体ベアチップの実装
部位は開口されており、リードパターン2はこの開口部
分3aで露出している。フレキシブル配線板1のリード
パターン2と、半導体ベアチップ4との接続は、半導体
ベアチップ4の下面に導電性突起5を設け、この導電性
突起5をリードパターン2に接触させて接合することに
よってなされる。第1の封止樹脂6は、この半導体ベア
チップ4とフレキシブル配線板1との間に充填されてい
る。又、第2の封止樹脂はカバーフィルム3の開口部分
3aを被覆すると共に、半導体ベアチップ4の側面4a
から上面4bの縁部にかけて充填されている。従って、
封止樹脂が半導体ベアチップ4の上面にまで達している
ため、フレキシブル配線板1を曲げても封止樹脂7が半
導体ベアチップ4の周囲部分で、剥離したり亀裂が発生
することがなくなる。
【0008】請求項2の発明は、半導体ベアチップをフ
レキシブル配線板のリードパターンにフリップ実装する
フリップチップ実装構造であって、前記半導体ベアチッ
プとフレキシブル配線板との間に充填された第1の封止
樹脂と、半導体ベアッチップ実装部位が開口されてお
り、前記フレキシブル配線板のリードパターンを被覆す
るカバーフィルムと、前記半導体ベアチップの上面を覆
うと共に、半導体ベアチップの上面外方に延びるように
半導体ベアチップ上面に密着された薄膜と、この薄膜と
前記カバーフィルムの開口部との間に供給されると共
に、前記半導体ベアチップの側面を覆う第2の封止樹脂
と、を備えていることを特徴とする。
【0009】図2はこの実装構造を示し、図1と同一の
部分は同一の符号で対応させてある。図2において、半
導体ベアチップ4の上面には、補強用の薄膜8が密着状
に被着している。薄膜8は半導体ベアチップ4の上面よ
りも幅広となっており、これにより周辺部分が半導体ベ
アチップの上面外方に延びている。第2の封止樹脂7は
この薄膜8とカバーフィルム3との間に供給され、半導
体ベアチップ4の側面を覆っており、フレキシブル配線
板1が曲がっても、第2の封止樹脂7に亀裂や剥離を生
じることがなくなる。
【0010】上記各構造において、半導体ベアチップ4
とフレキシブル配線板1との間に充填される絶縁性の第
1の封止樹脂と、半導体ベアチップ4の上面を含む外周
部、あるいは薄膜8とともに半導体ベアチップ4の外周
部に配置される絶縁性の第2の封止樹脂は必ずしも同一
の樹脂とは限らない。
【0011】第1の封止樹脂6は、流動性を良好にした
樹脂であってもよく、また電気的な接続作業の良い樹脂
であっても良い。また第1の封止樹脂6は第2の樹脂よ
りも収縮性の良い樹脂であってもよい。第2の封止樹脂
7は、形状付与の良好な樹脂であっても良く、収縮性の
少ない樹脂であっても良く、遮光性の樹脂あるいは導電
性の樹脂であってもよい。さらには、これらの各樹脂を
組み合わせても良い。
【0012】
【発明の実施の形態】
(実施の形態1)図3は、本発明の実施の形態1のフリ
ップチップ実装後の断面を示し、フレキシブル配線板1
上のリードパターン2は、基板1の折り曲がりによる断
線や電流リークを防止するため、ポリイミド樹脂からな
るカバーフィルム3で覆われている。このカバーフィル
ム3における半導体ベアチップ4の実装部分が開口され
ることにより、開口部分3aのリードパターン2が露出
している。
【0013】半導体ベアチップ4の下面には、導電性突
起5が設けられ、この導電性突起5がリードパターン2
に接合されている。この半導体ベアチップ4とフレキシ
ブル配線板1との間は、第1の封止樹脂6によって封止
されている。一方、第2の封止樹脂7はカバーフィルム
3の開口部分3a周囲から、半導体ベアチップ4の側面
にかけて覆い、さらにチップ4の上面外周部分を覆うこ
とによって封止している。
【0014】この実施の形態の実装手順は以下のように
して行う。半導体ベアチップ4の導電性突起5とフレキ
シブル配線板上のリードパータン3とを図9に示すよう
に導電性接着剤あるいは図10に示すように金属同士の
拡散によって接合する。その後、ベアチップ4の下面側
(回路面)と、フレキシブル配線板1とで形成される5
0μm程度の隙間に平均粒径が40μm程度のシリカを
充填剤として70wt%、および所定の硬化剤等を配合
した加熱硬化型のエポキシ樹脂を第1の封止樹脂6とし
て注入する。この第1の封止樹脂6は、充填剤の粒径が
小さく且つ配合量も比較的少ないので、樹脂粘度が低
く、流動性であり、上述した隙間内にすばやく浸透す
る。この浸透した第1の封止樹脂6は毛管現象により形
状が保持され、この状態で、加熱手段を内蔵した加熱基
台上で加熱されて硬化する。
【0015】次いで、半導体ベアチップ4には、平均粒
径が40μm程度のシリカを充填剤として80wt%配
合すると共に、シリカを増量したことに伴う配合量が調
整された所定の硬化剤等を配合した加熱硬化型のエポキ
シ樹脂を第2の封止樹脂7として供給する。この第2の
封止樹脂7は、充填剤の配合量が比較的多いので粘度が
高く、半導体ベアチップ4の上面及び外周面からほとん
ど流れることなく供給時の形状が維持された状態とな
り、この状態で加熱手段を内蔵した加熱基台上で加熱さ
れて硬化する。なお、以上の手順では、第1および第2
の封止樹脂は別々に加熱硬化したが、第1の封止樹脂6
の硬化を第2の封止樹脂7の硬化時に同時に行っても良
い。
【0016】以上の構造では、半導体ベアチップ4にお
ける剥離や亀裂等の破壊の危惧のあった箇所が、第2の
封止樹脂7により保護されているので、危惧が解消され
る。特に、第1の封止樹脂6が第2の封止樹脂7に比較
して充填剤の配合量が少ないので、収縮率が幾分、大き
くなるが、収縮率が大きくなることによって導電性突起
5とリードパターン2との密着力を増すことができる。
一方、第2の封止樹脂7は第1の封止樹脂6に比較して
収縮率が小さいので剥離力が小さくなり、半導体ベアチ
ップ4とリードパターン5あるいはリードパターン5上
に塗布されているカバーフィルム3との剥離を防止でき
る。これにより、接着強度を高く維持でる。
【0017】なお、充填剤として、平均粒径40μm程
度のシリカを用いたが、第1封止樹脂6の充填剤として
は、平均粒径20μm程度のシリカを70wt%配合
し、第2封止樹脂7充填剤としては、平均粒径40%μ
m程度のシリカを80wt%配合するなど、粒径を変え
て行ってもよい。さらに、充填剤としてはマイカあるい
は耐摩擦や耐摩耗性を有するグラファイト等を用いても
良い。
【0018】又、第1の封止樹脂6と第2の封止樹脂7
として、粘度が異なっているものを使用したが、これに
限らず、1種類の封止樹脂を用い、この封止樹脂を比較
的低い温度で加温しながら、活性化することにより、実
装時の封止樹脂の粘度を調整しても良い。この場合は、
充填剤を変えたよう場合のような効果は得られないが半
導体ベアチップにおける従来の剥離や亀裂等の破壊の危
惧を解消することができる。
【0019】1種類の封止樹脂を用いる場合でも、封止
樹脂の充填剤の配合量を80wt%程度あるいは90w
t%程度として硬化収縮を極めて少ない状態とし、この
封止樹脂の一部に溶剤を10wt%程度配合して低粘度
にした後に、これを第1の封止樹脂6として用いること
ができる。この半導体チップの周囲に溶剤未配合の封止
樹脂を塗布する。この場合の第1の封止樹脂6は、硬化
時に溶剤が飛散するため収縮量が多くなり、半導体ベア
チップ4の導電性突起5とリードパターン2との接点の
接合信頼性を向上させることができる。また周囲の樹脂
も、その硬化後には、上述のように2種類の封止樹脂を
用いた場合の第2の封止樹脂と同様の効果を奏すること
ができる。
【0020】(実施の形態2)図4は本発明の実施の形
態2を示し、接着剤が塗布された25μm程度の厚さの
ポリイミドフィルムが半導体ベアチップ4の上面に当接
されて加熱圧着されており、これにより半導体ベアチッ
プ4の上面が薄膜8によって覆われている。この薄膜8
はチップ4の外形よりも、各辺が0.5mm程度、大き
くなっており、これによりベアチップ4の外方に延設さ
れている。そして、この薄膜8とフレキシブル配線板1
との間にエポキシ樹脂を流し込んで、加熱硬化すること
により、半導体ベアチップ4の側面全周が第2の封止樹
脂7によって封止されている。なお、この第2の封止樹
脂7はカバーフィルム3にまで達するように封止されて
おり、これによりリードパターン2の断線や電流リーク
を、さらに効果的に防止している。
【0021】この実施の形態における半導体ベアチップ
4とリードパターン2との接続は、実施の形態1と同様
に行われ、又、第1の封止樹脂6の材質及び充填も実施
の形態1と同様である。さらに、第1の封止樹脂6と第
2の封止樹脂7の実装時における粘度の関係及び硬化後
の関係も実施の形態1と同様とすることができる。
【0022】この実施の形態では、半導体ベアチップ4
の周囲で剥離や亀裂が生じている部分が第2の封止樹脂
によって覆われているため、これらを防止できる。これ
に加えて、半導体ベアチップ4の上面全体が薄膜8によ
って覆われているため、半導体ベアチップ4が補強さ
れ、損傷が防止されている。さらに、この実施の形態に
おいて、第2の封止樹脂7は半導体ベアチップ4の外方
に延びた薄膜8とフレキシブル配線板1との間に注入す
るため、流れ出ることがなく、注入を簡単に行うことが
できる。
【0023】(実施の形態3)図5(a)〜(c)は本
発明の実施の形態3を示し、(a)は実装前、(b)は
実装中、(c)は実装後の断面図である。フレキシブル
配線板1のリードパターン2と半導体ベアチップ4の導
電性突起5との接合においていは、(a)で示すような
異方性導電シート9が使用されている。異方性導電シー
ト9は押圧した厚さ方向の部位では通電するが、押圧し
ていない厚さ方向及び面方向に対しては絶縁性を有して
いる。
【0024】この異方性導電シート9としては、約60
μmの厚さの熱硬化性のエポキシ樹脂を素材としてお
り、素材自体が粘性のある粘着力を有している。そし
て、金メッキしたプラスチック粒子、ニッケル粒子ある
いは銅粒子からなる数μm程度の導電性微粒子10が疎
に混入されている。このシートを少なくとも厚さの95
%以上となるように上下から押圧挟持することにより、
導電性微粒子10が相互に当接して挟持部分で導通し、
導電性突起5とリードパターン2とが電気的に接続され
る。一方、導電性突起5が配されていない半導体ベアチ
ップ4の下面とフレキシブル配線板1(又は、リードパ
ータン2)との間では、押圧量が少なく微粒子10が当
接しないため、絶縁性が保持されている。
【0025】(a)においては、約60μmの厚さの異
方性導電シート9をフレキシブル配線板1の半導体ベア
チップ4実装部分に、チップ4よりも周囲0.5mm程
の外側まで覆いかつカバーフィルム3の開口部3aより
も小さなサイズにして貼り付ける。そして、このシート
9の上から、各リードパターン2に対して位置出しされ
た導電性突起5を有する半導体ベアチップ4を載置す
る。次いで(b)で示すように半導体ベアチップ4を加
圧することにより、シート9の厚み方向で導電性突起5
とリードパターン2との間で導電性を確保するととも
に、所定量以上の変形のないシート9の面方向は絶縁性
を保つようにする。
【0026】そして、加圧して所定箇所の電気的接続を
図った上で、例えば170〜180℃の温度で加熱し
て、樹脂を硬化する。この加圧および加熱により、半導
体ベアチップ4の回路面(下面)とフレキシブル配線板
1の隙間が樹脂(第1の封止樹脂に相当する)で封止さ
れた構造となる。
【0027】次いで、(c)で示すように、半導体ベア
チップ4の上面および側面に所定量の充填剤を配合した
加熱硬化型の絶縁性のエポキシ樹脂を、カバーフィルム
3の端部周辺も覆うようにして第2の封止樹脂7として
供給する。
【0028】この第2の封止樹脂7の充填剤の配合量が
例えば80wt%程度であれば、粘度が高いので、形状
保持性が良く、供給したときの状態に近い形状が得ら
れ、例えば70wt%程度であれば粘度が低く流動性が
あるので、フレキシブル基板1からの厚みの薄い実装が
行うことができる。いずれにしても、半導体ベアチップ
4における従来の剥離や亀裂等の破壊の危惧のあった箇
所が第2の封止樹脂7により保護されているので、危惧
が解決される。また第1の封止樹脂としての異方性導電
シート9は、加圧するのみで導電性が確保できるので作
業性が極めて優れるものである。なお第2の封止樹脂7
は図3のように、半導体ベアチップ4の側面の周囲を覆
うように供給しても同様の効果が得られる。
【0029】また、図2のように、半導体ベアチップ4
の上面に厚さ25μm程度の接着剤付きのポリイミドフ
ィルムを加熱圧着して薄膜8とし、この薄膜とフレキシ
ブル配線板1との間に第2の封止樹脂7を供給して封止
してもよい。
【0030】(実施の形態4)図6は、半導体ベアチッ
プ4が受光素子の如く、光に反応する回路を有する場合
のフリップチップの実装構造を示している。
【0031】半導体ベアチップ4下面側に形成された受
光部11に、検出光が到達されるようにフレキシブル配
線板1には窓部12が開口されている。この窓部12の
周囲には半導体ベアチップ4の回路と接続される回路と
なっているリードパターン2がそれぞれ配置されてい
る。
【0032】この実施の形態では、リードパターン2と
半導体ベアチップ4の導電性突起5とを位置合わせし
て、図9に示す導電性接着剤あるいは図10に示す金属
同士の拡散により電気的に接続した後、半導体ベアチッ
プ4の下面とフレキシブル配線板1のカバーフィルム3
の開口部3aおよびフレキシブル配線板1の窓部12と
で形成される空間を透明な絶縁性を有する熱硬化性エポ
キシ樹脂で充填し、かつこのエポキシ樹脂によって半導
体ベアチップ4とフレキシブル配線板1とを接着する。
これにより窓部12の内部及び半導体ベアチップ4とフ
レキシブル配線板1との間が透明な第1の封止樹脂6に
よって封止される。
【0033】次いで、半導体ベアチップ4の上面および
外周側面とカバーフィルム3とを覆うようにして、半導
体ベアチップ4の側面や背面からの光が透明な第1の封
止樹脂6に到達しないように、上述した第1の封止樹脂
の素材に更にカーボンブラック等の遮光性を有する充填
剤を10wt%程度配合した熱硬化性のエポキシ樹脂を
第2の封止樹脂7として供給する。
【0034】この実施の形態における第1の封止樹脂6
は、チップ4とフレキシブル配線板1との空間に気泡を
含まないようにするため、低粘度で流動性を有するもの
がよく、また、第2の封止樹脂7は接着強度を確保しつ
つ供給位置の遮光性を確実に防止するように、流動性が
小さく、しかも形状保持性の高いものが好ましく、その
ためにカーボンブラック等の充填量が多い方が良い。上
記構成によっても、従来技術の不具合を解消できる。な
お、カーボンブラック等の充填剤を配合した第2の封止
樹脂7は、第1の封止樹脂6の素材に充填剤を配合する
ことに限定されず、第1の樹脂6とは異なる種類の熱硬
化性のエポキシ樹脂に充填剤を配合してもよい。
【0035】(実施の形態5)図7は、半導体ベアチッ
プ4がトランジスタチップの如くチップの背面にカソー
ド電極を有する場合のフリップチップの実装構造を示
す。半導体ベアチップ4の導電性突起5とフレキシブル
配線板1上のリードパターン2とを、図9に示すように
導電性接着剤あるいは図10に示すように金属同士の拡
散によって接合した後、ベアチップ4の下面側(回路
面)とフレキシブル配線板1とで形成される50μm程
度の隙間に最大フィラー径40μm、平均粒径30μm
程度のシリカを充填剤として70wt%および所定の硬
化剤等を配合した加熱硬化型の絶縁性を有するエポキシ
樹脂を、背面電極用リードパターンに干渉しないように
第1の封止樹脂6として注入する。この第1の封止樹脂
6は、充填剤の配合量が比較的少ないので流動性があ
り、チップ4とフレキシブル配線板1との隙間内にすば
やく到達する。この注入に際して、第1の封止樹脂6
は、導電性突起5と電気的接続されるリードパターン2
を保護するカバーフィルム3の開口部3aも覆うように
する。そして、この充填後に加熱して樹脂を硬化し、第
1の封止樹脂6とする。
【0036】次いで、半導体ベアチップ4の背面と側
面、背面電極用リードパターン、第1の封止樹脂6の上
面、開口部3aの周辺のカバーフィルム3までを覆うよ
うに、導電性を有する銀あるいは銅、鉛、金、パラジウ
ム等の金属粉末を充填剤として配合した第2の封止樹脂
7を供給する。この第2の封止樹脂7は充填剤として平
均粒径80μmの金属粉末を80wt%、その他に所要
の硬化剤等を配合した粘度の高い形状保持性の良い加熱
硬化型のエポキシ樹脂7であり、充填後に加熱すること
によって硬化する。第2の封止樹脂は高粘度のため流動
性が低く、供給時の形状が保たれて、半導体ベアチップ
4の保護と第1の封止樹脂6の保護が確実に行われる。
また、第2の封止樹脂7の硬化収縮が極めて少ないの
で、亀裂等の発生等が解消され、かつ半導体ベアチップ
4に樹脂の収縮による応力も発生せず、半導体ベアチッ
プ4の良好な実装が可能となる。
【0037】以上の実施の形態から本発明は、以下の発
明を包含している。 (1)フレキシブル配線板のリードパターンに導電性突
起5が実装される半導体ベアチップと、半導体ベアチッ
プの実装部位が開口されており、フレキシブル配線板の
リードパターンを被覆するカバーフィルムと、半導体ベ
アチップとフレキシブル配線板との間に充填された第1
の封止樹脂と、前記カバーフィルムの開口部を覆うと共
に、半導体ベアチップの側面から上面にわたって被覆さ
れた第2の封止樹脂とを備え、前記第1の封止樹脂は押
圧された押圧方向のみが導電する異方性導電シートによ
って形成されていることを特徴とするフレキシブル配線
板へのフリップチップ実装構造。
【0038】(2)下面に受光素子が形成された半導体
ベアチップと、開口された窓部が前記受光素子との対向
部分に形成され、前記半導体ベアチップが実装されるフ
レキシブル配線板と、半導体ベアチップの実装部位が開
口されており、前記フレキシブル配線板のリードパター
ンを被覆するカバーフィルムと、半導体ベアチップとフ
レキシブル配線板との間及び前記窓部に充填された透明
な第1の封止樹脂と、前記カバーフィルムの開口部を覆
う共に、半導体ベアチップの側面から上面にわたって被
覆された第2の封止樹脂と、を備えていることを特徴と
するフレキシブル配線板へのフリップチップ実装構造。
【0039】
【発明の効果】以上のように請求項1の発明は、半導体
ベアチップとフレキシブル配線板との間を第1の封止樹
脂で封止すると共に、フレキシブル配線板上および半導
体ベアチップの側面から上面にわたって第1の封止樹脂
によって封止するため、フレキシブル配線板が曲がって
も、樹脂が剥離したり、亀裂することがなくなる。
【0040】請求項2の発明は、半導体ベアチップの上
面を薄膜で覆い、薄膜とフレキシブル配線板との間を第
2の封止樹脂で封止するため、請求項1の効果に加え
て、第2の封止樹脂の注入が容易となると共に、半導体
ベアチップの上面の保護を行うことができる。
【0041】請求項3の発明は、第2の封止樹脂が高粘
度のため、流れ出ることがなく、封止を確実に行うこと
ができる。
【図面の簡単な説明】
【図1】本発明の基本構造の断面図である。
【図2】本発明の別の基本構造の断面図である。
【図3】実施の形態1の断面図である。
【図4】実施の形態2の断面図である。
【図5】(a),(b),(c)は実施の形態3の実装
手順を示す断面図である。
【図6】実施の形態4の断面図である。
【図7】実施の形態5の断面図である。
【図8】リジットなプリント配線板へのフリップチップ
実装を示す断面図である。
【図9】半導体ベアチップとプリント配線板との接続を
示す断面図である。
【図10】半導体ベアチップとプリント配線板との別の
接続を示す断面図である。
【図11】半導体ベアチップとプリント配線板とのさら
に別の接続を示す断面図である。
【図12】プリント配線板のリードパターンの保護のた
め構造を示すための断面図である。
【図13】フレキシブル配線板に対して、フリップチッ
プ実装を行う従来の断面図である。
【図14】フレキシブル配線板に対して、フリップチッ
プ実装を行う従来の別の断面図である。
【符号の説明】
1 フレキシブル配線板 2 リードパターン 3 カバーフィルム 4 半導体ベアチップ 5 半導体突起 6 第1の封止樹脂 7 第2の封止樹脂

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体ベアチップをフレキシブル配線板
    のリードパターンにフリップ実装するフリップチップ実
    装構造であって、 前記半導体ベアチップとフレキシブル配線板との間に充
    填された第1の封止樹脂と、 半導体ベアチップの実装部位が開口されており、前記フ
    レキシブル配線板のリードバターンを被覆するカバーフ
    ィルムと、 このカバーフィルムの開口部を被覆すると共に、半導体
    ベアチップの側面から上面の縁部にわたって被覆する第
    2の封止樹脂と、を備えていることを特徴とするフレキ
    シブル配線板へのフリップチップ実装構造。
  2. 【請求項2】 半導体ベアチップをフレキシブル配線板
    のリードパターンにフリップ実装するフリップチップ実
    装構造であって、 前記半導体ベアチップとフレキシブル配線板との間に充
    填された第1の封止樹脂と、 半導体ベアッチップ実装部位が開口されており、前記フ
    レキシブル配線板のリードパターンを被覆するカバーフ
    ィルムと、 前記半導体ベアチップの上面を覆うと共に、半導体ベア
    チップの上面外方に延びるように半導体ベアチップ上面
    に密着された薄膜と、 この薄膜と前記カバーフィルムの開口部との間に供給さ
    れると共に、前記半導体ベアチップの側面を覆う第2の
    封止樹脂と、を備えていることを特徴とするフレキシブ
    ル配線板へのフリップチップ実装構造。
  3. 【請求項3】 前記第2の封止樹脂は、フリップ実装時
    に第1の封止樹脂よりも高粘度の樹脂であることを特徴
    とする請求項1又は2記載のフレキシブル配線板へのフ
    リップチップ実装構造。
JP499197A 1997-01-14 1997-01-14 フレキシブル配線板へのフリップチップ実装構造 Withdrawn JPH10199936A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP499197A JPH10199936A (ja) 1997-01-14 1997-01-14 フレキシブル配線板へのフリップチップ実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP499197A JPH10199936A (ja) 1997-01-14 1997-01-14 フレキシブル配線板へのフリップチップ実装構造

Publications (1)

Publication Number Publication Date
JPH10199936A true JPH10199936A (ja) 1998-07-31

Family

ID=11599086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP499197A Withdrawn JPH10199936A (ja) 1997-01-14 1997-01-14 フレキシブル配線板へのフリップチップ実装構造

Country Status (1)

Country Link
JP (1) JPH10199936A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001008220A1 (fr) * 1999-07-28 2001-02-01 Hitachi, Ltd. Dispositif semi-conducteur
JP2001184618A (ja) * 1999-12-24 2001-07-06 Hitachi Ltd 磁気ディスク装置
WO2001059839A1 (en) * 2000-02-07 2001-08-16 Rohm Co., Ltd. Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device
JP2002300000A (ja) * 2001-03-30 2002-10-11 Fujitsu Media Device Kk 弾性表面波装置
WO2003005441A1 (fr) * 2001-07-03 2003-01-16 Fujitsu Limited Materiau de revetement de puce semi-conductrice, procede de revetement de puce semi-conductrice et dispositif semi-conducteur
JP2005026447A (ja) * 2003-07-02 2005-01-27 Sumitomo Bakelite Co Ltd 半導体装置および半導体装置の製造方法
JP2006287097A (ja) * 2005-04-04 2006-10-19 Denso Corp 混成集積回路装置およびその製造方法
JP2008022016A (ja) * 2007-07-27 2008-01-31 Taiyo Yuden Co Ltd 回路モジュール
JP2008060230A (ja) * 2006-08-30 2008-03-13 Denso Corp 混成集積回路装置、および混成集積回路装置の製造方法
WO2008120564A1 (ja) * 2007-03-28 2008-10-09 Nec Corporation 電子部品の実装構造、及び電子部品の実装方法
WO2014112167A1 (ja) * 2013-01-16 2014-07-24 株式会社村田製作所 モジュールおよびその製造方法
JP2019506638A (ja) * 2016-01-26 2019-03-07 クンシャン ニュー フラット パネル ディスプレイ テクノロジー センター カンパニー リミテッド ボンディング構造、当該ボンディング構造を備えるフレキシブルパネル及びその製造方法
US20220293563A1 (en) * 2021-03-15 2022-09-15 Samsung Electronics Co., Ltd. Semiconductor package including mold layer and manufacturing method thereof

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001008220A1 (fr) * 1999-07-28 2001-02-01 Hitachi, Ltd. Dispositif semi-conducteur
JP2001184618A (ja) * 1999-12-24 2001-07-06 Hitachi Ltd 磁気ディスク装置
WO2001059839A1 (en) * 2000-02-07 2001-08-16 Rohm Co., Ltd. Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device
KR100451924B1 (ko) * 2000-02-07 2004-10-12 롬 가부시키가이샤 반도체 칩의 실장구조, 반도체 장치 및 반도체 장치의 제조방법
US7285446B2 (en) 2000-02-07 2007-10-23 Rohm Co., Ltd. Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device
JP2002300000A (ja) * 2001-03-30 2002-10-11 Fujitsu Media Device Kk 弾性表面波装置
WO2003005441A1 (fr) * 2001-07-03 2003-01-16 Fujitsu Limited Materiau de revetement de puce semi-conductrice, procede de revetement de puce semi-conductrice et dispositif semi-conducteur
JP2005026447A (ja) * 2003-07-02 2005-01-27 Sumitomo Bakelite Co Ltd 半導体装置および半導体装置の製造方法
JP2006287097A (ja) * 2005-04-04 2006-10-19 Denso Corp 混成集積回路装置およびその製造方法
JP2008060230A (ja) * 2006-08-30 2008-03-13 Denso Corp 混成集積回路装置、および混成集積回路装置の製造方法
WO2008120564A1 (ja) * 2007-03-28 2008-10-09 Nec Corporation 電子部品の実装構造、及び電子部品の実装方法
JPWO2008120564A1 (ja) * 2007-03-28 2010-07-15 日本電気株式会社 電子部品の実装構造、及び電子部品の実装方法
JP5569676B2 (ja) * 2007-03-28 2014-08-13 日本電気株式会社 電子部品の実装方法
JP2008022016A (ja) * 2007-07-27 2008-01-31 Taiyo Yuden Co Ltd 回路モジュール
WO2014112167A1 (ja) * 2013-01-16 2014-07-24 株式会社村田製作所 モジュールおよびその製造方法
CN104919586A (zh) * 2013-01-16 2015-09-16 株式会社村田制作所 模块及其制造方法
JPWO2014112167A1 (ja) * 2013-01-16 2017-01-19 株式会社村田製作所 モジュールおよびその製造方法
JP2019506638A (ja) * 2016-01-26 2019-03-07 クンシャン ニュー フラット パネル ディスプレイ テクノロジー センター カンパニー リミテッド ボンディング構造、当該ボンディング構造を備えるフレキシブルパネル及びその製造方法
US10727125B2 (en) 2016-01-26 2020-07-28 Kunshan New Flat Panel Display Technology Center Co., Ltd. Bonding structure, flexible screen with the bonding structure and manufacturing method of the same
US20220293563A1 (en) * 2021-03-15 2022-09-15 Samsung Electronics Co., Ltd. Semiconductor package including mold layer and manufacturing method thereof
US11923340B2 (en) * 2021-03-15 2024-03-05 Samsung Electronics Co., Ltd. Semiconductor package including mold layer and manufacturing method thereof

Similar Documents

Publication Publication Date Title
KR100290993B1 (ko) 반도체장치,반도체탑재용배선기판및반도체장치의제조방법
TW523885B (en) Manufacturing method of electric device
JP3119230B2 (ja) 樹脂フィルムおよびこれを用いた電子部品の接続方法
US7901768B2 (en) Multilayer anisotropic conductive adhesive and connection structure using the same
JPH10199936A (ja) フレキシブル配線板へのフリップチップ実装構造
KR100563890B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
US5290197A (en) Method for mounting a wiring board on a liquid crystal display substrate
US6376050B1 (en) Electric connecting method and apparatus
JP2007056070A (ja) フリップチップ型半導体装置用アンダーフィル材、並びにそれを用いたフリップチップ型半導体装置及びその製造方法
JPH0945731A (ja) 半導体チップの接続構造及びこれに用いる配線基板
US20040061240A1 (en) Semiconductor device and fabrication process thereof
JP2005093826A (ja) 導電性接着剤による接続構造体及びその製造方法
WO1998004000A1 (en) Plug-in type electronic control unit, connecting structure between wiring board and plug member, connecting unit between electronic parts and wiring board, and electronic parts mounting method
JP3741553B2 (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
CN1316579C (zh) 半导体装置及其制造方法
JPH10256304A (ja) 半導体装置の製造方法
JP4648294B2 (ja) 電極接合方法及び電極接合構造体
JP2008189760A (ja) アンダーフィル剤、それを用いた半導体装置および半導体装置の製造方法
JP2008091408A (ja) 半導体装置およびその製造方法
JP2000100865A (ja) 半導体装置およびその製造方法
WO2011158468A1 (ja) 半導体装置およびその製造方法
JP2004349561A (ja) 半導体装置の接着方法とそれに使用される接着剤
JP2919976B2 (ja) 半導体装置、半導体搭載用配線基板および半導体装置の製造方法
JP3148008B2 (ja) 導電性接着剤を用いた基板とチップの接続方法
JP4215685B2 (ja) 電子回路素子の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040116

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20040413

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040511