JP2919976B2 - 半導体装置、半導体搭載用配線基板および半導体装置の製造方法 - Google Patents

半導体装置、半導体搭載用配線基板および半導体装置の製造方法

Info

Publication number
JP2919976B2
JP2919976B2 JP9502914A JP50291497A JP2919976B2 JP 2919976 B2 JP2919976 B2 JP 2919976B2 JP 9502914 A JP9502914 A JP 9502914A JP 50291497 A JP50291497 A JP 50291497A JP 2919976 B2 JP2919976 B2 JP 2919976B2
Authority
JP
Japan
Prior art keywords
wiring board
chip
semiconductor chip
anisotropic conductive
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9502914A
Other languages
English (en)
Inventor
愛三 金田
雅昭 安田
伊津夫 渡辺
共久 太田
文男 井上
良明 坪松
聡夫 山崎
洋人 大畑
賢三 竹村
朗 永井
治 渡辺
直行 塩沢
和良 小島
俊明 田中
和徳 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP9502914A priority Critical patent/JP2919976B2/ja
Priority claimed from PCT/JP1996/001608 external-priority patent/WO1996042107A1/ja
Application granted granted Critical
Publication of JP2919976B2 publication Critical patent/JP2919976B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

【発明の詳細な説明】 技術分野 本発明は、半導体素子を接続部材を介して配線回路基
板（マザーボード）に接続実装するのに好適な半導体装
置、その半導体装置の製造に使用される半導体搭載用配
線基板および半導体装置の製造方法に関する。
詳しくは、高密度の実装が可能で、かつ安価で信頼性
に優れた半導体装置およびその製造方法を提供する。
背景技術 近年、接続端子を多数持つ半導体素子を配線回路基板
（マザーボード）に高密度に接続実装する手法として、
有機配線基板上にチップを搭載し、チップ上のパッドと
有機配線板側接続端子とを金線ワイヤーボンディングし
て接続した後、半導体チップ全体を有機絶縁性封止材で
被覆し、有機配線回路基板裏面にハンダボールをアレイ
状に配した外部端子を持つ、OMPAC方式（オーバーモー
ルデッド）のBGA（ボールグリッドアレイパッケージ）
が開発され、実用化が進められている。
この構造は、従来の金属リードフレームにチップを搭
載し金線ワイヤーボンディングした後に全体を封止し、
外部端子リードを切断・成形して封止部側面より出す構
造を持つQFPよりも、単位面積あたりの外部端子数を多
くすることが出来、マザーボード上へのハンダリフロー
方式による面付け実装が容易という特徴を有する。しか
し、金線ワイヤーボンディングによるために接続すべき
半導体パッド部の大きさは約80μｍに限定されるととも
にパッド部と配線端子部との距離をある程度とる必要が
あり、500ピン以上のI/O（端子）をもつBGAを形成する
にはその外形寸法が40mm角以上と大きくならざるを得な
かった。この構造では、より多ピン化したい、より高密
度にマザーボードに実装したい、というニーズに対して
限界があった。
一方、500ピン以上の半導体チップをより高密度に実
装したいというニーズに答えるために、半導体チップの
接続パッド部に各種バリヤ用金属めっきを施した後はん
だバンプを形成し、このバンプを介して配線基板側の端
子部とをフェイスダウンで加熱・溶融接合するフリップ
チップボンディング方式が提案され（C4）、一部セラミ
ック基板には適用が進められている。しかし、半導体チ
ップのパッド部にはんだバンプを形成するまでのプロセ
スが多く半導体チップのコストを大幅に上げること、チ
ップ表面と配線基板との間隙に樹脂を充填しなければ温
度サイクルによるストレスがはんだバンプに集中して破
断し易いこと、その樹脂充填プロセスと管理が煩雑なこ
と、有機基板への接続に用いるとするとチップとの線膨
張係数の差がより広がり該ストレスが拡大することが予
想され、有機基板への500ピンI/O以上のフリップチップ
ボンディングは現時点では実現していない。
また一方、半導体チップの接続パッド部に金線をワイ
ヤボンディングしネックの近くで切断することにより、
より安価にチップに金バンプを形成する方法が提案され
ている（スタッドバンプ）。しかし、このチップをフェ
イスダウンで配線基板に接続実装するには、該スタッド
バンプ上に有機導電性接着剤を塗布し、接続、硬化した
後、チップ表面と配線基板との間隙に樹脂を充填するプ
ロセスが必須であるし、チップ毎に金ワイヤーボンディ
ング工程を経るので加工工数が大で、かつチップのパッ
ド部の大きさは80μｍ角が限界のため、それより小さく
できないという問題が残っていた。
発明の開示 本発明が解決しようとする課題は、上記した従来技術
の問題点を解決することにあり、バンプ形成プロセスを
経ていないより安価なチップと比較的安価な有機高密度
配線基板を用いて構成し、より簡素なプロセスにより、
高密度実装が可能で、かつ信頼性の高い、半導体装置お
よびその製造法を提供することにある。
そこで、本発明では、つぎの（１）〜（３）の半導体
装置と、（４）の配線基板と、（５）〜（７）の製造方
法とが提供される。
（１）半導体チップをフェイスダウンで配線基板に接続
搭載してなる半導体装置において、該半導体チップの接
続パッド部がチップのパッシベーション膜表面より低く
凹であり、該配線基板の接続端子部には少なくとも配線
部よりも高い突起状の金属バンプ部が設けられており、
かつ、該半導体チップの接続パッド部と該配線基板接続
端子部の金属バンプ部、および該半導体チップ表面の全
面もしくは１部と対向する配線基板表面とが有機異方性
導電接着材料にて接合および接着固定されていることを
特徴とする半導体装置。
（２）上記（１）記載の半導体装置において、該半導体
チップの接続パッド部がチップのパッシベーション膜表
面より低く凹であり、該配線基板と接続端子部には少な
くとも該半導体チップの接続パッド部より小さい径で、
かつパッド部の深さと同じかもしくはそれ以上の高さの
突起状の金属バンプが設けられており、かつ、該半導体
チップの接続パッド部と該配線基板接続端子部の金属バ
ンプ部、および該半導体チップ表面の全面と対向する配
線基板表面とが有機異方性導電接着材料にて接合および
接着固定されており、かつ、該半導体チップ裏面全面も
しくは少なくとも端部が絶縁性有機封止材で被覆されて
おり、外部端子を該配線基板の裏面にマトリックス状に
配置してなることを特徴とする半導体装置。
（３）上記（１）記載の半導体装置において、有機異方
性導電接着材料が有機マトリックスのみかあるいは有機
マトリックスに無機充填材粒子が分散された層と有機マ
トリックスに導電性粒子が分散された層の２層構造の異
方性導電接着フィルムであり、半導半導体チップ面に接
する面側には有機マトリックスのみかあるいは有機マト
リックスに無機充填材粒子が分散された層を、配線基板
の接続端子側の面側には有機マトリックスに導電性粒子
が分散された層を配置させたことを特徴とする半導体装
置。
（４）配線基板表面の接続端子部には少なくとも配線部
よりも高い突起状の金属バンプ部が設けられており、少
なくとも該金属バンプ部を含み半導体チップ表面と対向
する部分に半導体チップをフェイスダウンで接合および
接着固定するための有機異方性導電接着材料が設けられ
ており、配線基板のもう一方の表面には該接続端子部と
導通した外部端子が設けられた、本発明の半導体装置に
使用される半導体搭載用配線基板。
この半導体搭載用配線基板の突起状金属バンプ部は、
Cu、Cr、Ni、Pd、AuあるいはPbSnはんだより選ばれる金
属または合金の単体もしくは多層構成で形成されている
ことが望ましい。
（５）配線基板表面の接続端子部に少なくとも配線部よ
り高い突起状の金属バンプ部が設けられている基板のチ
ップ搭載部に有機異方性導電接着材料を形成する工程
と、予め接続パッド部上の金属酸化膜が除去された半導
体チップを表面を下側にして加熱圧着する工程により製
造することを特徴とする、半導体装置の製造方法。
（６）配線基板表面の接続端子部に少なくとも配線部よ
りも高い突起状の金属バンプ部が設けられている基板上
で、上記（３）記載の異方性導電接着フィルムを半導体
チップの外形にあわせてかもしくは若干小さめに切断す
る工程と、該フィルムを該基板に加熱圧着する工程と、
予め表面をプラズマアッシングないしはイオンミーリン
グなどによって処理され接続パッド上の金属酸化膜が除
去された半導体チップを表面を下側にして加熱圧着する
工程により製造することを特徴とする半導体装置の製造
方法。
（７）配線基板表面の接続端子部に少なくとも配線部よ
りも高い突起状の金属バンプ部が設けられている基板上
で、上記（３）記載の異方性導電接着フィルムを半導体
チップの外形にあわせてかもしくは若干小さめに切断す
る工程と、該フィルムを該基板に加熱圧着する工程と、
予め表面をプラズマアッシングないしはイオンミーリン
グなどによって処理され処理パッド上の金属酸化膜が除
去された半導体チップを表面を下側にして加熱圧着する
工程と、該半導体チップの裏面の全面もしくは少なくと
も端面を含む１部を有機絶縁性封止材で被覆する工程
と、配線基板裏面にはんだボールをマトリックス状に形
成する工程により製造することを特徴とする半導体装置
の製造方法。
本発明の半導体装置は、半導体チップをフェイスダウ
ンで配線基板に接続搭載してなる半導体装置において、
半導体チップの接続パッド部がチップのパッシベーショ
ン膜表面より低く凹であり、配線基板の接続端子部には
少なくとも配線部よりも高い突起状の金属バンプ部が設
けられており、かつ、半導体チップの接続パッド部と配
線基板接続端子部の金属バンプ部、および半導体チップ
表面の全面もしくは１部を対向する配線基板表面とが有
機異方性導電接着材料にて接合および接着固定されてい
ることを特徴とする。
本発明の半導体搭載用配線基板は、配線基板表面の接
続端子部には少なくとも配線部よりも高い突起状の金属
バンプ部が設けられており、少なくとも該金属バンプ部
を含み半導体チップ表面と対向する部分に導体チップを
フェイスダウンで接合および接着固定するための有機異
方性導電接着材料が設けられており、配線基板のもう一
方の表面には該接続端子部と導通した外部端子が設けら
れたものである。
本発明の半導体装置の製造法は、配線基板表面の接続
端子部に少なくとも配線部よりも高い突起状の金属バン
プ部が設けられている基板のチップ搭載部に有機異方性
導電接着材料を形成する工程と、予め接続パッド部上の
金属酸化膜が除去された半導体チップを表面を下側にし
て加熱圧着する工程により製造することを特徴とする。
本発明では、ボンディングパット部（接続パッド部）
にバンプを形成していないバンプレスの半導体チップを
配線基板端子部に接続実装するために、配線基板端子部
に突起状の金属バンプを形成し、チップをフェイスダウ
ンで有機異方性導電接着材料にて接合する。配線基板端
子部の突起状の金属バンプは半導体チップのパッド部よ
りも小さい面積で、かつ凹み量（パッシベーション膜厚
さ）と同じか、もしくはそれ以上で、塗膜する有機異方
性導電接着材料の膜厚以内の高さの突起を形成する。有
機異方性導電接着材料はチップ表面の全面を被覆し、対
向する基板表面とを接着するとともに、半導体チップの
接続パッド部と配線基板端子の金属突起バンプとは有機
異方性導電接着材料内に分散された導電性粒子で電気的
に導通をとる。さらに、該接合部の接続信頼性を確保す
るために、チップの基板方向への押しつけ力を補強すべ
くチップ裏面全面もしくは少なくとも端面を含む一部を
別の有機絶縁性封止材で被覆する構造とする。さらに、
半導体チップのボンディングパッド表面に存在する金属
酸化膜を除去するため、チップを基板に有機異方性導電
接着材料で接着する直前にプラズマアッシングあるいは
イオンミーリング処理を実施する。
チップのボンディングパッド部（接続パッド部）と突
起状の金属バンプを有する配線基板端子部とは有機異方
性導電接着材料により接合され、異方性導電接着材料に
含有される微細な導電粒子（数〜20数個／バンプ）を介
して電気的な導通性が確保されるが、隣の端子部への導
通は粒子間に存在する絶縁性のマトリックス樹脂により
電気導電性はなく、圧着方向のみの異方導電性が確保さ
れる。絶縁性を有するマトリックス樹脂は、エポキシ樹
脂、フェノキシ樹脂の他、半導体チップおよび基板に接
着性を有する絶縁抵抗に優れる樹脂で構成し、加熱圧着
温度（通常は120〜250℃の範囲）で溶融・流動し、短時
間（20秒以内）に硬化する熱硬化性樹脂であることが望
ましい。ただし、ポリエステル、ポリビニルブチラー
ル、ポリイミド樹脂などの接着性を有する熱可塑性樹
脂、あるいは熱可塑性樹脂と熱硬化性樹脂の混合複合体
であっても差し支えはない。さらに、半導体チップとの
熱膨張係数の差による応力を低減するためマトリックス
樹脂の線膨張係数ならびに弾性率を下げる目的をもっ
て、異方性導電性に差し支えのない分量だけマトリック
ス樹脂に石英など無機充填材やエラストマー等の弾性体
微粒子を配合・分散させてもよい。常温で液状のもので
も差し支えはないが、予めフィルム状に成形された異方
性導電フィルムのほうが扱い易く、接着時にボイドが出
来にくく、信頼性に優れる。
有機異方性導電接着材料のマトリックス樹脂は、加圧
方向の電極間を電気的に接続する接着（接合）後の40℃
での弾性率が100〜1500MPaであるものが好ましい。接着
後の40℃での弾性率が100〜1500MPaであり、接続時の良
好な流動性や高接続信頼性を得られるものとして、エポ
キシ樹脂とイミダゾール系、ヒドラジド系、三フッ化ホ
ウ素−アミン錯体、スルホニウム塩、アミンイミド、ポ
リアミンの塩、ジシアンジアミド等の潜在性硬化剤の混
合物に、接着後の40℃での弾性率が100〜1500MPaになる
ようにアクリルゴムを配合したものを使用することがで
きる。接着フィルム硬化物の弾性率は、例えば、レオロ
ジ（株）製レオスペクトラDVE−４（引っぱりモード、
周波数10Hz、５℃/minで昇温）を使用して測定できる。
前記アクリルゴムとしては、アクリル酸、アクリル酸
エステル、メタクリル酸エステルまたはアクリロニトリ
ルのうち少なくともひとつをモノマー成分とした重合体
または共重合体があげられ、中でもグリシジルエーテル
基を含有するグリシジルアクリレートやグリシジルメタ
クリレートを含む共重合体系アクリルゴムが好適に用い
られる。これらアクリルゴムの分子量（重量平均）は、
接着材料の凝集力を高める点から20万以上が好ましい。
アクリルゴムの接着材料中の配合量は、15重量％未満で
あると接着後の40℃での弾性率が1500MPaを越える場合
があり、また40重量％を越えると低弾性率化は図れるが
接続時の溶融粘度が高くなり接続電極間、または接続電
極と導電粒子界面の溶融接着剤の排除性が低下するた
め、接続電極間または接続電極と導電粒子間の電気的導
通を確保できなくなる場合がある。このため、アクリル
ゴム配合量としては15〜40重量％が好ましい。接着材料
にはフィルム形成性をより容易にするためにフェノキシ
樹脂などの熱可塑性樹脂を配合することもできる。特
に、フェノキシ樹脂は、エポキシ樹脂と構造が類似して
いるため、エポキシ樹脂との相溶性、接着性に優れるな
どの特徴を有するので好ましい。
フィルム形成は、これら少なくともエポキシ樹脂、ア
クリルゴム、フェノキシ樹脂、潜在性硬化剤からなる接
着組成物と導電粒子を有機溶剤に溶解あるいは分散によ
り液状化して、剥離性基材上に塗布し、硬化剤の活性温
度以下で溶剤を除去することにより行われれる。この時
用いる溶剤は、芳香族炭化水素系と含酸素系の混合溶剤
が材料の溶解性を向上させるため好ましい。
以上のように有機異方性導電接着材料のマトリックス
樹脂として、接続後の40℃での弾性率が100〜1500MPaの
樹脂を使用すれば、熱衝撃、PCTやはんだバス浸漬試験
などの信頼性試験において生じる内部応力を吸収できる
ため、チップと基板の熱膨張係数差が大きい場合での接
続後のチップ及び基板の反りが小さく、信頼性試験後に
おいても接続部での接続抵抗の増大や接着剤の剥離がな
く、接続信頼性が向上する。従って、ICチップとプリン
ト基板とを接続時の加圧方向にのみ電気的に接続する場
合に好都合である。
また、マトリックス樹脂に分散される導電性粒子は、
Ni、Ag、Au、Cuなど導電性の優れた金属で良く、ポリマ
ー粒子を核にしてこれらのいずれか、もしくは、複数の
金属をめっきして形成してもよく、さらに金属粒子の横
方向の絶縁性を高めるために、金属粒子あるいは金属被
覆粒子自体に極薄の有機絶縁膜を形成したものを用いて
もよい。また、Ni、Cu、Ag、ＷにAuやPtなどの貴金属を
めっきした金属粒子を用いることができる。上記した導
電性粒子は異方性導電性を確保するには少なくとも平均
粒子径にして0.5〜20μｍ（より望ましくは１〜20μ
ｍ）、有機マトリックスに対して体積比0.1〜30vol％
（より望ましくは0.2〜15vol％）の範囲内で配合・分散
することが望ましい。
ただし、有機異方性導電接着材料が加熱圧着される際
に導電粒子がマトリックス樹脂とともにチップ表面を流
動するので、チップ表面の損傷を避けるためには、２層
構造の異方性導電フィルムを使用するのが望ましい。チ
ップ面側はマトリックス樹脂のみか、あるいは、粒子断
面が球形に近い微細石英などの無機充填剤を分散させた
層であり、基板側の層は上記した金属粒子、樹脂粒子に
金属をめっきした粒子、あるいは金属粒子に極薄の有機
絶縁膜を被覆した粒子のいずれかを分散させた層からな
る２層構造の異方性導電フィルムを用いるのがよいこと
を見いだした。
マトリクス樹脂に接続後の40℃での弾性率が100〜150
0MPaの樹脂を使用した有機異方性導電接着材料として
は、マトリックス樹脂に導電性粒子を分散させた単層構
造であっても、マトリックス樹脂のみからなるかマトリ
ックス樹脂に無機充填材粒子を分散させた層とマトリッ
クス樹脂に導電性粒子を分散させた層との２層構造のも
のであっても良い。
配線基板側の端子部に突起状の金属バンプを形成する
には、Cu回路形成工程、及びソルダレジスト塗工工程を
終えた基板にホトレジストを塗布し、露光、現像工程を
へて基板端子部に円柱状もしくは角柱状の穴を形成す
る。このホトレジストをマスクにして、Cuめっき工程に
より突起状の金属柱を形成する。その後Ni、Auめっき工
程を経て形成する。使用するホトレジストは耐めっき液
特性の優れたフィルムタイプが望ましい。
また、回路配線材料であるCuの熱拡散を防止するため
のCr、Pdなどのめっき可能な金属の上にAuめっきを施し
てもよい。さらに高いL/Dを得るには、接着剤が塗布さ
れたポリイミドフィルムを真空ラミネートして基板上に
張り付け、CO2ガスレーザー加工などにより基板端子部
に穴を形成し、上記した金属めっきプロセスを経た後、
ポリイミドフィルムを剥離して、基板端子部に突起状の
金属バンプを形成する。通常のエッチングプロセスによ
りCuの突起部を形成し、しかる後にNi/Auめっきにより
バンプを形成してもよい。本発明は、上記したいずれの
手法あるいは使用する金属の種類を限定するものでな
い。
本発明では、基板端子部に突起状の金属バンプを半導
体チップのパッド部の面積よりも小さい径で、かつ凹み
量（パッシベーション膜厚さ）と同じか、もしくはそれ
以上で異方性導電接着材料の膜厚以内の高さの突起を形
成する。なお、基板端子部に形成される金属バンプの配
列は半導体チップのボンデイングパッド位置の配列に合
わせて設計する。電解めっきで基板端子部に突起状金属
バンプを形成すると、端子位置の違いにより電界分布の
ばらつきが生じ形成されたバンプの高さにばらつきを生
じる。しかし、異方性導電フィルムにて接続するので各
端子間での接続抵抗のばらつきは極めて微小で根本的な
問題とはならない。しかし、無電解Cuめっきあるいは電
解めっき工程の後に研磨工程をへて金属バンプの高さば
らつきを揃えた後に、Auめっきをして金属バンプを形成
してもよい。
半導体チップのボンディングパッド部（接続パッド
部）はAl配線材料が露出しており、その表面は酸化膜で
覆われている。基板端子部に設けた金属バンプと該パッ
ド部とをそのまま有機異方性導電接着材料で接合しても
酸化膜を破壊しないかぎり初期の接続抵抗が高くなる。
したがって、異方性導電接着材料で接続する直前にチッ
プ表面をプラズマアッシングないしはArスパッターリン
グなどイオンミーリング処理を施し酸化膜を除去すれ
ば、より安定した低い接続抵抗が得られることを見いだ
した。
さらに、有機異方性導電接着材料はチップと基板とを
全面接着させるようにすると、異方性導電接着材料自体
がアンダーフィルのように作用し、接続部の局部応力は
分散され、基本的に耐温度サイクル性に優れる構造とな
る。しかし、チップサイズが7mm角以上と大きい場合、
接着後チップが反り易い。チップの反りを低減するため
液晶表示用TCPの接続に用いられる汎用の異方性導電接
着材料よりも低い弾性率を持つものを使用する必要があ
る。このため、異方性導電接着材料よるチップ接続だけ
では、耐温度サイクル試験や耐湿信頼性試験など長期の
耐環境試験において、接着した異方性導電フィルムによ
る締め付け応力が緩和し、接続抵抗が徐々に大きくなる
現象が見られた。この問題に対し、少なくとも異方性導
電材料よりも弾性率の高い封止材でチップ裏面全体を被
覆する構造とするか、放熱用のヒートシンク板を取り付
ける必要のあるデバイスについても、少なくともチップ
端面の一部を覆うことによって、異方性導電接着材料の
縦方向への緩和を防止する構造とすることによって、長
期の耐環境試験による接続抵抗の変化が防止できること
を見いだした。ただし、チップの大きさが7mm角以下の
小さいものとか、長期の信頼性を保証しなくてよいデバ
イスに関しては、さらに封止することは必要ではなく、
本発明の構造は封止構造のあるもののみに限定するもの
ではない。
本発明の配線基板に使用される基板としては、ポリイ
ミド、エポキシ等の耐熱性樹脂をガラスクロス等の基材
に含浸、乾燥させ、銅箔を貼り合わせ硬化させた積層
板、または、ポリイミド等の耐熱性樹脂のフィルムに、
接着材で銅箔を貼り合わせたもの、あるいは、銅箔にポ
リイミド等の耐熱性樹脂を塗布し、乾燥、硬化させたフ
レキシブル基板が使用される。基板としてポリイミド等
のフレキシブル基板を使用した場合、基板の厚みを薄く
することができ（0.1mm以下、例えば0.025mm程度）、半
導体パッケージの薄型化が可能になる。
これらの配線基板は、チップの搭載や封止工程におい
て、その作業性を効率よくするために、複数のキャビテ
ィ（チップ搭載部）を連結させた、フレーム状に加工さ
れるのが一般的である。フレームの作製方法としては、
配線を施した基板を金型等で打ち抜き、フレーム枠と配
線基板を同一の基板で一体に作製する方法がある。
以上記述した本発明による半導体装置は、具現的には
次の方法で製造することができる。
有機異方性接着材料を配線基板のIC搭載部に塗布、場
合によっては乾燥するか、あるいは異方性導電フィルム
を半導体チップのサイズと同じか若干小さいXY寸法に切
断し（切断工程）、接続端子部に突起状の金属バンプを
設けた配線基板の半導体チップ搭載部に載せ、熱プレス
を用いて熱圧着する（仮圧着工程）。半導体チップの表
面をプラズマアッシング処理した後、連続的にないしは
１日以内に、フリップチップボンダーを用いてそれぞれ
の端子部を自動位置合わせし、異方性導電フィルム上に
チップ表面を下側にして熱圧着する（本圧着工程）。こ
の段階で、半導体デバイスしての高温動作試験（バーン
イン試験）を実施し、チップの良品と不良品を選別す
る。その後、良品のみについて、通常のトランスファー
モールド設備・金型を用いてチップ裏面全体を封止す
る。
液状封止材を用いて注型により封止してもよい（封止
工程）。その後、基板裏面に、はんだボールを形成する
（はんだボール形成工程）。放熱構造の必要なデバイス
についてはチップ周辺の一部のみをモールドして、その
キャビティー部に高熱伝導接着剤にて放熱用ヒートシン
ク板を接着固定する。
本発明による半導体装置の第１の実施例の全体構造縦
断面図を図１に示す。
図１において、１−１は半導体チップ（バンプなしIC
チップ）、１−２は有機異方性導電接着材料、１−３は
微細金属バンプ付き有機配線基板、１−４は微細金属バ
ンプ付き基板端子部、１−５は封止材（モールド樹
脂）、１−６ははんだボール、１−７はスルーホール、
１−８はソルダレジストである。
有機異方性導電接着材料による、基板端子部の微細金
属バンプとバンプレスの半導体チップのボンディングパ
ッド部（接続パッド部）との接合部の断面図を図２に示
す。
図２において、２−１は半導体チップ（バンプなしIC
チップ）、２−２はボンディングパッド部、２−３はパ
ッシベーション膜、２−４は異方性導電フィルム１層目
（導電粒子無分散層）、２−５は異方性導電フィルム２
層目（導電粒子分散層）、２−６は導電性粒子、２−７
は金属突起バンプ付き基板端子部、２−８は配線基板、
２−９ははんだボール、２−10は封止材である。
本発明による製造法の１実施例を図３に示す。
図３において、３−１は異方性導電フィルム、３−２
は金属突起バンプ付き有機基板、３−３はプラズマ、３
−４は半導体チップ（バンプなしIC）、３−５はボンデ
ィングパッド、３−６は封止材（エポキシモールディン
グコンパウンド）、３−７ははんだボールである。
異方性導電フィルムの支持フィルムを剥離し、異方性
導電フィルムを所定の大きさに切断し、位置合わせして
金属突起バンプ付き有機基板に搭載し、端子部除く中央
部を熱圧着プレスを行う（図3a）。
半導体チップ上面をプラズマ照射し、ボンディングパ
ッド面の酸化膜を除去する（図3b）。
チップを反転し、基板を予熱し、チップの位置合わせ
を行い、チップを加熱・加圧・接着する（フリップチッ
プボンディング、図3c）。
チップを選別し、不良チップを除去し、エポキシモー
ルディングコンパウンドでトランスファーモールディン
グを行った後アフターキュアーを行う（図3d）。
セラミック治具を使用し、はんだボールを整列し、加
熱し、基板裏面端子への転写を行い、はんだボールを形
成する（図3e）。
本発明による半導体装置の第２の実施例の全体構造縦
断面図を図４に示す。
図４において、４−１はヒートシンク板、４−２は高
熱伝導接着剤、４−３は封止材、４−４は突起状金属バ
ンプ、４−５は半導体チップ、４−６は有機異方性導電
接着材料、４−７は基板、４−８はソルダレジスト、４
−９ははんだボールである。
本発明による半導体装置の第３の実施例の全体構造縦
断面図を図５に示す。
図５において、５−１は半導体チップ（ICチップ）、
５−２は有機異方性導電接着材料、５−３は突起状金属
バンプ付き基板、５−４は封止材、５−５はリードフレ
ーム、５−６は面付け実装電子部品、５−７は金属共晶
接合、５−８はリフローはんだである。
本発明による半導体装置の第４の実施例の全体構造縦
断面図を図６に示す。
図６において、６−１は半導体チップ（ICチップ）、
６−２は有機異方性導電接着材料、６−３は突起状金属
バンプ付き基板、６−４は封止材（液状封止材）、６−
５は外部端子リード、６−６は面付け実装電子部品であ
る。
配線基板端子部に突起状金属バンプを形成する方法の
１実施例を図７に示す。
図７において、７−１はレジストフィルム、７−２は
有機配線基板（Cu配線工程・ソルダレジスト工程完
品）、７−３は基板端子部、７−４はソルダレジスト、
７−５はレジスト開口部、７−６はCu突起部、７−７は
Ni/Auめっきである。
有機配線基板（Cu配線工程・ソルダレジスト工程完
品）にレジストフィルムを切断し、ラミネータによる塗
工・接着を行う（図7a）。
レジスト露光・現像を行い（図7b）、Cuめっきを25μ
ｍ以上行いCu突起部を形成する（図7c）。
レジスト剥離し、Niめっきを５μｍ以上、Auめっきを
0.5μｍ以上行い突起状金属バンプを形成する（図7
d）。
図８は、本発明の第５の実施例の半導体装置の製造工
程を示す縦断面図である。図８において、８−１はポリ
イミドフィルム、８−２はバンプ、８−３は配線、８−
４は有機異方導電接着材料、８−５は半導体チップ、８
−６は封止材、８−７ははんだボールである。
本発明によると、ICチップ側にバンプをつけなくてよ
いので、ICを作るウエーハー工程での各種金属バリヤ層
を形成する工程ならびに微細はんだバンプ形成工程が不
要となり、チップの歩留りが向上し、工数が低減でき、
チップのコストが安価になる。さらに、基板端子部に金
属バンプを形成するプロセスは比較的簡素であり、大幅
なコスト増につながらない。ICチップと基板端子部との
接合は有機異方性導電接着材料で一括で接合するので、
従来のワイヤボンディング方式に比べて多ピンになるほ
ど工数が短く有利である。さらに、有機異方性導電接着
材料がアンダーフィル材料を兼ねるのでC4プロセスによ
るはんだバンプによる接合に比べてアンダーフィル材の
含浸プロセス等の工程および管理が不要である。以上の
効果により、トータルプロセスとしてのパッケージング
コストの低減が可能となった。
さらに、本発明によると、有機異方性接着材料の応力
緩和に対する構造的な対策を取っているので、従来の液
晶用デバイス分野での信頼性よりも高い信頼性が要求さ
れる分野への適用が可能となった。さらに、従来のワイ
ヤボンディング方式に比べてパッケージのサイズを小さ
く出来た。
図面の簡単な説明 図１は、本発明による半導体装置の第１の実施例の全
体構造を示す縦断面図。
図２は、本発明による半導体装置の第１の実施例の要
部を示す縦断面図。
図３は、本発明による半導体装置の製造工程を示す縦
断面図。
図４は、本発明による半導体装置の第２の実施例の全
体構造を示す縦断面図。
図５は、本発明による半導体装置の第３の実施例の全
体構造を示す縦断面図。
図６は、本発明による半導体装置の第４の実施例の全
体構造を示す縦断面図。
図７は、本発明による配線基板端子部に突起状金属バ
ンプを形成する方法を示す縦断面図。
図８は、本発明の第５の実施例の半導体装置の製造工
程を示す縦断面図。
発明を実施するための最良の形態 実施例１ 図１に示したBGAパッケージを図３および図７に示し
た製造法により製作した。日立化成工業（株）製のＥ−
679基材（FR−５相当品）をベースにして、Cu配線工
程、スルーホールめっき、およびソルダレジスト工程を
終えた基板（４層板）に、日立化成工業（株）製のフィ
ルム状フォトレジスト（フォテックHN340;30μｍ厚さ）
をラミネートした。所定の露光、現像工程を経て基板端
子部の中央にレジスト開口部（直径100μｍ）を形成
し、電解Cuめっき、レジスト剥離工程をへて各基板端子
部に約25μｍ高さのCu突起部を形成した。次に、電解Ni
めっき、電解Auめっき工程をへて基板各端子部全面にNi
約５μｍ、Au約0.5μｍで被覆された金属突起バンプ付
き基板を得た（図７参照）。
こうして製作されたバンプ付きの基板のチップ搭載部
に、10mm角にプレス切断した日立化成工業（株）製の２
層構造の異方性導電接着フィルム（AC8301）を搭載し、
温度100℃、圧力3kg/チップ、加圧時間5sの条件で仮圧
着した。異方性導電接着フィルムの仮圧着された基板、
および、プラズマアッシャーにて表面を洗浄してボンデ
ィングパッド部のAl酸化膜を除去したバンプレスのICチ
ップを、フリップチップボンダーに設置し、該チップを
反転、異方性導電接着フィルム仮圧着部に位置調整、搭
載し、温度180℃、圧力15kg/チップ加圧時間20sの条件
で本圧着した。
通常のバーンイン試験にて良品チップを選別したの
ち、良品について、成形温度180℃、成形圧力150kg/cm2
の条件で日立化成工業（株）製の封止材（エポキシモー
ルドコンパウンド;CEL9200）をトランスファーモールド
して封止品を得た。その後、通常のはんだボール形成設
備を用いて、はんだボールを基板裏面にアレイ状に形成
して、製品を得た（図３参照）。
異方性導電接着フィルムによる接合部の接続抵抗を評
価した結果、各接続部の接続抵抗は10mΩ以下と低く、
−65℃〜150℃の温度サイクル試験1000サイクルのサン
プルにおいても接続抵抗の変化は認められなかった。さ
らに、PCT試験（121℃、2atm）100hrのサンプルにおい
て接続抵抗は10mΩ以下を保持した。製品を切断して、
断面をSEMで観察した結果、第２図に示したように、導
電性粒子は基板側に主に分散しておりチップ表面の損傷
は認められなかった。
さらに、チップのボンディングパッドと基板内部端子
部の金属バンプとの間隙に導電粒子が充填され互いに密
着していたが、各端子間には導電粒子は散在するのみで
連通するものは認められなかった。
実施例２ 実施例１に記載したのと同じ製法で、金属バンプ付き
の基板を得た。さらに、同じ方法で、バンプレスのICチ
ップをフェイスダウンにして異方性導電接着フィルム
（AC8301）にて対向する基板と接着・接合した。
バーンイン試験によりチップを選別したのち、各キャ
ビティーに突起する上型を持つ金型にて封止材（CEL−9
200）をトランスファーモールドして、チップ上面の中
央部がキャビティ状の封止成形品を得た。このキャビテ
ィ部にヒートシンク板を高熱伝導接着剤にて接着固定
し、製品を得た。
実施例３ 実施例１に記載したのと同じ製法で、金属バンプ付き
の基板を得た。Snめっき付きリードフレームのインナー
リード部に該基板の外部端子部をAu/Sn接合にて接続搭
載した。その後、実施例１に記載した同じ方法で、２つ
のバンプレスのICチップをフェイスダウンで異方性導電
接着フィルムにて順次に該金属バンプ付き基板に接着・
接合した。チップコンデンサ、面付け抵抗部品などを基
板裏面にIRリフロー方式で接続し、検査した後、封止材
にてトランスファーモールドして、製品を得た。
実施例４ 実施例３に記載したのと同じ製法で、金属バンプ付き
の基板に異方性導電フィルムを用いて２つのバンプレス
のICチップをフェイスダウンで接続した、その後に、面
付け実装部品を基板の裏側にIRリフロー方式で実装し、
その後、日立化成工業（株）製の液状エポキシ封止材
（CEC1900）で２つのチップ裏面全面を被覆し、所定の
硬化温度プロファイルで硬化させて、製品を得た。
比較例１ 基板端子に金属バンプの付いていない基板を用いて、
実施例１に記載した方法を用いてバンプレスのICチップ
を異方性導電フィルムにて接続した。異方性導電フィル
ムによる接合部の接続抵抗を評価した結果、各接続部の
接続抵抗は１〜５Ωと高く、PCT試験（120℃ 2atom）2
4hrで全数がオープン不良となった。
実施例５ 日立化成工業（株）製の5000I基材（厚さ25μｍ）を
ベースにして、Cu配線工程、レーザ穴加工、およびソル
ダレジスト工程を終えた基板に、日立化成工業（株）製
のフィルム状フォトレジスト（フォテックHN340;30μｍ
厚さ）をラミネートした。所定の露光、現像工程を経て
基板端子部の中央にレジスト開口部（直径100μｍ）を
形成し、電解Cuめっき、レジスト剥離工程を経て各基板
端子部に約25μｍ高さのCu突起部を形成した。次に、電
解Niめっき、電解Auめっき工程を経て基板各端子部全面
にNi約５μｍ、Au約0.5μｍで被覆された金属突起バン
プ付き基板を得た。この基板を金型を用いて打ち抜き、
複数のキャビティが連結したフレームを得た。
こうして製作されたフレームのチップ搭載部（バンプ
付き配線基板）に、10mm角にプレス切断した日立化成工
業（株）製の２層構造の異方性導電接着フィルム（AC83
01）を搭載し、温度100℃、圧力3kg/チップ、加圧時間5
sの条件で仮圧着した。異方性導電接着フィルムの仮圧
着されたフレーム、および、プラズマアッシャーにて表
面を洗浄してボンディングパッド部のAl酸化膜を除去し
たバンプレスのICチップを、フリップチップボンダーに
設置し、該チップを反転、異方性導電接着フィルム仮圧
着部に位置調整、搭載し、温度180℃、圧力15kg/チップ
加圧時間20sの条件で本圧着した。通常のバーンイン試
験にて良品チップを選別したのち、良品について、成形
温度180℃、成形圧力150kg/cm2の条件で日立化成工業
（株）製の封止材（エポキシモールドコンパウンド;CEL
9200）をトランスファーモールドして封止品を得た。そ
の他、通常のはんだボール形成設備を用いて、はんだボ
ールを配線基板裏面にアレイ状に形成した後、フレーム
から切断し製品を得た。
実施例６ フェノキシ樹脂50gと、ブチルアクリレート（40重量
部）、エチルアクリレート（30重量部）、アクリロニト
リル（30重量部）及びグリシジルメタクリレート（３重
量部）を共重合したアクリルゴム（重量平均分子量:85
万）125gを酢酸エチル400gに溶解し30重量％溶液を得
た。ついでマイクロカプセル型潜在性硬化剤を含有する
液状エポキシ（エポキシ当量185）325gをこの溶液に加
え撹拌し、さらにニッケル粒子（直径:5μｍ）に金めっ
き（厚み600オングストローム）を施した金属粒子を２
容量％分散してフィルム塗工用溶液を得た。この溶液を
セパレータ（シリコーン処理したポリエチレンテレフタ
レートフィルム、厚み40μｍ）にロールコータで塗布
し、100℃10分乾燥し厚み25μｍの接着フィルムを作製
した。この接着フィルムの動的粘弾性測定器で測定した
40℃の弾性率は、800MPaであった。
次に作製した接着フィルムを用いてバンプレスチップ
（縦、横:10mm、厚み:0.5mm、パッド電極:Al、パッド
径:120μｍ）と回路上にNi/AuめっきCUバンプ（直径:10
0μｍ、スペース50μｍ、高さ:15μｍ、バンプ数200）
を形成したNi/AuめっきCu回路プリント基板の接続を以
下に示すように行った。
接着フィルム（縦、横:12mm）をNi/AuめっきCu回路プ
リント基板（電極高さ:20μｍ、厚み:0.8mm）に80℃、1
0kgf/cm2で貼りつけた後、セパレータを剥離し、チップ
のAlパッドとNi/AuめっきCuバンプ付Ni/AuめっきCu回路
プリント基板（厚み:0.8mm）の位置あわせを行った。つ
いで、180℃、30g/バンプ、20秒の条件でチップ上方か
ら加熱、加圧を行い、本接続を行った。本接続後のチッ
プの反りは、4.8μｍ（チップ側に凸状の反り）であっ
た。本接続後の接続抵抗は、１バンプあたり最高で8m
Ω、平均で4mΩ、絶縁抵抗は108Ω以上であり、これら
の値は−55〜125℃の熱衝撃試験1000サイクル処理、PCT
試験（121℃、２気圧）200時間、260℃のはんだバス浸
漬10秒後においても変化がなく、良好な接続信頼性を示
した。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 文男 茨城県つくば市花畑１−15−18 日立化 成紫峰寮Ａ403号 (72)発明者 坪松 良明 茨城県土浦市右籾24−２ (72)発明者 山崎 聡夫 茨城県つくば市松代３−４−３ 日立松 代ハウス Ａ203号 (72)発明者 大畑 洋人 茨城県つくば市花畑１−15−18 日立化 成紫峰寮Ｂ204号 (72)発明者 竹村 賢三 茨城県結城市結城6062−６ コーポみや もとＣ−201 (72)発明者 永井 朗 茨城県つくば市松代３−４−１ 日立松 代ハウス Ｂ306号 (72)発明者 渡辺 治 茨城県つくば市花畑１−15−18 日立化 成紫峰寮Ａ402号 (72)発明者 塩沢 直行 栃木県芳賀郡芳賀町東高橋3513−３ (72)発明者 小島 和良 茨城県つくば市花畑１−15−18 日立化 成紫峰寮Ｂ207号 (72)発明者 田中 俊明 茨城県つくば市花畑１−15−18 日立化 成紫峰寮Ａ203号 (72)発明者 山本 和徳 茨城県つくば市花畑１−３−14 (56)参考文献 特開 昭63−160350（ＪＰ，Ａ) 特開 昭59−94441（ＪＰ，Ａ) 特開 平５−13119（ＪＰ，Ａ) 特開 平６−349973（ＪＰ，Ａ) 特開 平７−297560（ＪＰ，Ａ) 実開 昭62−37939（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 311 H01L 23/12

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体チップを、チップ表面を下側にして
    配線基板に接続搭載してなる半導体装置において、 前記半導体チップの接続パッド部が、該チップのパッシ
    ベーション膜表面より低く凹んでおり、 前記配線基板の接続端子部には、少なくとも配線部より
    も高い突起状の金属バンプ部が設けられており、 前記接続パッド部と前記突起状金属バンプ部との間、お
    よび、前記半導体チップの表面の全面あるいは一部と、
    配線基板の該半導体チップに対向する部位の表面との間
    が、有機異方性導電接着材料にて接合および接着固定さ
    れており、 上記有機異方性導電接着材料は、接合および接着後の40
    ℃での弾性率が100〜1500MPaであることを特徴とする半
    導体装置。
  2. 【請求項２】半導体チップを、チップ表面を下側にして
    配線基板に接続搭載してなる半導体装置において、 前記半導体チップの接続パッド部が、該チップのパッシ
    ベーション膜表面より低く凹んでおり、 前記配線基板の接続端子部には、少なくとも配線部より
    も高い突起状の金属バンプ部が設けられており、 前記接続パッド部と前記突起状金属バンプ部との間、お
    よび、前記半導体チップの表面の全面と、配線基板の該
    半導体チップに対向する部位の表面との間が、有機異方
    性導電接着材料にて接合および接着固定されており、 前記突起状の金属バンプ部は、少なくとも前記接続パッ
    ド部より小さい径を有し、かつ、該接続パッド部の深さ
    と同じあるいはそれ以上の高さであり、 前記半導体チップの裏面は、全面もしくは少なくとも端
    部が、絶縁性有機封止材で被覆されており、 前記配線基板の裏面に、マトリクス状に配置された外部
    端子を備え、 上記有機異方性導電接着材料は、接合および接着後の40
    ℃での弾性率が100〜1500MPaであることを特徴とする半
    導体装置。
  3. 【請求項３】請求項１に記載の半導体装置において、 前記有機異方性導電接着材料は、 前記半導体チップ面に接する面側に配置され、有機マト
    リクスのみからなる、あるいは有機マトリクスに無機充
    填材粒子が分散された組成物からなる第１の層と、 前記配線基板の前記接続端子側に配置され、有機マトリ
    クスに導電性粒子が分散された組成物からなる第２の層
    とからなる２層構造の異方性導電接着フィルムであるこ
    とを特徴とする半導体装置。
  4. 【請求項４】半導体装置に使用される半導体搭載用配線
    基板であって、 前記配線基板の一方の表面の接続端子部には、少なくと
    も配線部よりも高い突起状の金属バンプ部が設けられて
    おり、 表面を下側にして、半導体チップを接合および接着固定
    するための有機異方性導電接着材料が、前記一方の表面
    の、少なくとも前記金属バンプ部を含み、該半導体チッ
    プ表面と対向する部分に設けられており、 配線基板のもう一方の表面には、前記接続端子部と導通
    した外部端子が設けられていることを特徴とする半導体
    搭載用配線基板。
  5. 【請求項５】請求項４に記載の半導体搭載用配線基板に
    おいて、 前記突起状の金属バンプ部が、単層または多層の、Cu、
    Cr、Ni、Pd、AuおよびPbSnはんだのうちより選ばれる一
    種以上の金属または合金からなる層により形成されてい
    ることを特徴とする半導体搭載用配線基板。
  6. 【請求項６】配線基板表面の接続端子部に、少なくとも
    配線部より高い突起状の金属バンプ部が設けられている
    基板の半導体チップ搭載部に、有機異方性導電接着材料
    を形成する工程と、 予め接続パッド部上の金属酸化膜が除去された半導体チ
    ップを、表面を下側にして加熱圧着する工程とを有する
    半導体装置の製造方法。
  7. 【請求項７】表面の接続端子部に、少なくとも配線部よ
    りも高い突起状の金属バンプ部が設けられている配線基
    板上で、請求項３に記載の異方性導電接着フィルムを、
    半導体チップの外形に応じて予め定められたサイズに切
    断する工程と、 前記フィルムを、前記基板に加熱圧着する工程と、 予め表面処理により接続パッド上の金属酸化膜が除去さ
    れた半導体チップを、表面を下側にして加熱圧着する工
    程とを備える半導体装置の製造方法。
  8. 【請求項８】請求項７に記載の半導体装置の製造方法で
    あって、 前記半導体チップの裏面の全面、あるいは、少なくとも
    端部を含む一部を、絶縁性有機封止材で被覆する工程
    と、 前記配線基板の裏面に、はんだボールをマトリクス状に
    形成する工程とを、さらに備える半導体装置の製造方
    法。
  9. 【請求項９】請求項４に記載の半導体搭載用配線基板に
    おいて、 上記有機異方性導電接着材料は、接合および接着後の40
    ℃での弾性率が100〜1500MPaであることを特徴とする半
    導体搭載用配線基板。
  10. 【請求項１０】請求項６に記載の半導体装置の製造方法
    において、 上記有機異方性導電接着材料は、接合および接着後の40
    ℃での弾性率が100〜1500MPaであることを特徴とする半
    導体装置の製造方法。
JP9502914A 1995-06-13 1996-06-13 半導体装置、半導体搭載用配線基板および半導体装置の製造方法 Expired - Fee Related JP2919976B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9502914A JP2919976B2 (ja) 1995-06-13 1996-06-13 半導体装置、半導体搭載用配線基板および半導体装置の製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP14636395 1995-06-13
JP7-340096 1995-12-27
JP7-146363 1995-12-27
JP34009695 1995-12-27
JP9502914A JP2919976B2 (ja) 1995-06-13 1996-06-13 半導体装置、半導体搭載用配線基板および半導体装置の製造方法
PCT/JP1996/001608 WO1996042107A1 (en) 1995-06-13 1996-06-13 Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device

Publications (1)

Publication Number Publication Date
JP2919976B2 true JP2919976B2 (ja) 1999-07-19

Family

ID=27319161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9502914A Expired - Fee Related JP2919976B2 (ja) 1995-06-13 1996-06-13 半導体装置、半導体搭載用配線基板および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2919976B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278388A (ja) * 2009-06-01 2010-12-09 Sumitomo Electric Ind Ltd 接続方法，接続構造および電子機器
WO2010140469A1 (ja) * 2009-06-01 2010-12-09 住友電気工業株式会社 接続方法，接続構造および電子機器
KR101557841B1 (ko) 2012-12-07 2015-10-06 제일모직주식회사 이방 전도성 필름

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278388A (ja) * 2009-06-01 2010-12-09 Sumitomo Electric Ind Ltd 接続方法，接続構造および電子機器
WO2010140469A1 (ja) * 2009-06-01 2010-12-09 住友電気工業株式会社 接続方法，接続構造および電子機器
JP4746687B2 (ja) * 2009-06-01 2011-08-10 住友電気工業株式会社 接続方法，接続構造および電子機器
KR101557841B1 (ko) 2012-12-07 2015-10-06 제일모직주식회사 이방 전도성 필름

Similar Documents

Publication Publication Date Title
KR100290993B1 (ko) 반도체장치,반도체탑재용배선기판및반도체장치의제조방법
US6265782B1 (en) Semiconductor device, semiconductor chip mounting substrate, methods of manufacturing the device and substrate, adhesive, and adhesive double coated film
JP5191627B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
US7901768B2 (en) Multilayer anisotropic conductive adhesive and connection structure using the same
TWI431746B (zh) 半導體元件
JPH1145956A (ja) パッケージされた集積回路素子及びその製造方法
KR100315158B1 (ko) 비솔더 플립 칩 본딩용 고신뢰성 비전도성 접착제 및 이를이용한 플립 칩 본딩 방법
JPH11251368A (ja) 樹脂フィルムおよびこれを用いた電子部品の接続方法
JPWO2009096216A1 (ja) 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
JP4206631B2 (ja) 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置
JP2005264109A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
KR20030090481A (ko) 비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물
JP5712884B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2919976B2 (ja) 半導体装置、半導体搭載用配線基板および半導体装置の製造方法
JP2000174050A (ja) 半導体チップ及び半導体チップの製造方法
JP5912611B2 (ja) フィルム状接着剤
Suppiah et al. A review: Application of adhesive bonding on semiconductor interconnection joints
JP3741553B2 (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
JPH09153516A (ja) 半導体装置及びｉｃチップの検査方法
JP5925460B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP3120837B2 (ja) 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法
JP2014237843A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP4032532B2 (ja) 回路部材の実装方法
JPH10163254A (ja) 回路板
JP3801341B2 (ja) 電子部品装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees