JPS5814606Y2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5814606Y2
JPS5814606Y2 JP1977002129U JP212977U JPS5814606Y2 JP S5814606 Y2 JPS5814606 Y2 JP S5814606Y2 JP 1977002129 U JP1977002129 U JP 1977002129U JP 212977 U JP212977 U JP 212977U JP S5814606 Y2 JPS5814606 Y2 JP S5814606Y2
Authority
JP
Japan
Prior art keywords
lead
lead frame
semiconductor chip
conductive adhesive
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1977002129U
Other languages
English (en)
Other versions
JPS5397965U (ja
Inventor
雅文 橋本
拓弘 小野
信英 松田
Original Assignee
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電器産業株式会社 filed Critical 松下電器産業株式会社
Priority to JP1977002129U priority Critical patent/JPS5814606Y2/ja
Publication of JPS5397965U publication Critical patent/JPS5397965U/ja
Application granted granted Critical
Publication of JPS5814606Y2 publication Critical patent/JPS5814606Y2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Wire Bonding (AREA)

Description

【考案の詳細な説明】 本考案は、半導体チップのダイポンチ゛イング用リード
フレームを改良した半導体装置に関するものである。
従来より、トランジスター、ダイオード等の半導体素子
の組立は、まず半導体チップを、リードフレーム、ある
いはＴＯ−１８ヘツダー等のステムに銀ペーストまたは
熱圧着等の方法を用いて装着する。
そして、これをワイヤボンドにより配線し、さらに樹脂
で個めるのが一般的である。
第１図に半導体チップ１３をリードフレーム１１にダイ
ボンドした場合の一例を示すが、この図のような形状の
リードフレーム１１に半導体チップ１３を導電性接着剤
１２を用いて接着する場合、工程としては、まずリード
フレーム１１の所定の場所に導電性接着剤１２を塗布し
、その上に、半導体チップ１３を付ける。
このとき、リードフレーム１１の２本のリード１１１，
１１２のうち、一方１１１は半導体チップ１３の装着用
であり、もう一方１１２は一端が半導体チップ１３に接
続されたワイヤ１４のワイヤポンチ゛イング用である。
この場合、導電性接着剤１２は半導体チップ１３を付け
るリード１１１にのみ塗布し、ワイヤポンチ゛イング用
のリード１１２には付着してはならない。
このため、導電性接着剤１２の塗布は各リード１１１，
１１２に対して選択的に行なわなければならず、塗布作
業が非常に複雑になる。
本考案はリードフレームの構造を改良して導電性接着剤
の塗布作業が簡単に行なえるようにした半導体装置を提
供するものである。
第２図は本考案に使用されるリードフレームの実施例で
、第１図と同一部分には同一符号を付して説明を省略す
る。
本実施例においては、半導体チップ１３を装着する方の
リード１１１の長さく高さ）をワイヤポンチ゛イング用
のり一ド１１２の長さより長くしたものである。
この長さの差は１００μｍ以上あればよく、通常は０．
５〜１ｍｍに設定すればよい。
このような構成のリードフレーム１１の所望のノード１
１１に導電性接着剤１２を塗布するには、第３図に示す
ように、平面１５上に導電性接着剤１２を数１０μ程度
の厚さに薄く引き延ばし、上からリードフレーム１１の
リードを接触させると、導電性接着剤１２はリードフレ
ーム１１の長い方のリード１１１にのみ選択的に均一に
付着する。
したがって、このリード１１１に第２図のように半導体
チップ１３を容易にとりつけることができる。
半導体チップ１３の他端にはワイヤ１４が設けられ導電
性接着剤の付着していない方のリード１１２にワイヤボ
ンディングする。
半導体チップ１３およびワイヤ１４部は樹脂等で封止さ
れた後リード１１１，１１２は所望個所で切断されて半
導体装置が製造される。
以上のように、本考案は半導体チップをとりつけるリー
ドを他のリードより長くしたリードフレームを用いた半
導体装置であり、リードフレームの所望のリードにのみ
簡単かつ確実に導電性接着剤を塗布することができるの
で、ダイオードやトランジスタ等の製造が容易になると
ともに、歩留りが向上し実用上極めて有効である。
【図面の簡単な説明】
第１図は従来のリードフレームの平面図、第２図は本考
案による半導体装置に使用されるリードフレームの実施
例の平面図、第３図は同リードフレームへの導電性接着
剤の塗布工程を説明する断面図である。 １１・・・・・・リードフレーム、１１１・・・・・・
半導体チップ装着用リード、１１２・・・・・・ワイヤ
ボンディング用リード、１２・・・・・・導電性接着剤
、１３・・・・・・半導体チップ、１４・・・・・・ワ
イヤ、１５・・・・・・平面。

Claims (1)

    【実用新案登録請求の範囲】
  1. 第１のリードと、第１のリードより短かい第２のリード
    を有するリードフレームの第１のリードの先端端部に導
    電性接着剤を介して半導体チップを装着し、前記半導体
    チップの他端に接続されたワイヤの他端を第２のリード
    にワイヤポンチ゛イングしたことを特徴とする半導体装
    置。
JP1977002129U 1977-01-11 1977-01-11 半導体装置 Expired JPS5814606Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1977002129U JPS5814606Y2 (ja) 1977-01-11 1977-01-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1977002129U JPS5814606Y2 (ja) 1977-01-11 1977-01-11 半導体装置

Publications (2)

Publication Number Publication Date
JPS5397965U JPS5397965U (ja) 1978-08-09
JPS5814606Y2 true JPS5814606Y2 (ja) 1983-03-23

Family

ID=28689142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1977002129U Expired JPS5814606Y2 (ja) 1977-01-11 1977-01-11 半導体装置

Country Status (1)

Country Link
JP (1) JPS5814606Y2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4958757A (ja) * 1972-10-04 1974-06-07
JPS4994269A (ja) * 1973-01-10 1974-09-06

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4958757A (ja) * 1972-10-04 1974-06-07
JPS4994269A (ja) * 1973-01-10 1974-09-06

Also Published As

Publication number Publication date
JPS5397965U (ja) 1978-08-09

Similar Documents

Publication Publication Date Title
US5696033A (en) Method for packaging a semiconductor die
JP2569939B2 (ja) 樹脂封止型半導体装置
JPH11260985A (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
JPH09321212A (ja) 半導体装置およびその製造方法
JPS5814606Y2 (ja) 半導体装置
JPS5817646A (ja) 半導体装置の製造方法
JP2788011B2 (ja) 半導体集積回路装置
JPS6164132A (ja) 半導体装置
JPS5930538Y2 (ja) 半導体装置
JPS6195539A (ja) 半導体装置およびその製造方法
JP2809478B2 (ja) 樹脂封止型半導体装置の製造方法
JPH01231333A (ja) 半導体装置の製造方法
JPS63107152A (ja) 樹脂封止型電子部品
JP2861350B2 (ja) 半導体装置の製造方法
JPH0758273A (ja) リードフレーム及びそれを用いた半導体装置
JPH09223767A (ja) リードフレーム
JPH0310670Y2 (ja)
JPS58111958U (ja) 半導体装置のリ−ドフレ−ム
JPH02184059A (ja) ミニモールド型半導体装置とリードフレーム及びミニモールド型半導体装置の製造方法
JPH11135539A (ja) 半導体装置及びその製造方法
JPH0777248B2 (ja) 樹脂封止形半導体装置及びその製造方法
JP2564595B2 (ja) 半導体装置の製造方法
JPS6245133A (ja) ペレツト付方法
JPH02229460A (ja) リードフレームとそれを用いた半導体装置
JPS6395245U (ja)