JP2861350B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2861350B2 JP2861350B2 JP2261492A JP26149290A JP2861350B2 JP 2861350 B2 JP2861350 B2 JP 2861350B2 JP 2261492 A JP2261492 A JP 2261492A JP 26149290 A JP26149290 A JP 26149290A JP 2861350 B2 JP2861350 B2 JP 2861350B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wire
- chip
- lead terminals
- lead terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にダイボン
ディングされたチップと垂直に配置するリード端子を有
する半導体装置の製造方法に関する。
ディングされたチップと垂直に配置するリード端子を有
する半導体装置の製造方法に関する。
従来のこの種の半導体装置の製造方法は、第７図に示
すように、連続したフレーム１に複数本のリード端子2A
〜2Cを形成し、そのうちの１つのリード端子2Aにチップ
３をダイボンディングし、かつチップ３のボンディング
パッドと他のリード端子2B,3Cとをワイヤ４にてボンデ
ィングしている。この工程を複数回繰返し、連続したフ
レーム状態で次工程へ搬送し、次工程で樹脂封止および
フレームの切断および曲げ加工するという製造工程を有
していた。
すように、連続したフレーム１に複数本のリード端子2A
〜2Cを形成し、そのうちの１つのリード端子2Aにチップ
３をダイボンディングし、かつチップ３のボンディング
パッドと他のリード端子2B,3Cとをワイヤ４にてボンデ
ィングしている。この工程を複数回繰返し、連続したフ
レーム状態で次工程へ搬送し、次工程で樹脂封止および
フレームの切断および曲げ加工するという製造工程を有
していた。
この従来の半導体装置の製造方法では、水平方向に複
数本のリード端子を配しているため、パッケージ寸法は
その複数本のリード端子の幅寸法の和以上の長さを必要
とし、基板実装面積の縮小化，パッケージの薄厚化に限
界があった。
数本のリード端子を配しているため、パッケージ寸法は
その複数本のリード端子の幅寸法の和以上の長さを必要
とし、基板実装面積の縮小化，パッケージの薄厚化に限
界があった。
また、この半導体装置を表面実装可能とするために
は、リード端子がパッケージから突出される外部リード
端子は、その板厚方向にクランク状に２回の曲げ工程を
行うため、リード端子強度が弱くなるという問題があ
る。
は、リード端子がパッケージから突出される外部リード
端子は、その板厚方向にクランク状に２回の曲げ工程を
行うため、リード端子強度が弱くなるという問題があ
る。
本発明の目的はこのような問題を解消した半導体装置
の製造方法を提供することにある。
の製造方法を提供することにある。
本発明の半導体装置の製造方法は、複数本のリード端
子を有するフレームを１単位毎に切断する工程と、１単
位のリード端子の１つにチップをダイボンディングする
工程と、このリード端子の両側のリード端子にワイヤの
一端をボンディングする工程と、これら両側のリード端
子を直角に曲げ起こす工程と、前記ワイヤの他端を前記
チップにボンディングする工程とを含んでいる。
子を有するフレームを１単位毎に切断する工程と、１単
位のリード端子の１つにチップをダイボンディングする
工程と、このリード端子の両側のリード端子にワイヤの
一端をボンディングする工程と、これら両側のリード端
子を直角に曲げ起こす工程と、前記ワイヤの他端を前記
チップにボンディングする工程とを含んでいる。
この場合、ワイヤをハンドクリップアームにより握持
してワイヤ他端をチップ上にまで移動させる工程を含む
ことが好ましい。
してワイヤ他端をチップ上にまで移動させる工程を含む
ことが好ましい。
本発明方法で製造した半導体装置は、ワイヤをボンデ
ィングしたリード端子の幅寸法をほぼ板厚寸法に等しく
できるため、半導体装置のパッケージ寸法を低減する。
ィングしたリード端子の幅寸法をほぼ板厚寸法に等しく
できるため、半導体装置のパッケージ寸法を低減する。
また、リード端子を１回曲げ加工するだけで、表面実
装可能とする。
装可能とする。
次に、本発明を図面を参照して説明する。
第１図は本発明方法を説明するための第１実施例の半
導体装置製造装置の平面図、第２図はその正面方向の断
面図である。
導体装置製造装置の平面図、第２図はその正面方向の断
面図である。
これらの図において、11は３つに分割された下受台で
あり、中央の固定下受台11Aと、その両側の可動下受台1
1B,11Cとで構成される。また、これら可動下受台11B,11
Cの両側にはカットダイ12をそれぞれ配設している。さ
らに、前記固定下受台11Aの上側には固定下受台11Aと同
じ平面形状の押え板13を有している。なお、14はワイヤ
をボンディングするためのキャピラリである。
あり、中央の固定下受台11Aと、その両側の可動下受台1
1B,11Cとで構成される。また、これら可動下受台11B,11
Cの両側にはカットダイ12をそれぞれ配設している。さ
らに、前記固定下受台11Aの上側には固定下受台11Aと同
じ平面形状の押え板13を有している。なお、14はワイヤ
をボンディングするためのキャピラリである。
この製造装置では、複数本のリード端子2A,2B,2Cを設
けたフレーム１は下受台11A,11B,11Cと、押え板13との
隙間を図示横方向に移動される。そして、第１図の位置
にまで移動されると一時停止され、その１つのリード端
子2Aにチップ３がダイボンディングされ、かつワイヤ４
の一端をキャピラリ14を用いて他のリード端子2B,2Cに
ボンディングする。
けたフレーム１は下受台11A,11B,11Cと、押え板13との
隙間を図示横方向に移動される。そして、第１図の位置
にまで移動されると一時停止され、その１つのリード端
子2Aにチップ３がダイボンディングされ、かつワイヤ４
の一端をキャピラリ14を用いて他のリード端子2B,2Cに
ボンディングする。
しかる上で、カットダイ12を上動してフレーム１を切
断し、さらに第３図に示すように、両側の可動下受台11
B,11Cを固定下受台11Aに向かって上方に起動させる。こ
れにより、ワイヤ４をボンディングしたリード端子2B,2
Cは、チップ３をダイボンディングしたリード端子2Aに
対して垂直に曲げられる。その後、ワイヤ４の他端をキ
ャピラリ14を用いてチップ３上に接続する。その結果と
して第４図に示すように、両側のリード端子2B,2Cがリ
ード端子2Aの両側で直角に曲げ起こされた形状とされ
る。
断し、さらに第３図に示すように、両側の可動下受台11
B,11Cを固定下受台11Aに向かって上方に起動させる。こ
れにより、ワイヤ４をボンディングしたリード端子2B,2
Cは、チップ３をダイボンディングしたリード端子2Aに
対して垂直に曲げられる。その後、ワイヤ４の他端をキ
ャピラリ14を用いてチップ３上に接続する。その結果と
して第４図に示すように、両側のリード端子2B,2Cがリ
ード端子2Aの両側で直角に曲げ起こされた形状とされ
る。
この後に、第５図に示すように、パッケージ封止を行
い、パッケージ５から突出される各リード端子2A,2B,2C
の外部リード2AA,2BB,2CCをそれぞれ厚さ方向に１回曲
げ加工することで、表面実装が可能な半導体装置が形成
される。
い、パッケージ５から突出される各リード端子2A,2B,2C
の外部リード2AA,2BB,2CCをそれぞれ厚さ方向に１回曲
げ加工することで、表面実装が可能な半導体装置が形成
される。
したがって、この製造方法によれば、ワイヤ４をボン
ディングしたリード端子2B,2Cを、チップ３をダイボン
ディングしたリード端子2Aの両側に曲げ起こしているの
で、パッケージ５の寸法はリード端子2Aの幅寸法にリー
ド端子2B,2Cの厚さを加えた程度の寸法に抑えることが
でき、半導体装置の小型化が実現できる。また、各リー
ド端子は１回曲げ加工するだけで表面実装が可能となる
ため、リード端子の強度低下が防止される。
ディングしたリード端子2B,2Cを、チップ３をダイボン
ディングしたリード端子2Aの両側に曲げ起こしているの
で、パッケージ５の寸法はリード端子2Aの幅寸法にリー
ド端子2B,2Cの厚さを加えた程度の寸法に抑えることが
でき、半導体装置の小型化が実現できる。また、各リー
ド端子は１回曲げ加工するだけで表面実装が可能となる
ため、リード端子の強度低下が防止される。
第６図は本発明の第２実施例を説明するための半導体
装置製造装置の平面図である。この実施例では、キャピ
ラリ14の上側にワイヤ４を握持するハンドクリップアー
ム15を配設している。
装置製造装置の平面図である。この実施例では、キャピ
ラリ14の上側にワイヤ４を握持するハンドクリップアー
ム15を配設している。
この製造装置を用いた製造方法では、チップ３をダイ
ボンディングしたリード端子2Aの両側のリード端子2B,2
Cにワイヤ４の一端をボンディングした後、これらリー
ド端子2B,2Cを可動下受台11B,11Cによって直角に曲げ加
工する。その後、キャピラリ14の上のハンドクリップア
ーム15でワイヤ４の他端部を挟持し、チップ３上に移動
してチップにボンディングする。その後、キャピラリ14
へワイヤ４を戻した後、次工程へ搬送する。
ボンディングしたリード端子2Aの両側のリード端子2B,2
Cにワイヤ４の一端をボンディングした後、これらリー
ド端子2B,2Cを可動下受台11B,11Cによって直角に曲げ加
工する。その後、キャピラリ14の上のハンドクリップア
ーム15でワイヤ４の他端部を挟持し、チップ３上に移動
してチップにボンディングする。その後、キャピラリ14
へワイヤ４を戻した後、次工程へ搬送する。
この第２実施例では、キャピラリ14からハンドクリッ
プアーム15へのワイヤの受渡しを行うため、キャピラリ
の移動による軌道ずれを解消でき、ボンディング精度を
上げることができる。また、キャピラリだけでボンディ
ングを行うよりもより容易にかつ正確にボンディングが
行えるという効果がある。
プアーム15へのワイヤの受渡しを行うため、キャピラリ
の移動による軌道ずれを解消でき、ボンディング精度を
上げることができる。また、キャピラリだけでボンディ
ングを行うよりもより容易にかつ正確にボンディングが
行えるという効果がある。
以上説明したように本発明は、チップをダイボンディ
ングしたリード端子に対してワイヤをボンディングした
リード端子を直角に曲げ加工することで、このリード端
子の幅寸法をほぼ板厚寸法に等しくでき、半導体装置の
パッケージ寸法を低減して小型の半導体装置を実現する
ことができる。
ングしたリード端子に対してワイヤをボンディングした
リード端子を直角に曲げ加工することで、このリード端
子の幅寸法をほぼ板厚寸法に等しくでき、半導体装置の
パッケージ寸法を低減して小型の半導体装置を実現する
ことができる。
また、リード端子を１回曲げ加工するだけで、表面実
装可能とし、リード端子の強度低下を防止することがで
きる効果がある。
装可能とし、リード端子の強度低下を防止することがで
きる効果がある。
第１図は本発明の第１実施例の平面図、第２図はその正
面図、第３図はその動作方法を説明するための正面図、
第４図は製造途中の半導体装置の平面図、第５図は製造
された半導体装置の斜視図、第６図は本発明の第２実施
例の平面図、第７図は従来の製造方法を説明するための
平面図である。 １……フレーム、2A,2B,2C……リード端子、３……チッ
プ、４……ワイヤ、５……パッケージ、11A……固定下
受台、11B,11C……可動下受台、12……カットダイ、13
……押え板、14……キャピラリ、15……ハンドクリップ
アーム。
面図、第３図はその動作方法を説明するための正面図、
第４図は製造途中の半導体装置の平面図、第５図は製造
された半導体装置の斜視図、第６図は本発明の第２実施
例の平面図、第７図は従来の製造方法を説明するための
平面図である。 １……フレーム、2A,2B,2C……リード端子、３……チッ
プ、４……ワイヤ、５……パッケージ、11A……固定下
受台、11B,11C……可動下受台、12……カットダイ、13
……押え板、14……キャピラリ、15……ハンドクリップ
アーム。
Claims (2)
- 【請求項１】複数本のリード端子を有するフレームを１
単位毎に切断する工程と、１単位のリード端子の１つに
チップをダイボンディングする工程と、このリード端子
の両側のリード端子にワイヤの一端をボンディングする
工程と、これら両側のリード端子を直角に曲げ起こす工
程と、前記ワイヤの他端を前記チップにボンディングす
る工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項２】ワイヤをハンドクリップアームにより握持
してワイヤ他端をチップ上にまで移動させる工程を含む
特許請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2261492A JP2861350B2 (ja) | 1990-09-29 | 1990-09-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2261492A JP2861350B2 (ja) | 1990-09-29 | 1990-09-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04139732A JPH04139732A (ja) | 1992-05-13 |
| JP2861350B2 true JP2861350B2 (ja) | 1999-02-24 |
Family
ID=17362664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2261492A Expired - Lifetime JP2861350B2 (ja) | 1990-09-29 | 1990-09-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2861350B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE59402033D1 (de) | 1993-09-30 | 1997-04-17 | Siemens Ag | Zweipoliges SMT-Miniatur-Gehäuse für Halbleiterbauelemente und Verfahren zu dessen Herstellung |
| JP2001518692A (ja) | 1997-07-29 | 2001-10-16 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー オッフェネ ハンデルスゲゼルシャフト | 光電素子 |
-
1990
- 1990-09-29 JP JP2261492A patent/JP2861350B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04139732A (ja) | 1992-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3205235B2 (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| JP2951308B1 (ja) | リードフレームの製造方法 | |
| JP2861350B2 (ja) | 半導体装置の製造方法 | |
| JPS60189940A (ja) | 樹脂封止型半導体装置の製法 | |
| JP2003347345A (ja) | 半導体装置、その製造方法及び製造装置 | |
| JP2859057B2 (ja) | リードフレーム | |
| JP3195515B2 (ja) | 半導体装置及びその製造方法 | |
| JP2011054626A (ja) | 半導体装置およびその製造方法 | |
| JP2661152B2 (ja) | Ｉｃカード用モジュールの製造方法 | |
| JPH0831998A (ja) | 半導体装置およびその製造に用いるリードフレームならびにワイヤボンディング装置 | |
| JPH0653399A (ja) | 樹脂封止型半導体装置 | |
| JPH01255260A (ja) | リードフレームの構造 | |
| JPH10107075A (ja) | 半導体装置及びその製造方法 | |
| JP2591328B2 (ja) | Ｉｃリード成形方法 | |
| JP2550725Y2 (ja) | 半導体装置の成形加工装置 | |
| JPH06140558A (ja) | 半導体装置 | |
| JPH09129803A (ja) | ホール素子及びその製造方法 | |
| JPH05243307A (ja) | 半導体装置 | |
| JP2511765Y2 (ja) | リ―ドフレ―ム | |
| JPH07176667A (ja) | 表面実装型半導体装置 | |
| JP2809478B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS5814606Y2 (ja) | 半導体装置 | |
| JPS62128550A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS63304700A (ja) | 電力用半導体装置のテ−ピング方法 | |
| KR20020005935A (ko) | 멀티 칩 패키지와 그 제조 방법 |