JPH04139732A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04139732A JPH04139732A JP2261492A JP26149290A JPH04139732A JP H04139732 A JPH04139732 A JP H04139732A JP 2261492 A JP2261492 A JP 2261492A JP 26149290 A JP26149290 A JP 26149290A JP H04139732 A JPH04139732 A JP H04139732A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bonded
- wire
- terminal
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000005452 bending Methods 0.000 claims abstract description 8
- 238000005520 cutting process Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 description 9
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にダイボンデ
ィングされたチップと垂直に配置するり−ド端子を有す
る半導体装置の製造方法に関する。
ィングされたチップと垂直に配置するり−ド端子を有す
る半導体装置の製造方法に関する。
従来のこの種の半導体装置の製造方法は、第７図に示す
ように、連続したフレームｌに複数本のリード端子２Ａ
〜２Ｃを形成し、そのうちの１つのリード端子２Ａにチ
ップ３をダイボンディングし、かつチップ３のポンディ
ングパッドと他のリード端子２Ｂ、２Ｃとをワイヤ４に
てボンディングしている。この工程を複数回繰返し、連
続したフレーム状態で次工程へ搬送し、次工程で樹脂封
止およびフレームの切断および曲げ加工するという製造
工程を有していた。
ように、連続したフレームｌに複数本のリード端子２Ａ
〜２Ｃを形成し、そのうちの１つのリード端子２Ａにチ
ップ３をダイボンディングし、かつチップ３のポンディ
ングパッドと他のリード端子２Ｂ、２Ｃとをワイヤ４に
てボンディングしている。この工程を複数回繰返し、連
続したフレーム状態で次工程へ搬送し、次工程で樹脂封
止およびフレームの切断および曲げ加工するという製造
工程を有していた。
この従来の半導体装置の製造方法では、水平方向に複数
本のリード端子を配しているため、パッケージ寸法はそ
の複数本のリード端子の幅寸法の和以上の長さを必要と
し、基板実装面積の縮小化。
本のリード端子を配しているため、パッケージ寸法はそ
の複数本のリード端子の幅寸法の和以上の長さを必要と
し、基板実装面積の縮小化。
パッケージの薄厚化に限界があった。
また、この半導体装置を表面実装可能とするためには、
リード端子がパッケージから突出される外部リード端子
は、その板厚方向にクランク状に２回の曲げ工程を行う
ため、リード端子強度が弱くなるという問題がある。
リード端子がパッケージから突出される外部リード端子
は、その板厚方向にクランク状に２回の曲げ工程を行う
ため、リード端子強度が弱くなるという問題がある。
本発明の目的はこのような問題を解消した半導体装置の
製造方法を提供することにある。
製造方法を提供することにある。
［発明が解決しようとする課題］
本発明の半導体装置の製造方法は、複数本のリード端子
を有するフレームを１単位毎に切断する工程と、１単位
のリード端子の１つにチップをダイボンディングする工
程と、このリード端子の両側のリード端子にワイヤの一
端をボンディングする工程と、これら両側のリード端子
を直角に曲げ起こす工程と、前記ワイヤの他端を前記チ
ップにボンディングする工程とを含んでいる。
を有するフレームを１単位毎に切断する工程と、１単位
のリード端子の１つにチップをダイボンディングする工
程と、このリード端子の両側のリード端子にワイヤの一
端をボンディングする工程と、これら両側のリード端子
を直角に曲げ起こす工程と、前記ワイヤの他端を前記チ
ップにボンディングする工程とを含んでいる。
この場合、ワイヤをハンドクリップアームにより握持し
てワイヤ他端をチップ上にまで移動させる工程を含むこ
とが好ましい。
てワイヤ他端をチップ上にまで移動させる工程を含むこ
とが好ましい。
〔作用〕
本発明方法で製造した半導体装置は、ワイヤをボンディ
ングしたリード端子の幅寸法をほぼ板厚寸法に等しくで
きるため、半導体装置のパッケージ寸法を低減する。
ングしたリード端子の幅寸法をほぼ板厚寸法に等しくで
きるため、半導体装置のパッケージ寸法を低減する。
また、リード端子を１回曲げ加工するだけで、表面実装
可能とする。
可能とする。
次に、本発明を図面を参照して説明する。
第１図は本発明方法を説明するための第１実施例の半導
体装置製造装置の平面図、第２図はその正面方向の断面
図である。
体装置製造装置の平面図、第２図はその正面方向の断面
図である。
これらの図において、１１は３つに分割された下受台で
あり、中央の固定下受台１１Ａと、その両側の可動下受
台１１Ｂ、１１Ｃとで構成される。
あり、中央の固定下受台１１Ａと、その両側の可動下受
台１１Ｂ、１１Ｃとで構成される。
また、これら可動下受台１１Ｂ、ＩＩｃの両側にはカン
トダイ１２をそれぞれ配設している。さらに、前記固定
下受台１１Ａの上側には固定下受台１１Ａと同じ平面形
状の押え板１３を有している。
トダイ１２をそれぞれ配設している。さらに、前記固定
下受台１１Ａの上側には固定下受台１１Ａと同じ平面形
状の押え板１３を有している。
なお、１４はワイヤをボンディングするためのキャピラ
リである。
リである。
この製造装置では、複数本のリード端子２Ａ。
２Ｂ、２Ｃを設けたフレーム１は下受台１１Ａ。
１１Ｂ、ＩＩＣと、押え板１３との隙間を図示横方向に
移動される。そして、第１図の位置にまで移動されると
一時停止され、その１つのリード端子２Ａにチップ３が
ダイボンディングされ、かつワイヤ４の一端をキャピラ
リ１４を用いて他のリード端子２Ｂ、２Ｃにボンディン
グする。
移動される。そして、第１図の位置にまで移動されると
一時停止され、その１つのリード端子２Ａにチップ３が
ダイボンディングされ、かつワイヤ４の一端をキャピラ
リ１４を用いて他のリード端子２Ｂ、２Ｃにボンディン
グする。
しかる上で、カットダイ１２を上動してフレーム１を切
断し、さらに第３図に示すように、両側の可動下受台１
１Ｂ、１１Ｃを固定下受台１１Ａに向かって上方に起動
させる。これにより、ワイヤ４をボンディングしたリー
ド端子２Ｂ、２Ｃは、チップ３をダイボンディングした
リード端子２Ａに対して垂直に曲げられる。その後、ワ
イヤ４の他端をキャピラリ１４を用いてチップ３上に接
続する。その結果として第４図に示すように、両側のリ
ード端子２Ｂ、２Ｃがリード端子２Ａの両側で直角に曲
げ起こされた形状とされる。
断し、さらに第３図に示すように、両側の可動下受台１
１Ｂ、１１Ｃを固定下受台１１Ａに向かって上方に起動
させる。これにより、ワイヤ４をボンディングしたリー
ド端子２Ｂ、２Ｃは、チップ３をダイボンディングした
リード端子２Ａに対して垂直に曲げられる。その後、ワ
イヤ４の他端をキャピラリ１４を用いてチップ３上に接
続する。その結果として第４図に示すように、両側のリ
ード端子２Ｂ、２Ｃがリード端子２Ａの両側で直角に曲
げ起こされた形状とされる。
この後に、第５図に示すように、パッケージ封止を行い
、パッケージ５から突出される各リード端子２Ａ、２Ｂ
、２Ｃの外部リード２ＡＡ、２８ Ｂ。
、パッケージ５から突出される各リード端子２Ａ、２Ｂ
、２Ｃの外部リード２ＡＡ、２８ Ｂ。
２ＣＣをそれぞれ厚さ方向に１回曲げ加工することで、
表面実装が可能な半導体装置が形成される。
表面実装が可能な半導体装置が形成される。
したがって、この製造方法によれば、ワイヤ４をボンデ
ィングしたリード端子２Ｂ、２Ｃを、チップ３をダイボ
ンディングしたリード端子２Ａの両側に曲げ起こしてい
るので、パッケージ５の寸法はリード端子２Ａの幅寸法
にリード端子２Ｂ。
ィングしたリード端子２Ｂ、２Ｃを、チップ３をダイボ
ンディングしたリード端子２Ａの両側に曲げ起こしてい
るので、パッケージ５の寸法はリード端子２Ａの幅寸法
にリード端子２Ｂ。
２Ｃの厚さを加えた程度の寸法に抑えることができ、半
導体装置の小型化が実現できる。また、各リード端子は
１回曲げ加工するだけで表面実装が可能となるため、リ
ード端子の強度低下が防止される。
導体装置の小型化が実現できる。また、各リード端子は
１回曲げ加工するだけで表面実装が可能となるため、リ
ード端子の強度低下が防止される。
第６図は本発明の第２実施例を説明するための半導体装
置製造装置の平面図である。この実施例では、キャピラ
リ１４の上側にワイヤ４を握持するハンドクリップアー
ム１５を配設している。
置製造装置の平面図である。この実施例では、キャピラ
リ１４の上側にワイヤ４を握持するハンドクリップアー
ム１５を配設している。
この製造装置を用いた製造方法では、チップ３をダイボ
ンディングしたリード端子２Ａの両側のリード端子２Ｂ
、２Ｃにワイヤ４の一端をボンディングした後、これら
リード端子２Ｂ、２Ｃを可勤王受台１１Ｂ、ＩＩＣによ
って直角に曲げ加工する。その後、キャピラリ１４の上
のハンドクリップアーム１５でワイヤ４の他端部を挟持
し、チップ３上に移動してチップにボンディングする。
ンディングしたリード端子２Ａの両側のリード端子２Ｂ
、２Ｃにワイヤ４の一端をボンディングした後、これら
リード端子２Ｂ、２Ｃを可勤王受台１１Ｂ、ＩＩＣによ
って直角に曲げ加工する。その後、キャピラリ１４の上
のハンドクリップアーム１５でワイヤ４の他端部を挟持
し、チップ３上に移動してチップにボンディングする。
その後、キャピラリ１４ヘワイヤ４を戻した後、次工程
へ搬送する。
へ搬送する。
この第２実施例では、キャピラリ１４からハンドクリッ
プアーム１５へのワイヤの受渡しを行うため、キャピラ
リの移動による軌道ずれを解消でき、ボンディング精度
を上げることができる。また、キャピラリだけでボンデ
ィングを行うよりもより容易にかつ正確にボンディング
が行えるという効果がある。
プアーム１５へのワイヤの受渡しを行うため、キャピラ
リの移動による軌道ずれを解消でき、ボンディング精度
を上げることができる。また、キャピラリだけでボンデ
ィングを行うよりもより容易にかつ正確にボンディング
が行えるという効果がある。
以上説明したように本発明は、チップをダイボンディン
グしたリード端子に対してワイヤをボンディングしたリ
ード端子を直角に曲げ加工することで、このリード端子
の幅寸法をほぼ板厚寸法に等しくでき、半導体装置のパ
ッケージ寸法を低減して小型の半導体装置を実現するこ
とができる。
グしたリード端子に対してワイヤをボンディングしたリ
ード端子を直角に曲げ加工することで、このリード端子
の幅寸法をほぼ板厚寸法に等しくでき、半導体装置のパ
ッケージ寸法を低減して小型の半導体装置を実現するこ
とができる。
また、リード端子を１回曲げ加工するだけで、表面実装
可能とし、リード端子の強度低下を防止することができ
る効果がある。
可能とし、リード端子の強度低下を防止することができ
る効果がある。
第１図は本発明の第１実施例の平面図、第２図はその正
面図、第３図はその動作方法を説明するための正面図、
第４図は製造途中の半導体装置の平面図、第５図は製造
された半導体装置の斜視図、第６図は本発明の第２実施
例の平面図、第７図は従来の製造方法を説明するための
平面図である。 ■・・・フレーム、２Ａ、２Ｂ、２Ｃ・・・リード端子
、３・・・チップ、４・・・ワイヤ、５・・・パッケー
ジ、１１Ａ・・・固定下受台、ＩＩＢ、ＩＩＣ・・・可
動下受台、１２・・・カットダイ、１３・・・押え板、
１４・・・キャピラリ、１５・・・ハンドクリップアー
ム。 第 ■ 図 １４キタし°う１ノ ２Ａ〜２Ｃ シー１寿幣） 第２ 図 １１、＋ｉＡ〜１１Ｃ：下受台 第３ 図 第４ 図 第５ 図 Ａ
面図、第３図はその動作方法を説明するための正面図、
第４図は製造途中の半導体装置の平面図、第５図は製造
された半導体装置の斜視図、第６図は本発明の第２実施
例の平面図、第７図は従来の製造方法を説明するための
平面図である。 ■・・・フレーム、２Ａ、２Ｂ、２Ｃ・・・リード端子
、３・・・チップ、４・・・ワイヤ、５・・・パッケー
ジ、１１Ａ・・・固定下受台、ＩＩＢ、ＩＩＣ・・・可
動下受台、１２・・・カットダイ、１３・・・押え板、
１４・・・キャピラリ、１５・・・ハンドクリップアー
ム。 第 ■ 図 １４キタし°う１ノ ２Ａ〜２Ｃ シー１寿幣） 第２ 図 １１、＋ｉＡ〜１１Ｃ：下受台 第３ 図 第４ 図 第５ 図 Ａ
Claims (1)
- 【特許請求の範囲】 １、複数本のリード端子を有するフレームを１単位毎に
切断する工程と、１単位のリード端子の１つにチップを
ダイボンディングする工程と、このリード端子の両側の
リード端子にワイヤの一端をボンディングする工程と、
これら両側のリード端子を直角に曲げ起こす工程と、前
記ワイヤの他端を前記チップにボンディングする工程と
を含むことを特徴とする半導体装置の製造方法。 ２、ワイヤをハンドクリップアームにより握持してワイ
ヤ他端をチップ上にまで移動させる工程を含む特許請求
の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2261492A JP2861350B2 (ja) | 1990-09-29 | 1990-09-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2261492A JP2861350B2 (ja) | 1990-09-29 | 1990-09-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04139732A true JPH04139732A (ja) | 1992-05-13 |
| JP2861350B2 JP2861350B2 (ja) | 1999-02-24 |
Family
ID=17362664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2261492A Expired - Lifetime JP2861350B2 (ja) | 1990-09-29 | 1990-09-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2861350B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6432745B1 (en) * | 1993-09-30 | 2002-08-13 | Siemens Aktiengesellschaft | Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof |
| US7102215B2 (en) | 1997-07-29 | 2006-09-05 | Osram Gmbh | Surface-mountable light-emitting diode structural element |
-
1990
- 1990-09-29 JP JP2261492A patent/JP2861350B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6432745B1 (en) * | 1993-09-30 | 2002-08-13 | Siemens Aktiengesellschaft | Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof |
| US6716673B2 (en) | 1993-09-30 | 2004-04-06 | Siemens Aktiengesellschaft | Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof |
| US7005311B2 (en) | 1993-09-30 | 2006-02-28 | Osram Gmbh | Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof |
| US7102212B2 (en) | 1993-09-30 | 2006-09-05 | Osram Gmbh | Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof |
| US7288831B2 (en) | 1993-09-30 | 2007-10-30 | Osram Gmbh | Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof |
| US7102215B2 (en) | 1997-07-29 | 2006-09-05 | Osram Gmbh | Surface-mountable light-emitting diode structural element |
| US7183632B2 (en) | 1997-07-29 | 2007-02-27 | Osram Gmbh | Surface-mountable light-emitting diode structural element |
| US7508002B2 (en) | 1997-07-29 | 2009-03-24 | Osram Gmbh | Surface-mountable light-emitting diode structural element |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2861350B2 (ja) | 1999-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3205235B2 (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| JPH10189642A (ja) | 半導体チップをリードフレームに接続するためのシステムおよび方法 | |
| JP2515415B2 (ja) | 半導体素子の外部リ―ドの成型方法 | |
| JPH04139732A (ja) | 半導体装置の製造方法 | |
| US6006981A (en) | Wirefilm bonding for electronic component interconnection | |
| JPH08148635A (ja) | 半導体装置 | |
| JP2003347345A (ja) | 半導体装置、その製造方法及び製造装置 | |
| JPH08148623A (ja) | 半導体装置 | |
| JP2000349222A (ja) | リードフレーム及び半導体パッケージ | |
| US6437453B1 (en) | Wire bonding method, semiconductor device, circuit board, electronic instrument and wire bonding device | |
| JP3172472B2 (ja) | 半導体装置 | |
| US20230411265A1 (en) | Split semiconductor package | |
| JP2859057B2 (ja) | リードフレーム | |
| JP2011054626A (ja) | 半導体装置およびその製造方法 | |
| JP3157249B2 (ja) | 半導体装置実装体及び実装方法 | |
| JP3172471B2 (ja) | 半導体装置の製造方法 | |
| JPH01255260A (ja) | リードフレームの構造 | |
| JP2550725Y2 (ja) | 半導体装置の成形加工装置 | |
| JPH0831998A (ja) | 半導体装置およびその製造に用いるリードフレームならびにワイヤボンディング装置 | |
| JPH04274333A (ja) | Ｉｃパッケージ | |
| JPH0766357A (ja) | リ−ドフレ−ムとその製造方法、及び、このリ−ドフレ−ムを用いた半導体装置 | |
| JPH09148493A (ja) | 半導体装置 | |
| JPH0194643A (ja) | 薄型構造の半導体装置の製造方法 | |
| JPH10256447A (ja) | 半導体装置製造用リードフレーム及び半導体装置製造用リードフレーム組立体の製造方法 | |
| JPH02249261A (ja) | 半導体装置 |