JP2003347345A - 半導体装置、その製造方法及び製造装置 - Google Patents
半導体装置、その製造方法及び製造装置Info
- Publication number
- JP2003347345A JP2003347345A JP2002150591A JP2002150591A JP2003347345A JP 2003347345 A JP2003347345 A JP 2003347345A JP 2002150591 A JP2002150591 A JP 2002150591A JP 2002150591 A JP2002150591 A JP 2002150591A JP 2003347345 A JP2003347345 A JP 2003347345A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- semiconductor element
- semiconductor device
- frame
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】
【課題】 大きな設備投資を必要とすることなく、高い
信頼性をもって低ループ化を図ることの可能な半導体装
置及びその製造方法、製造装置を提供すること。 【解決手段】 半導体素子1とフレーム2を接続するボ
ンディングワイヤー5を、パッケージ前に少なくともフ
レームの半導体素子載置面方向と垂直方向に塑性加工す
る。
信頼性をもって低ループ化を図ることの可能な半導体装
置及びその製造方法、製造装置を提供すること。 【解決手段】 半導体素子1とフレーム2を接続するボ
ンディングワイヤー5を、パッケージ前に少なくともフ
レームの半導体素子載置面方向と垂直方向に塑性加工す
る。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、製造装置に係り、特に薄型パッケージ化を
図った半導体装置及びその製造方法、製造装置に関す
る。
の製造方法、製造装置に係り、特に薄型パッケージ化を
図った半導体装置及びその製造方法、製造装置に関す
る。
【0002】
【従来の技術】一般に、半導体装置のボンディング方法
として、Auワイヤーボンディングが広く用いられてい
る。これは、図5に示すように、リードフレームのベッ
ド2上にマウントした半導体素子1のボンディングパッ
ド3と、リード4をAuワイヤー5'にて接続するもの
である。このようにリードフレームと接続された半導体
素子は、さらに樹脂などによりパッケージ(シール)さ
れ、半導体装置を構成する。
として、Auワイヤーボンディングが広く用いられてい
る。これは、図5に示すように、リードフレームのベッ
ド2上にマウントした半導体素子1のボンディングパッ
ド3と、リード4をAuワイヤー5'にて接続するもの
である。このようにリードフレームと接続された半導体
素子は、さらに樹脂などによりパッケージ(シール)さ
れ、半導体装置を構成する。
【0003】
【発明が解決しようとする課題】しかしながら、パッケ
ージの薄型化の要求が高まるに伴い、ワイヤーのループ
高さも制限されるようになった。そこで、図6(a)に
示すようなこれまでのワイヤーに替えて、(b)に示す
ような低ループワイヤーや、(c)に示すような逆ボン
ディングなどによる低ループ化が測られたが、前者はル
ープ高さが100μm以下に制御することができず、後
者はワイヤーボンダーに追加ソフトが必要となり、新た
に大きな設備投資が要求される。そして、さらにこれら
は共にワイヤー長が短くなるため、パッケージの際、樹
脂の応力によりワイヤーが断線してしまう、という問題
があった。
ージの薄型化の要求が高まるに伴い、ワイヤーのループ
高さも制限されるようになった。そこで、図6(a)に
示すようなこれまでのワイヤーに替えて、(b)に示す
ような低ループワイヤーや、(c)に示すような逆ボン
ディングなどによる低ループ化が測られたが、前者はル
ープ高さが100μm以下に制御することができず、後
者はワイヤーボンダーに追加ソフトが必要となり、新た
に大きな設備投資が要求される。そして、さらにこれら
は共にワイヤー長が短くなるため、パッケージの際、樹
脂の応力によりワイヤーが断線してしまう、という問題
があった。
【0004】そこで、本発明は、従来の半導体装置及び
その製造方法、製造装置における欠点を取り除き、大き
な設備投資を必要とすることなく、高い信頼性をもって
低ループ化を図ることの可能な半導体装置及びその製造
方法、製造装置を提供することを目的とするものであ
る。
その製造方法、製造装置における欠点を取り除き、大き
な設備投資を必要とすることなく、高い信頼性をもって
低ループ化を図ることの可能な半導体装置及びその製造
方法、製造装置を提供することを目的とするものであ
る。
【0005】
【課題を解決するための手段】本発明の半導体装置は、
半導体素子と、この半導体素子を載置し、外部に接続す
る端子を備えるフレームと、前記半導体素子と前記フレ
ームとを接続するワイヤーを備え、前記ワイヤーは、そ
のループ形状にその高さを制限するような形状に塑性加
工されていることを特徴とするものである。
半導体素子と、この半導体素子を載置し、外部に接続す
る端子を備えるフレームと、前記半導体素子と前記フレ
ームとを接続するワイヤーを備え、前記ワイヤーは、そ
のループ形状にその高さを制限するような形状に塑性加
工されていることを特徴とするものである。
【0006】また、本発明の半導体装置においては、前記
ワイヤーは、載置面方向に曲折するように塑性加工され
ていることを特徴とするものである。
ワイヤーは、載置面方向に曲折するように塑性加工され
ていることを特徴とするものである。
【0007】次に、本発明の半導体装置の製造方法は、フ
レーム上に半導体素子を載置する工程と、前記半導体素
子のボンディングパッド部と、前記フレームのリード部
をワイヤーで接続する工程と、前記ワイヤーをそのルー
プ形状にその高さを制限するような形状に塑性加工する
工程とを具備することを特徴とするものである。
レーム上に半導体素子を載置する工程と、前記半導体素
子のボンディングパッド部と、前記フレームのリード部
をワイヤーで接続する工程と、前記ワイヤーをそのルー
プ形状にその高さを制限するような形状に塑性加工する
工程とを具備することを特徴とするものである。
【0008】さらに、本発明の半導体装置の製造方法に
おいては、前記塑性加工する工程は、前記載置面から所
定の距離に設置された金型により前記半導体素子が載置
される面方向に曲折する工程を備えることを特徴とする
ものである。
おいては、前記塑性加工する工程は、前記載置面から所
定の距離に設置された金型により前記半導体素子が載置
される面方向に曲折する工程を備えることを特徴とする
ものである。
【0009】さらに、本発明の半導体装置の製造方法に
おいては、前記金型により成形する工程は、前記金型と
前記ワイヤーを接触させ、相対的に前記載置面方向に移
動させることにより整形する工程を備えることを特徴と
するものである。
おいては、前記金型により成形する工程は、前記金型と
前記ワイヤーを接触させ、相対的に前記載置面方向に移
動させることにより整形する工程を備えることを特徴と
するものである。
【0010】また、本発明の半導体装置の製造方法は、半
導体素子を載置するとともにワイヤーによりボンディン
グされたフレームを保持する手段と、前記半導体基板の
載置面から所定の距離に設置された金型と、前記ワイヤ
ーが前記金型を通過するように、保持された前記フレー
ムを移動する手段を備えることを特徴とするものであ
る。
導体素子を載置するとともにワイヤーによりボンディン
グされたフレームを保持する手段と、前記半導体基板の
載置面から所定の距離に設置された金型と、前記ワイヤ
ーが前記金型を通過するように、保持された前記フレー
ムを移動する手段を備えることを特徴とするものであ
る。
【0011】
【発明の実施の形態】以下本発明の実施形態について、
図を参照して説明する。
図を参照して説明する。
【0012】図1に本発明の半導体装置の構造を示す。
尚、(a)は上面図、(b)はワイヤーの短手方向から
の側面図である。図に示すように、半導体素子1は、リ
ードフレームのベッド2上に載置接続されており、半導
体素子1のボンディングパッド4とリード3が、Auワ
イヤー5により接続されている。ワイヤー5は、ボンデ
ィングパッド4と接続するネック部において、半導体素
子載置面との角度が約40度となるように塑性加工され
ている。そして、これらは、透明樹脂6によりパッケー
ジされている。
尚、(a)は上面図、(b)はワイヤーの短手方向から
の側面図である。図に示すように、半導体素子1は、リ
ードフレームのベッド2上に載置接続されており、半導
体素子1のボンディングパッド4とリード3が、Auワ
イヤー5により接続されている。ワイヤー5は、ボンデ
ィングパッド4と接続するネック部において、半導体素
子載置面との角度が約40度となるように塑性加工され
ている。そして、これらは、透明樹脂6によりパッケー
ジされている。
【0013】このような半導体素子は以下のように形成
される。すなわち、図2(a)にその上面図、(b)に
ワイヤーの短手方向からの側面図を示すように、先ず、
半導体素子1をリードフレームのベッド2上に載置接続
し、半導体素子1のボンディングパッド4とリード3を
ボールボンディングによりAuワイヤーにてボンディン
グする。このとき、ワイヤー5の短手方向からみたボン
ディングパッド4と接続するネック部における半導体素
子載置面(ベッド面)との角度は90度である。
される。すなわち、図2(a)にその上面図、(b)に
ワイヤーの短手方向からの側面図を示すように、先ず、
半導体素子1をリードフレームのベッド2上に載置接続
し、半導体素子1のボンディングパッド4とリード3を
ボールボンディングによりAuワイヤーにてボンディン
グする。このとき、ワイヤー5の短手方向からみたボン
ディングパッド4と接続するネック部における半導体素
子載置面(ベッド面)との角度は90度である。
【0014】そして、ワイヤー5を、図3に示すような
整形デバイスにより整形する。この整形デバイスは、リ
ードフレーム2上に載置されボンディングされた状態の
半導体素子1を保持し、一軸方向に移動するステージ7
と、ステージ7から所定の高さaに固定された整形金型
8、ステージ7上に設置されリードフレームの両端と半
導体素子間を固定するフレーム押さえローラ9から構成
されている。
整形デバイスにより整形する。この整形デバイスは、リ
ードフレーム2上に載置されボンディングされた状態の
半導体素子1を保持し、一軸方向に移動するステージ7
と、ステージ7から所定の高さaに固定された整形金型
8、ステージ7上に設置されリードフレームの両端と半
導体素子間を固定するフレーム押さえローラ9から構成
されている。
【0015】リードフレームのベッド2上に載置されボ
ンディングされた状態の半導体素子1は、ステージ7上
に保持され進行する。リードフレームの両端と半導体素
子間は、フレーム押さえローラ9により固定されてお
り、整形金型8を通過する際、進行方向と逆方向に塑性
加工され、ワイヤー5は所定の高さaに整形される。ス
テージ7はオートモールド装置(図示せず)のインロー
ダー部に装着されており、ワイヤー整形された半導体素
子はこのままモールドされ、図1に示す半導体装置を形
成する。
ンディングされた状態の半導体素子1は、ステージ7上
に保持され進行する。リードフレームの両端と半導体素
子間は、フレーム押さえローラ9により固定されてお
り、整形金型8を通過する際、進行方向と逆方向に塑性
加工され、ワイヤー5は所定の高さaに整形される。ス
テージ7はオートモールド装置(図示せず)のインロー
ダー部に装着されており、ワイヤー整形された半導体素
子はこのままモールドされ、図1に示す半導体装置を形
成する。
【0016】このように形成された半導体装置におい
て、−40℃×5分/25℃×30秒/110℃×5分
/25℃×30秒を1cycleとするTST(The
rmal Shock Test)で信頼性の評価を行
ったところ、600cyc.以上でも断線等何ら問題は
発生しなかった。一方、比較のため、低ループワイヤー
を用いたものや、逆ボンディングを行ったものについて
も同様の評価を行ったところ、それぞれ断線(400c
yc.)、リード側剥離(500cyc.)が発生して
いた。
て、−40℃×5分/25℃×30秒/110℃×5分
/25℃×30秒を1cycleとするTST(The
rmal Shock Test)で信頼性の評価を行
ったところ、600cyc.以上でも断線等何ら問題は
発生しなかった。一方、比較のため、低ループワイヤー
を用いたものや、逆ボンディングを行ったものについて
も同様の評価を行ったところ、それぞれ断線(400c
yc.)、リード側剥離(500cyc.)が発生して
いた。
【0017】また、整形後のループ高さbを測定したと
ころ、表1のようになる。
ころ、表1のようになる。
【表1】
このように、整形デバイスによりばらつきも少なく安定
して加工できることがわかる。
して加工できることがわかる。
【0018】本実施例において、ワイヤー整形後、直接
パッケージを行ったが、図4に示すようにシリコン樹脂
を用いたエンキャップ10によりモールド樹脂からルー
プを保護した後、パッケージしても良い。
パッケージを行ったが、図4に示すようにシリコン樹脂
を用いたエンキャップ10によりモールド樹脂からルー
プを保護した後、パッケージしても良い。
【0019】また、本実施例において、ワイヤーの整形
形状は、短手方向からみたとき傾斜した形状、すなわち
半導体素子の載置面方向及びその垂直方向に塑性加工さ
れた形状としているが、塑性加工可能であり、かつ信頼
性に問題がない形状であれば特に限定されるものではな
い。そしてそのループ高さは、ワイヤーが短手方向から
みたとき半導体素子の載置面と平行になるまでであれ
ば、パッケージ構造により任意に設定することができ
る。
形状は、短手方向からみたとき傾斜した形状、すなわち
半導体素子の載置面方向及びその垂直方向に塑性加工さ
れた形状としているが、塑性加工可能であり、かつ信頼
性に問題がない形状であれば特に限定されるものではな
い。そしてそのループ高さは、ワイヤーが短手方向から
みたとき半導体素子の載置面と平行になるまでであれ
ば、パッケージ構造により任意に設定することができ
る。
【0020】
【発明の効果】本発明によれば、大きな設備投資を必要
とすることなく、高い信頼性をもって低ループ化を図る
ことの可能な半導体装置及びその製造方法、製造装置を
提供することができる。
とすることなく、高い信頼性をもって低ループ化を図る
ことの可能な半導体装置及びその製造方法、製造装置を
提供することができる。
【図1】 本発明の半導体装置を示す図。
【図2】 本発明の半導体装置の製造工程を示す図。
【図3】 本発明の半導体装置の製造装置を示す図。
【図4】 本発明の半導体装置におけるエンキャップを
示す図。
示す図。
【図5】 従来の半導体装置を示す図。
【図6】 従来の半導体装置を示す図。
【符号の説明】
1 半導体素子
2 ベッド
3 リード
4 ボンディングパッド
5、5' ワイヤー
6 透明樹脂
7 ステージ
8 整形金型
9 フレーム押さえローラ
10 エンキャップ
Claims (6)
- 【請求項1】 半導体素子と、この半導体素子を載置
し、外部に接続する端子を備えるフレームと、前記半導
体素子と前記フレームとを接続するワイヤーを備え、前
記ワイヤーは、そのループ形状にその高さを制限するよ
うな形状に塑性加工されていることを特徴とする半導体
装置。 - 【請求項2】 前記ワイヤーは、載置面方向に曲折する
ように塑性加工されていることを特徴とする請求項1記
載の半導体装置。 - 【請求項3】 フレーム上に半導体素子を載置する工程
と、 前記半導体素子のボンディングパッド部と、前記フレー
ムのリード部をワイヤーで接続する工程と、 前記ワイヤーをそのループ形状にその高さを制限するよ
うな形状に塑性加工する工程とを具備することを特徴と
する半導体装置の製造方法。 - 【請求項4】 前記塑性加工する工程は、前記載置面か
ら所定の距離に設置された金型により前記半導体素子が
載置される面方向に曲折する工程を備えることを特徴と
する請求項3記載の半導体装置の製造方法。 - 【請求項5】 前記金型により成形する工程は、前記金
型と前記ワイヤーを接触させ、相対的に前記載置面方向
に移動させることにより整形する工程を備えることを特
徴とする請求項4記載の半導体装置の製造方法。 - 【請求項6】 半導体素子を載置するとともにワイヤー
によりボンディングされたフレームを保持する手段と、 前記半導体基板の載置面から所定の距離に設置された金
型と、 前記ワイヤーが前記金型を通過するように、保持された
前記フレームを移動する手段を備えることを特徴とする
半導体装置の製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002150591A JP2003347345A (ja) | 2002-05-24 | 2002-05-24 | 半導体装置、その製造方法及び製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002150591A JP2003347345A (ja) | 2002-05-24 | 2002-05-24 | 半導体装置、その製造方法及び製造装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003347345A true JP2003347345A (ja) | 2003-12-05 |
Family
ID=29768414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002150591A Pending JP2003347345A (ja) | 2002-05-24 | 2002-05-24 | 半導体装置、その製造方法及び製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003347345A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008277561A (ja) * | 2007-04-27 | 2008-11-13 | Toshiba Lighting & Technology Corp | 照明装置 |
JP2009239321A (ja) * | 2005-11-25 | 2009-10-15 | Samsung Electro Mech Co Ltd | 側面放出発光ダイオードパッケージ |
JP2011233852A (ja) * | 2010-01-29 | 2011-11-17 | Toshiba Corp | Ledパッケージ |
JP2012114107A (ja) * | 2010-11-19 | 2012-06-14 | Toshiba Corp | Ledパッケージ |
JP2013055346A (ja) * | 2012-11-01 | 2013-03-21 | Nec Lighting Ltd | 発光装置 |
WO2014178159A1 (ja) * | 2013-04-30 | 2014-11-06 | 東芝ライテック株式会社 | 照明装置 |
JPWO2013018175A1 (ja) * | 2011-07-29 | 2015-02-23 | 東芝ライテック株式会社 | 発光装置及び照明装置 |
WO2016092994A1 (ja) * | 2014-12-12 | 2016-06-16 | 株式会社日立製作所 | 半導体モジュールおよび半導体モジュールの製造方法 |
JP2018152352A (ja) * | 2018-05-11 | 2018-09-27 | 東芝ライテック株式会社 | 車両用照明装置、および車両用灯具 |
-
2002
- 2002-05-24 JP JP2002150591A patent/JP2003347345A/ja active Pending
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009239321A (ja) * | 2005-11-25 | 2009-10-15 | Samsung Electro Mech Co Ltd | 側面放出発光ダイオードパッケージ |
JP2013042159A (ja) * | 2005-11-25 | 2013-02-28 | Samsung Electronics Co Ltd | 側面放出発光ダイオードパッケージ |
US10096756B2 (en) | 2005-11-25 | 2018-10-09 | Samsung Electronics Co., Ltd. | Side view light emitting diode package |
JP2008277561A (ja) * | 2007-04-27 | 2008-11-13 | Toshiba Lighting & Technology Corp | 照明装置 |
JP2011233852A (ja) * | 2010-01-29 | 2011-11-17 | Toshiba Corp | Ledパッケージ |
US8497521B2 (en) | 2010-01-29 | 2013-07-30 | Kabushiki Kaisha Toshiba | LED package |
JP2012114107A (ja) * | 2010-11-19 | 2012-06-14 | Toshiba Corp | Ledパッケージ |
JPWO2013018175A1 (ja) * | 2011-07-29 | 2015-02-23 | 東芝ライテック株式会社 | 発光装置及び照明装置 |
JP2013055346A (ja) * | 2012-11-01 | 2013-03-21 | Nec Lighting Ltd | 発光装置 |
JP2014216614A (ja) * | 2013-04-30 | 2014-11-17 | 東芝ライテック株式会社 | 照明装置 |
EP3002795A4 (en) * | 2013-04-30 | 2016-12-28 | Toshiba Lighting & Technology | LIGHTING DEVICE |
US9620690B2 (en) | 2013-04-30 | 2017-04-11 | Toshiba Lighting & Technology Corporation | Lighting system |
WO2014178159A1 (ja) * | 2013-04-30 | 2014-11-06 | 東芝ライテック株式会社 | 照明装置 |
WO2016092994A1 (ja) * | 2014-12-12 | 2016-06-16 | 株式会社日立製作所 | 半導体モジュールおよび半導体モジュールの製造方法 |
JPWO2016092994A1 (ja) * | 2014-12-12 | 2017-09-28 | 株式会社日立製作所 | 半導体モジュールおよび半導体モジュールの製造方法 |
US10177084B2 (en) | 2014-12-12 | 2019-01-08 | Hitachi, Ltd. | Semiconductor module and method of manufacturing semiconductor module |
JP2018152352A (ja) * | 2018-05-11 | 2018-09-27 | 東芝ライテック株式会社 | 車両用照明装置、および車両用灯具 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5789803A (en) | Semiconductor package | |
US7012325B2 (en) | Ultra-thin semiconductor package device and method for manufacturing the same | |
US6667543B1 (en) | Optical sensor package | |
US7067413B2 (en) | Wire bonding method, semiconductor chip, and semiconductor package | |
JPH0546045U (ja) | 半導体パツケージ | |
JPH08255862A (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
KR20090003251A (ko) | 솔더러블 루프 접촉부를 가진 반도체 소자 | |
US20080265385A1 (en) | Semiconductor package using copper wires and wire bonding method for the same | |
TW200822249A (en) | Brace for wire loop | |
JP2003347345A (ja) | 半導体装置、その製造方法及び製造装置 | |
JPH1167808A (ja) | 半導体装置の製造方法および半導体装置 | |
JPH0722567A (ja) | モールド樹脂封止型半導体装置とその製造方法 | |
US20030057529A1 (en) | Package for a discrete device and manufacturing method of the same | |
JP4050199B2 (ja) | リードフレーム及びそれを用いた樹脂封止型半導体装置及びその製造方法 | |
US20030222338A1 (en) | Reverse wire bonding techniques | |
US8258611B2 (en) | Leadframe structure for electronic packages | |
JP3382097B2 (ja) | Ic封止パッケージ | |
JPH0653399A (ja) | 樹脂封止型半導体装置 | |
JP3991649B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2681145B2 (ja) | 樹脂封止半導体装置 | |
JPH04320363A (ja) | リードフレーム及び樹脂封止型半導体装置及びモールド金型 | |
JPH05299568A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP3172471B2 (ja) | 半導体装置の製造方法 | |
JPH05243307A (ja) | 半導体装置 | |
JPH04184949A (ja) | 半導体装置とその製造方法 |