JPS62173746A - リ−ドフレ−ムとその製造方法 - Google Patents

リ−ドフレ−ムとその製造方法

Info

Publication number
JPS62173746A
JPS62173746A JP61014629A JP1462986A JPS62173746A JP S62173746 A JPS62173746 A JP S62173746A JP 61014629 A JP61014629 A JP 61014629A JP 1462986 A JP1462986 A JP 1462986A JP S62173746 A JPS62173746 A JP S62173746A
Authority
JP
Japan
Prior art keywords
lead frame
aluminum
wiring
lead
mount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61014629A
Other languages
English (en)
Inventor
Kazunao Kudo
和直 工藤
Hirohiko Ihara
井原　寛彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP61014629A priority Critical patent/JPS62173746A/ja
Publication of JPS62173746A publication Critical patent/JPS62173746A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はＩＣ用リードフレーム、特にＩ・イブリッドＩ
Ｃ用リードフレームとその製造方法に係わる。
〈従来の技術〉 従来のハイグリッドＩＣのリードフレームには２種類の
ものが知られている。即ち、（１）セラミ、ツク基板リ
ードフレームを用いたノ・イブリッドＩＣ： 第・１図はセラミック基板と外部リードを用いたハイブ
リッドＩＣの製造工程図である。
第４図において、始めに、セラミック基板を用意する工
程１００、セラミック基板上に形成される導体パターン
形成の導体化印刷工程でありＭｏ、ｗ等の粉末をペース
ト状にしスクリーン印刷する印刷工程１０１、スクリー
ン印刷された導体パターンの焼成工程１０２、焼成工程
で導体化をれた部分に金めつき全施し、パターン配線を
形成する工程１０３、セラミック基板への外部回路接続
用リードの装着工８１０４．／ンターン配線へのＩＣチ
ップ、抵抗チップ、コンデンサチップ等の部品搭載工程
１０５、回路形成のだめの金線ボンディングの工程１０
６、キャップ封止あるいは樹脂封止の封止工程１０７か
らなる。第５図にこのような工程で形成ちれたノ・イプ
リツ１゛ＩＣの一部の内部構造を示す概観図を示す。第
５図に示すハイブリッドＩＣによれば、セラミック基板
１の上にパターン配線２が施され、ＩＣチップ３、抵抗
素子４、コンデンサチップ５が配置され、ＩＡ部リード
６が装着されている。
また、セラミック基板１と構成回路部分がエポキシ樹脂
７などで封止されている。
Ｃｆ１）モノリシックＩＣ用リードフレーム：第６図は
モノリシック用ＩＣリードフレームを用いたハイブリッ
ドＩＣの製造工程図である。第６図に示すごとく、モノ
リシック用ＩＣリードフレームを用いたハイブリッドＩ
Ｃの製造によれば、セラミック材料による絶縁シートを
用意する工程１１０、絶縁シートの上に導体・ンターン
を形成するための導体化処理の導体印刷工程１１１、焼
成処理工程１１２、導体化処理された部分への金めつき
による導体・セターンの形成工程１１３、以上に並行し
てモノリシック用ＩＣリードフレームヲ用意する工程１
１４、用意されたリードフレームの配線部分に金めつき
を艶す工程１１５、リードフレームのＩＣマウント上に
上記工程１１０〜１１３　で導体パターンが形成はれた
絶縁シートを接着する接着工８１１６、接着され＆絶縁
シートの上にＩＣチップ等のチップ゛や部品を搭載する
工程１１７、チップや８（Ｓ品が搭載された後、金線ボ
ンディングによって回路を形成する工程１１８、回路が
完成された後にリードのみを残して、全体ｆｃ７″ラス
チックモールドで密封封止する工程１１９の各工程から
なる。このような工程で形成されたハイブリッドＩＣの
側面概略断面図を第７図に示す。
第７図に示すハイブリッドＩＣによれは、モノリシック
ＩＣ用リードフレーム８のＩＣマウント部８ａに接着剤
８ｃで接着され九絶縁シート９上に）ぞターン配線１ｏ
が施されている。接着剤１１によってパターン配＋１１
１０上に各種のチップＩＣチップ１２．複合トラ／ソス
タチッｆ１３、コンデンサチッ７’１４、複合抵抗テツ
７’１５等の部品が配置され、これらを金線１６でワイ
ヤボンディングし、回路を形成している。また回路の必
装箇所からり−ド８ｂにワイヤボンディングされている
。
１７は金めつき層である。このようにして回路全体が完
成された後、リードｓｂｌ露出させた形で外装樹脂１８
で封止される。
〈発明が解決しようとする問題点〉 第４図に示すセラミック基板と外部リードを用いたハイ
ブリッドＩＣ及び第６図に示すモノリシックＩＣ用リー
ドフレームを用いたハイブリッドＩＣの製造工程は先に
説明した通り、工程が複雑でまたこれらのどの工程も省
略ができない。特に、セラミック基板上の導体化工程及
びこれに続くめっき工程は操作が複雑で多くの関係装＃
ｔ−要した。この丸め製品のコストアップの原因となっ
た。また配線パターンの形成及びワイヤメンディングに
金めつきや金線を使用しているため、製品が高価になる
欠点があった。またＩＣチップ等の部品が配置・配線て
れる際、これらの部品に近年、アルミニウム電極が用い
られるものが多く、金線ボンディングした場合、金・ア
ルミニウム接合部に金・アルミニウム合金層が形成され
て脆くなシ、破損の原因となる。
またセラミック絶縁基板やシートの厚みが厚く、このた
めフラットパックーソした場合製品全体の厚みが増し、
製品の小型化に反し好ましくないなどの欠点がおった。
本発明はかかる欠点に鑑みてなされたもので、工程が簡
素化され、配線に金等の貴金属を使用せず安価なハイブ
リッドＩＣ用のリードフレーム及びその製造方法を提供
することを目的としている。
く問題点を解決するための手段〉 かかる目的を達成した本発明によるリードフレームの構
成は、鉄ニッケル合金からなる複数本の外部リードと、
該外部リードに囲まれ、外部リードの特定水で支持され
、その他の外部リードと社独立した平板状ＩＣマウント
とを具備し、該ＩＣマウントの表面にセラミンク層が形
成され、該セラミック層の表面に各種チップを配置・配
線するアルミニウム配線・母ターンが形成されるととも
に、上記外部リードの配線接続部分にもアルミニウム被
覆が形成されていることを特徴とするものである。また
、本発明によるリードフレームの製造方法の構成は、鉄
ニッケル合金からなる複数本の外部リードと、該外部リ
ードに囲まれ、外部リードの特定水で支持され、その他
の外部リードとに独豆した平板状マウントとを具備する
リードフレームの、上記マウント上にセラミック層を気
相蒸着法で形成し、次−いで、セラミック層の表面にア
ルミニウム配線パター／を並びに上記外部リードの配線
接方にアルミニウム被覆層を気相蒸着法によって同時に
形成することを特徴とするものである０ く実　施　例〉 本発明によるリードフレームの製造方法の一実施例の工
程図を第１図に示す。第２図は第１図の工程によって製
造された本発明によるリードフレームの上に、ＩＣチッ
プ等の部品を搭載しモールドして形成されたハイブリッ
ドＩＣの概略側面断面図を示す。第１図ならびに第２図
に示す如く、本発明によるリードフレームは以下の工程
によって製造される０ （１）工程１２０：鉄ニッケル合金からなるコリ数本の
外部リード２０ｂと、外部リード２０ｂの端部で囲まれ
外部リード２０ｂのうちの特定水で支えられ、その他の
夕１部リード２０ｂとは独宣された平面状ＩＣマウント
部２０ａとからなるリードフレーム２ｏを準備する。
板厚は０．２５ｍとしである。
（２）　　工程１２１：リードフレーム２ｏの片面をＩ
Ｃマウント部２ｏａのみが露出てれるマスクで被い、化
学的気相蒸着法あるいは物理的気相蒸着法によってアル
ミナの絶縁体によるセラミック層２１を２〜１５μｍの
厚みに形成ｆ、Ｂ。この場合特にイオンプレイティ／ダ
ハ良い結果が得られる。またセラミック層２１の厚みは
２〜１５μｍの範囲で特によい結果が得られた。アルミ
ナセラミック層２１の厚さは、薄いと特に１．０μｍ　
以下では絶縁が悪く、厚いと特に２０μｍ　を越えると
割れが生じる。
（３）工程１２２：次にＩＣマウント上に形成されたセ
ラミック層２１の上及びリードフレームの外部リード配
線部分に物理的気相蒸着法によって、それぞれアルミニ
ウムの配紗ノ５ター／２３及びアルミニウム被覆層２４
を同時に形成する。
第３図（ａ）　、　（ｂ）は上記気相蒸着工程の際使用
されるメタルマスクの使用方法の説明図である。第３図
（ａ）はメタルマスク２２の平面図、第３図（ｂ）はメ
タルマスク２２をリードフレーム２０の上に載置させた
状態の側面断面図である。第３図（ａ）において、メタ
ルマスク２２にはセラミック層上の配線ツクター／２３
に従って穴２２ａが設けられ、力部リード２０ｂの配線
部分に応じて穴２２ｂが設けられている。第３図（ｂ）
に示すように、メタルマスク２２の上側から物理的気相
蒸着法によってアルミニウムの蒸気がメタルマスク２２
の穴を通じてＩＣマウント上の絶縁体層２１の上並びに
カ部リード２０ｂの露日部にアルミニウム層を形成する
。アルミニウムの蒸着厚みは１゜５〜２０μｍの厚みの
範囲で良好な結果が得られた。１．５μｍより薄いと特
に１．０μｍ　以下だと熱で拡散し易くなρ、また２０
μｍよυ厚く特に２５μｍ以上になると生産性が悪く、
ともに特性？悪化した。かくしてセラミック層２１の上
と外部リード２０ｂの配線部分に所望の厚みのアルミニ
ウム被積層２３，２４が形成される。即ちセラミック層
２１の上に配線・ぐター／２３及び外部リード配線部に
アルミニウム被覆層２４が一つの工程で同時に形成され
た。尚メタルマスク２２としてはステンレス、鉄ニッケ
ル合金の０．０５〜０．５　ｍ厚の薄板を所望の・９タ
ーンにエツチングして±０．０３Ｗの精度に成形したも
のである。
以上のような製造工程１２０〜１２２　によって、本発
明によるリードフレームは形成される０ かくして得られたリードフレーム２０は従来と同様の方
法によって、第１図並びに第２図に示すようにチップ配
置、ワイヤボンディング及び樹脂モールドの各工程１２
３〜１２６を経てハイブリッドＩＣが形成される。即ち
、（４）　　工程１２３：かくして得られたリードフレ
ーム２０の配ｆＩｓパターン２３の上に接着剤２５を用
いてＩＣチップ、フ／デンサチツプ複合抵抗チッグ等の
チップ２６が配置される。
（５）　工程１２４：チップ配置が完了すると、チップ
２６と配線パター／２３間、必要な配線間並びに外部リ
ード２０ｂ衿と接続を心安とする全ての箇所をアルミニ
ウム細線２７のワイヤボンディングによって配線し、回
路が形成される。
（６）工程１２５：回路形成されたリードフレーム２０
はシリコン樹脂、エポキシ樹脂等のモールド樹脂で封正
によってモールドされ、ハイブリッドＩＣとして製品化
される。
〈発明の効果〉 本発明によるリードフレーム並びにその製造方法によれ
ば、ＩＣマウント上の絶縁体層は気相蒸着によって薄く
形成され、また配縁従来のものの如く多くの複雑な工程
やその工程の処理のための多くの装置を必要とせず、少
ない工程でしかも精度よく製造されるつじかも配線パタ
ーンと外部す−ド配＠部汁は全てアルミニウム被覆で形
成されるため、ワイヤボンディングにアルミニウム細線
を使用でき、ハイグリッドＩＣ製品のコスト低下が実現
できるとともに、全てアルミニウム細線によるワイヤボ
ンディングで配線されるため、接合部に脆い金・アルミ
ニウム合金が形成されることがなく、信頼性の高い製品
を得ることができるようになった。またＩＣマウント上
の絶縁体層の厚みが薄くでき、従来のものより薄いフラ
ット／ンツケーソが実現サレ、／・イブリッドＩＣのよ
り好ましい小型化が実現できた。
【図面の簡単な説明】
第１図は本発明によるリードフレームのＭ　ａ方法を示
す工程図、第２図は第１図の工程によって製造されたリ
ードフレーム及びその上に形成されたハイブリッドＩＣ
の、概略側面断面図、第３図（ａ）　、　（ｂ）は配線
・母ターンを形成する方法を説明するための図であり、
第３図（ａ）はメタルマスクの平面図、第３図（ｂ）は
メタルマスクをリードフレーム上に載置した状態の側面
断面図、第４図は従来のセラミック基板とＩＡ部リすド
金用いたハイグリッドＩＣの製造方法を示す工程図、第
５図は第４図に示す方法で作られたノーイブリッドＩＣ
の一部破断した概観図、第６図はモノリシック用リード
フレームを用いたノ・イブリッドＩＣの製造方法を示す
工程図、第７図は第６図に示す方法で作られたノ・イブ
リット”　Ｉ　Ｃの側面断面図である。 図　　面　　中、 ２０はリードフレーム、２１はセラミック膚、２２はメ
タルマスク、　２３は配線・２ターン、２４はアルミニ
ウム被覆、２５は接着剤、２６ｕｆツブ、　　　　　２
７はアルミニウム細線である。

Claims (3)

    【特許請求の範囲】
  1. （１）鉄ニッケル合金からなる複数本の外部リードと、
    該外部リードに囲まれ、外部リードの特定本で支持され
    、その他の外部リードとは独立した平板状ＩＣマウント
    とを具備し、該ＩＣマウントはその表面にセラミック層
    が形成され、該セラミック層の表面に各種のチップを配
    置・配線するアルミニウム配線パターンが形成されてい
    るとともに、上記外部リードの配線接続部分にアルミニ
    ウム被覆層が形成されていることを特徴とするリードフ
    レーム。
  2. （２）上記セラミック層の厚みは２〜１５μｍ並びに、
    上記セラミック層上のアルミニウム配線パターン及び外
    部リードの配線部分のアルミニウム被覆層の厚みはそれ
    ぞれ１．５〜２０μｍであることを特徴とする特許請求
    の範囲第１項記載のリードフレーム。
  3. （３）鉄ニッケル合金からなる複数本の外部リードと、
    該外部リードに囲まれ、外部リードの特定本で支持され
    、その他の外部リードとは独立した平板状ＩＣマウント
    とを具備するリードフレームの、上記ＩＣマウント上に
    セラミック層を気相蒸着で形成し、次いでセラミック層
    の表面にアルミニウム配線パターンと上記外部リードの
    配線接続部分のアルミニウム被覆層を気相蒸着によつて
    同時に形成することを特徴とするリードフレームの製造
    方法。
JP61014629A 1986-01-28 1986-01-28 リ−ドフレ−ムとその製造方法 Pending JPS62173746A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61014629A JPS62173746A (ja) 1986-01-28 1986-01-28 リ−ドフレ−ムとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61014629A JPS62173746A (ja) 1986-01-28 1986-01-28 リ−ドフレ−ムとその製造方法

Publications (1)

Publication Number Publication Date
JPS62173746A true JPS62173746A (ja) 1987-07-30

Family

ID=11866489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61014629A Pending JPS62173746A (ja) 1986-01-28 1986-01-28 リ−ドフレ−ムとその製造方法

Country Status (1)

Country Link
JP (1) JPS62173746A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01128555A (ja) * 1987-11-13 1989-05-22 Hitachi Cable Ltd リードフレームの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01128555A (ja) * 1987-11-13 1989-05-22 Hitachi Cable Ltd リードフレームの製造方法

Similar Documents

Publication Publication Date Title
US4974057A (en) Semiconductor device package with circuit board and resin
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
CN206301777U (zh) 半导体封装件
JPH01161724A (ja) 表面実装用半導体装置の製造方法
JP3529915B2 (ja) リードフレーム部材及びその製造方法
JPS62173746A (ja) リ−ドフレ−ムとその製造方法
JP2740977B2 (ja) 半導体装置
JPS5817646A (ja) 半導体装置の製造方法
JPS61287238A (ja) 半導体装置の製造方法
JPH09275178A (ja) 半導体パッケージとその製造方法
JPH06821Y2 (ja) 半導体装置の実装構造
JPS62226649A (ja) ハイブリツド型半導体装置
JPH09270435A (ja) 半導体装置の製造方法
JPH07249708A (ja) 半導体装置及びその実装構造
JP2000252308A (ja) 半導体装置の製造方法
JPS5998544A (ja) 半導体装置およびその製造方法
JPS6242549A (ja) 電子部品パツケ−ジ及びその製造方法
JPS6155247B2 (ja)
JPS61272956A (ja) ハイブリツド型半導体装置
JPH06326227A (ja) 多層リードフレームの製造方法及び構造
JP3264760B2 (ja) 半導体搭載用連結基板及びパッケージ並びに半導体装置の製造方法
JPH0722450A (ja) 半導体製造装置
JPH02154435A (ja) 半導体装置
JPH04283952A (ja) リードフレーム及びその製造方法並びに半導体装置
JPS62183536A (ja) 混成集積回路の製造方法