JPH04283952A - リードフレーム及びその製造方法並びに半導体装置 - Google Patents
リードフレーム及びその製造方法並びに半導体装置Info
- Publication number
- JPH04283952A JPH04283952A JP4683391A JP4683391A JPH04283952A JP H04283952 A JPH04283952 A JP H04283952A JP 4683391 A JP4683391 A JP 4683391A JP 4683391 A JP4683391 A JP 4683391A JP H04283952 A JPH04283952 A JP H04283952A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- die pad
- lead
- intermediate electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000011810 insulating material Substances 0.000 claims abstract description 10
- 238000000206 photolithography Methods 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 8
- 229920003002 synthetic resin Polymers 0.000 claims description 5
- 239000000057 synthetic resin Substances 0.000 claims description 5
- 238000004806 packaging method and process Methods 0.000 abstract description 4
- 239000002994 raw material Substances 0.000 abstract 2
- 239000000758 substrate Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置用のリード
フレーム及びその製造方法並びに半導体装置に関するも
のである。
フレーム及びその製造方法並びに半導体装置に関するも
のである。
【０００２】
【従来の技術】半導体素子を搭載するダイパッドと、半
導体素子の電極を外部に取出すためのインナリード及び
アウタリードを備えたリードフレームは、半導体装置に
広く使用されている。このようなリードフレームのダイ
パッドに搭載された半導体素子の電極とインナリードと
は、図８に示すようにそれぞれワイヤ８で接続されてい
るが、最近では半導体素子７の電極７ａが大幅に増加し
、電極７ａのピッチも通常１００〜１８０μｍ程度とた
いへん狭くなっている。
導体素子の電極を外部に取出すためのインナリード及び
アウタリードを備えたリードフレームは、半導体装置に
広く使用されている。このようなリードフレームのダイ
パッドに搭載された半導体素子の電極とインナリードと
は、図８に示すようにそれぞれワイヤ８で接続されてい
るが、最近では半導体素子７の電極７ａが大幅に増加し
、電極７ａのピッチも通常１００〜１８０μｍ程度とた
いへん狭くなっている。
【０００３】一方、リードフレームは通常エッチングあ
るいはプレス加工により形成しているが、いずれの場合
もインナリード５間の間隔はリードフレームの板厚（通
常１００〜１５０μｍ）程度以下にすることは困難なた
め、インナリード５のピツチは通常１５０〜２５０μｍ
程度となり、半導体素子７の電極７ａのピッチより大き
くなっている。このため半導体素子７の電極７ａのピッ
チとインナリード５のピッチとの間に差が生じ、両者を
対応させるためには電極７とインナリード５の間の距離
Ｌを長くしなければならず、この傾向は電極２の数が多
くなるほど、即ち多ピン化するほど著しい。そして、電
極７ａとインナリード５間の距離Ｌが長くなると、ワイ
ヤ８のボンディングが困難になるばかりでなく、合成樹
脂等でパッケージする際にいわゆるワイヤ流れが生じ、
隣接するワイヤとの短絡事故が生じることがあった。
るいはプレス加工により形成しているが、いずれの場合
もインナリード５間の間隔はリードフレームの板厚（通
常１００〜１５０μｍ）程度以下にすることは困難なた
め、インナリード５のピツチは通常１５０〜２５０μｍ
程度となり、半導体素子７の電極７ａのピッチより大き
くなっている。このため半導体素子７の電極７ａのピッ
チとインナリード５のピッチとの間に差が生じ、両者を
対応させるためには電極７とインナリード５の間の距離
Ｌを長くしなければならず、この傾向は電極２の数が多
くなるほど、即ち多ピン化するほど著しい。そして、電
極７ａとインナリード５間の距離Ｌが長くなると、ワイ
ヤ８のボンディングが困難になるばかりでなく、合成樹
脂等でパッケージする際にいわゆるワイヤ流れが生じ、
隣接するワイヤとの短絡事故が生じることがあった。
【０００４】このような問題を解決するために、図８，
図９に示すように周縁に半導体素子７の電極７ａに対応
してそれぞれ中間電極６が設けられた基板１５を、接着
剤等１６によりダイパッド４上に固定し、この基板１５
上に半導体素子７を搭載してワイヤ８でその電極７ａと
中間電極６とを接続し、さらに中間電極６とインナリー
ド５とをワイヤ８ａで接続したものが実用化されている
。
図９に示すように周縁に半導体素子７の電極７ａに対応
してそれぞれ中間電極６が設けられた基板１５を、接着
剤等１６によりダイパッド４上に固定し、この基板１５
上に半導体素子７を搭載してワイヤ８でその電極７ａと
中間電極６とを接続し、さらに中間電極６とインナリー
ド５とをワイヤ８ａで接続したものが実用化されている
。
【０００５】
【発明が解決しようとする課題】上記のような半導体装
置は、ワイヤの接続が容易である、ワイヤ８，８ａが短
かいので隣接するワイヤと短絡事故などを生じることが
ないなどの特長を有するが、次のような問題がある。
置は、ワイヤの接続が容易である、ワイヤ８，８ａが短
かいので隣接するワイヤと短絡事故などを生じることが
ないなどの特長を有するが、次のような問題がある。
【０００６】（１）基板１５を製造するには、例えば図
１０の（ａ）に示すように先ず基板１５上に接着剤１７
により銅箔１８を貼付け、その上にホトレジスト１９を
塗布する。そしてホトレジスト１９上に中間電極６が形
成されたフォトマスクによりパターンを焼付け、現像す
る。ついで、図１０（ｂ）に示すようにエッチングによ
り中間電極６以外の銅箔１８等を除去し、最後に図１０
の（ｃ）に示すように各中間電極６の上面に金メッキ２
０を施して製作しており、これを接着剤１６によりダイ
パッド４上に貼付けているので、製作が面倒で多くの工
程を必要とし、コストアップを招来している。
１０の（ａ）に示すように先ず基板１５上に接着剤１７
により銅箔１８を貼付け、その上にホトレジスト１９を
塗布する。そしてホトレジスト１９上に中間電極６が形
成されたフォトマスクによりパターンを焼付け、現像す
る。ついで、図１０（ｂ）に示すようにエッチングによ
り中間電極６以外の銅箔１８等を除去し、最後に図１０
の（ｃ）に示すように各中間電極６の上面に金メッキ２
０を施して製作しており、これを接着剤１６によりダイ
パッド４上に貼付けているので、製作が面倒で多くの工
程を必要とし、コストアップを招来している。
【０００７】（２）基板１５を取付けるためにダイパッ
ド４を大きくしなければならず、また基板１５の高さ分
だけ高くなるため全体として大形になる。このため、合
成樹脂等でパッケージ１２する場合、従来通りの肉厚を
確保しようとすれば外形が大きくなり、従来通りの外形
を確保しようとすると肉厚が薄くなって基板実装時のリ
フロー等の熱によりパッケージクラックが発生し易い。
ド４を大きくしなければならず、また基板１５の高さ分
だけ高くなるため全体として大形になる。このため、合
成樹脂等でパッケージ１２する場合、従来通りの肉厚を
確保しようとすれば外形が大きくなり、従来通りの外形
を確保しようとすると肉厚が薄くなって基板実装時のリ
フロー等の熱によりパッケージクラックが発生し易い。
【０００８】本発明は、上記の課題を解決すべくなされ
たもので、構造が簡単でコストを低減でき、しかも小形
化が可能なリードフレーム及びその製造方法並びに半導
体装置を得ることを目的としたものである。
たもので、構造が簡単でコストを低減でき、しかも小形
化が可能なリードフレーム及びその製造方法並びに半導
体装置を得ることを目的としたものである。
【０００９】
【課題を解決するための手段及び作用】本発明に係るリ
ードフレームは、ダイパッドとインナリードとの間に、
各インナリードに対応した中間電極を設けたものである
。
ードフレームは、ダイパッドとインナリードとの間に、
各インナリードに対応した中間電極を設けたものである
。
【００１０】また、上記のリードフレームの製造方法と
して、リードフレーム素材の一方の面に凹部を設けてこ
の凹部内に絶縁材料を取付け、又はリードフレーム素材
の一方の面に絶縁板を貼付け、他方の面にこれら絶縁材
料又は絶縁板に対向してホトリゾグラフィ技術によりダ
イパッド、インナリード及び中間電極を形成したもので
ある。
して、リードフレーム素材の一方の面に凹部を設けてこ
の凹部内に絶縁材料を取付け、又はリードフレーム素材
の一方の面に絶縁板を貼付け、他方の面にこれら絶縁材
料又は絶縁板に対向してホトリゾグラフィ技術によりダ
イパッド、インナリード及び中間電極を形成したもので
ある。
【００１１】さらに、本発明に係る半導体装置は、ダイ
パッド、インナリード及び中間電極を備えたリードフレ
ームのダイパッドの上に半導体素子を搭載し、その各電
極と各中間電極とをそれぞれ第１のワイヤで接続すると
共に、各中間電極とインナリードとをそれぞれ第２のワ
イヤで接続し、これらを合成樹脂等でパッケージしたも
のである。
パッド、インナリード及び中間電極を備えたリードフレ
ームのダイパッドの上に半導体素子を搭載し、その各電
極と各中間電極とをそれぞれ第１のワイヤで接続すると
共に、各中間電極とインナリードとをそれぞれ第２のワ
イヤで接続し、これらを合成樹脂等でパッケージしたも
のである。
【００１２】
【実施例】図１は本発明に係るリードフレームの製造方
法の一例を説明するための模式図である。図１の（ａ）
において、１は例えばアロイからなる厚さ１００〜１５
０μｍ程度のリードフレーム素材である。このリードフ
レーム素材１によりリードフレームを製造するには、先
ず、その一方の面（裏面）に図１の（ｂ）に示すように
インナリードの下面に達する大きさで、深さが板厚の少
なくとも２分の１に達する凹部２を、ホトリゾグラフィ
技術により形成する。ついで、図１の（ｃ）に示すよう
に、この凹部２に凹部２の形状及び大きさに整合するセ
ラミック基板の如き絶縁材料３を嵌合し、接着剤により
一体的に接着する。なお、凹部２にポリイミド樹脂の如
き絶縁材料を充填し、固化させてもよい。
法の一例を説明するための模式図である。図１の（ａ）
において、１は例えばアロイからなる厚さ１００〜１５
０μｍ程度のリードフレーム素材である。このリードフ
レーム素材１によりリードフレームを製造するには、先
ず、その一方の面（裏面）に図１の（ｂ）に示すように
インナリードの下面に達する大きさで、深さが板厚の少
なくとも２分の１に達する凹部２を、ホトリゾグラフィ
技術により形成する。ついで、図１の（ｃ）に示すよう
に、この凹部２に凹部２の形状及び大きさに整合するセ
ラミック基板の如き絶縁材料３を嵌合し、接着剤により
一体的に接着する。なお、凹部２にポリイミド樹脂の如
き絶縁材料を充填し、固化させてもよい。
【００１３】次に、例えば図３に示すような、中心部に
ダイパットを形成するための方形部４ａが設けられ、そ
の周囲にインナリードを形成するための多数の線状部５
ａが、また方形部４ａと線状部５ａとの間に中間電極を
形成するための多数の台状部６ａが設けられたマスク１
１を用い、リードフレーム素材１の他方の面（表面）に
ホトリゾグラフィ技術により、図１の（ｄ）に示すよう
にダイパッド４、インナリード５及びダイパッド４とイ
ンナリード５との間に中間電極６を形成すれば、リード
フレーム１０が完成する。このようにして製作したリー
ドフレームにおいては、中間電極６は絶縁材料３によっ
てダイパッド４とインナリード５と一体的に形成される
が、電気的にはこれらから独立して設けられている。
ダイパットを形成するための方形部４ａが設けられ、そ
の周囲にインナリードを形成するための多数の線状部５
ａが、また方形部４ａと線状部５ａとの間に中間電極を
形成するための多数の台状部６ａが設けられたマスク１
１を用い、リードフレーム素材１の他方の面（表面）に
ホトリゾグラフィ技術により、図１の（ｄ）に示すよう
にダイパッド４、インナリード５及びダイパッド４とイ
ンナリード５との間に中間電極６を形成すれば、リード
フレーム１０が完成する。このようにして製作したリー
ドフレームにおいては、中間電極６は絶縁材料３によっ
てダイパッド４とインナリード５と一体的に形成される
が、電気的にはこれらから独立して設けられている。
【００１４】上記のように構成したリードフレーム１０
は、図２に示すようにダイパッド４の上に半導体素子７
が搭載され、半導体素子７の電極と中間電極６とをそれ
ぞれワイヤ８で接続し、中間電極６とインナリード５と
をそれぞれワイヤ８ａで接続する。そして、図４に示す
ように、エポキシ樹脂の如き合成樹脂あるいはセラミッ
ク等でパッケージ１２すれば、半導体装置が完成する。
は、図２に示すようにダイパッド４の上に半導体素子７
が搭載され、半導体素子７の電極と中間電極６とをそれ
ぞれワイヤ８で接続し、中間電極６とインナリード５と
をそれぞれワイヤ８ａで接続する。そして、図４に示す
ように、エポキシ樹脂の如き合成樹脂あるいはセラミッ
ク等でパッケージ１２すれば、半導体装置が完成する。
【００１５】上記のようなリードフレーム１０を使用し
た半導体装置は、図９の従来装置のように基板１５等を
使用していないので、その高さは通常の半導体装置と変
りなく、またダイパッド４、インナリード５及び中間電
極６は凹部２のため薄くなっているが、凹部２には絶縁
材料３が固定又は充填されているので、強度が低下する
ことはない。
た半導体装置は、図９の従来装置のように基板１５等を
使用していないので、その高さは通常の半導体装置と変
りなく、またダイパッド４、インナリード５及び中間電
極６は凹部２のため薄くなっているが、凹部２には絶縁
材料３が固定又は充填されているので、強度が低下する
ことはない。
【００１６】また、ダイパッド４とインナリード５との
間に、インナリード５と同数の中間電極６を設けるため
には、中間電極６のピッチをインナリード５のピッチよ
り小さくしなければならないが、リードフレーム素材１
の板厚が厚いと中間電極６のピッチを小さくすることは
困難である。しかし、本実施例においては、リードフレ
ーム素材１に凹部２を設けることにより板厚が薄くなる
ので、中間電極６のピッチをインナリード５のピッチよ
り容易に小さくすることができる。
間に、インナリード５と同数の中間電極６を設けるため
には、中間電極６のピッチをインナリード５のピッチよ
り小さくしなければならないが、リードフレーム素材１
の板厚が厚いと中間電極６のピッチを小さくすることは
困難である。しかし、本実施例においては、リードフレ
ーム素材１に凹部２を設けることにより板厚が薄くなる
ので、中間電極６のピッチをインナリード５のピッチよ
り容易に小さくすることができる。
【００１７】図５は本発明の他の実施例の断面図である
。本実施例においてはリードフレーム素材１に複数段の
深さの凹部２を設け、ダイパッド４とインナリード５と
の間にそれぞれ複数個（図には２個の場合が示してある
）の中間電極６，６ａを設けたもので、半導体素子７の
電極と中間電極６とをワイヤ８で接続すると共に、中間
電極６，６ａをワイヤ８ａで接続し、中間電極６ａとイ
ンナリード５とをワイヤ８ｂで接続したものである。
。本実施例においてはリードフレーム素材１に複数段の
深さの凹部２を設け、ダイパッド４とインナリード５と
の間にそれぞれ複数個（図には２個の場合が示してある
）の中間電極６，６ａを設けたもので、半導体素子７の
電極と中間電極６とをワイヤ８で接続すると共に、中間
電極６，６ａをワイヤ８ａで接続し、中間電極６ａとイ
ンナリード５とをワイヤ８ｂで接続したものである。
【００１８】本実施例は、半導体素子７とインナリード
５間の距離Ｌが長い場合に特に有効で、中間電極６を３
個以上設けてもよい。なお、ダイパッド４とインナリー
ド５との間に複数個の中間電極６を設ける場合も、凹部
２は必ずしも複数段に形成する必要はなく、図１に示す
ような同じ深さのものでもよい。
５間の距離Ｌが長い場合に特に有効で、中間電極６を３
個以上設けてもよい。なお、ダイパッド４とインナリー
ド５との間に複数個の中間電極６を設ける場合も、凹部
２は必ずしも複数段に形成する必要はなく、図１に示す
ような同じ深さのものでもよい。
【００１９】図６は本発明に係るリードフレームの製造
方法の他の実施例を説明するための模式図である。本実
施例においてはリードフレーム素材１に凹部を設ける代
りに、図６の（ｂ）に示すようにその一方の面（裏面）
にセラミック基板の如き薄い絶縁板３ａを接着剤で貼付
け、図６の（ｃ）に示すように他方の面（表面）に図１
の（ｄ）の場合と同様にホトリゾグラフィ技術によりダ
イパッド４、インナリード５及び中間電極６を形成した
ものである。
方法の他の実施例を説明するための模式図である。本実
施例においてはリードフレーム素材１に凹部を設ける代
りに、図６の（ｂ）に示すようにその一方の面（裏面）
にセラミック基板の如き薄い絶縁板３ａを接着剤で貼付
け、図６の（ｃ）に示すように他方の面（表面）に図１
の（ｄ）の場合と同様にホトリゾグラフィ技術によりダ
イパッド４、インナリード５及び中間電極６を形成した
ものである。
【００２０】本実施例においては、半導体装置の高さは
絶縁板３ａの厚さ分だけ高くなるが、単に絶縁板３ａを
貼付けるだけなので、図９の従来装置に比べてコストを
低減することができる。
絶縁板３ａの厚さ分だけ高くなるが、単に絶縁板３ａを
貼付けるだけなので、図９の従来装置に比べてコストを
低減することができる。
【００２１】
【発明の効果】以上の説明から明らかなように、本発明
は、ダイパッドとインナリードとからなるリードフレー
ムにおいて、ダイパッドとインナリードとの間にこれら
と一体的にかつ独立した少なくとも１個の中間電極を設
けるようにしたので、次のような効果を得ることができ
る。
は、ダイパッドとインナリードとからなるリードフレー
ムにおいて、ダイパッドとインナリードとの間にこれら
と一体的にかつ独立した少なくとも１個の中間電極を設
けるようにしたので、次のような効果を得ることができ
る。
【００２２】（１）中間電極はリードフレームの加工時
にインナリードなどと同時に加工できるので、製作が容
易で従来装置に比べてコストを低減できる。
にインナリードなどと同時に加工できるので、製作が容
易で従来装置に比べてコストを低減できる。
【００２３】（２）半導体素子の電極とインナリードと
を中間電極を中継してワイヤで接続するようにしたので
、ボンデイング作業が容易になり、しかもそれぞれのワ
イヤは短かいので、パッケージの際にワイヤ流れを生ず
ることがなく、したがって隣接するワイヤとの間に短絡
事故が発生するおそれもない。
を中間電極を中継してワイヤで接続するようにしたので
、ボンデイング作業が容易になり、しかもそれぞれのワ
イヤは短かいので、パッケージの際にワイヤ流れを生ず
ることがなく、したがって隣接するワイヤとの間に短絡
事故が発生するおそれもない。
【００２４】（３）ダイパッドの上に基板などを貼付け
ないので、中間電極を設けたにもかかわらず、薄形化で
き、パッケージも通常の厚さにできるので、クラックが
生じるおそれもない。
ないので、中間電極を設けたにもかかわらず、薄形化で
き、パッケージも通常の厚さにできるので、クラックが
生じるおそれもない。
【図１】（ａ），（ｂ），（ｃ），（ｄ）は本発明に係
るリードフレームの製造方法の実施例の模式図である。
るリードフレームの製造方法の実施例の模式図である。
【図２】図１によって製造したリードフレームに半導体
素子を搭載した状態を示す模式図である。
素子を搭載した状態を示す模式図である。
【図３】本発明の製造方法に使用するマスクの実施例の
平面図である。
平面図である。
【図４】本発明に係るリードフレームを使用した半導体
装置の断面図である。
装置の断面図である。
【図５】本発明の他の実施例の断面図である。
【図６】（ａ），（ｂ），（ｃ）は本発明に係るリード
フレームの製造方法の他の実施例の模式図である。
フレームの製造方法の他の実施例の模式図である。
【図７】図５によって製造したリードフレームに半導体
素子を搭載した状態を示す模式図である。
素子を搭載した状態を示す模式図である。
【図８】半導体素子とインナリードとの関係を示す模式
図である。
図である。
【図９】従来の多ピン形半導体装置の一例を示す模式図
である。
である。
【図１０】（ａ），（ｂ），（ｃ）は図８の基板の製造
方法の一例を示す模式図である。
方法の一例を示す模式図である。
１ リードフレーム素材
２ 凹部
３ 絶縁材料
３ａ 絶縁板
４ ダイパッド
５ インナリード
６ 中間電極
７ 半導体素子
８，８ａ，８ｂ ワイヤ
１０ リードフレーム
１１ マスク
１２ パッケージ
Claims (4)
- 【請求項１】 半導体素子が搭載されるダイパッドと
、ワイヤにより前記半導体素子の電極とそれぞれ接続さ
れる多数のインナリードとからなるリードフレームにお
いて、前記ダイパッドとインナリードとの間に、各イン
ナリードに対応した中間電極を備えたことを特徴とする
リードフレーム。 - 【請求項２】 リードフレーム素材の一方の面に凹部
を設けて該凹部内に絶縁材料を取付け、他方の面に前記
絶縁材料に対向してホトリゾグラフィ技術によりダイパ
ッド、インナリードおよび前記ダイパッドとインナリー
ドとの間に各インナリードに対応した中間電極を形成す
ることを特徴とするリードフレームの製造方法。 - 【請求項３】 リードフレーム素材の一方の面に絶縁
板を貼付け、他方の面に前記絶縁板に対向してホトリゾ
グラフィ技術によりダイパッド、インナリード及び前記
ダイパッドとインナリードとの間に各インナリードに対
応した中間電極を形成することを特徴とするリードフレ
ームの製造方法。 - 【請求項４】 ダイパッドと、インナリード及びこれ
らの間に各インナリードとそれぞれ対応した中間電極を
備えたリードフレームを有し、前記ダイパッドの上に半
導体素子を搭載してその各電極と前記中間電極とを第１
のワイヤでそれぞれ接続すると共に、前記中間電極とイ
ンナリードとを第２のワイヤでそれぞれ接続し、これら
を合成樹脂等でパッケージしたことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4683391A JPH04283952A (ja) | 1991-03-12 | 1991-03-12 | リードフレーム及びその製造方法並びに半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4683391A JPH04283952A (ja) | 1991-03-12 | 1991-03-12 | リードフレーム及びその製造方法並びに半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04283952A true JPH04283952A (ja) | 1992-10-08 |
Family
ID=12758338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4683391A Pending JPH04283952A (ja) | 1991-03-12 | 1991-03-12 | リードフレーム及びその製造方法並びに半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04283952A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010161320A (ja) * | 2009-01-09 | 2010-07-22 | Mitsui High Tec Inc | 半導体装置及びその製造方法 |
-
1991
- 1991-03-12 JP JP4683391A patent/JPH04283952A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010161320A (ja) * | 2009-01-09 | 2010-07-22 | Mitsui High Tec Inc | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| US6545366B2 (en) | Multiple chip package semiconductor device | |
| US8341828B2 (en) | Thin foil semiconductor package | |
| US5869905A (en) | Molded packaging for semiconductor device and method of manufacturing the same | |
| US20070059863A1 (en) | Method of manufacturing quad flat non-leaded semiconductor package | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| US7163846B2 (en) | Method for manufacturing circuit devices | |
| JP2936769B2 (ja) | 半導体装置用リードフレーム | |
| JPH04283952A (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
| JP2982703B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2745628B2 (ja) | 樹脂封止型半導体装置 | |
| JPH06821Y2 (ja) | 半導体装置の実装構造 | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| JPS61241954A (ja) | 半導体装置 | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| JPS63255954A (ja) | 混成集積回路装置 | |
| JPS5998544A (ja) | 半導体装置およびその製造方法 | |
| JP2001127207A (ja) | 半導体素子搭載用基板およびその製造方法並びに半導体装置 | |
| JPH02275655A (ja) | 混成集積回路 | |
| TW201025463A (en) | Manufacturing process of a leadless semiconductor package process and its structure | |
| JP2003282806A (ja) | リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法 | |
| JP2006351835A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH02303056A (ja) | 半導体集積回路の製造方法 |