JP2013115282A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2013115282A
JP2013115282A JP2011261185A JP2011261185A JP2013115282A JP 2013115282 A JP2013115282 A JP 2013115282A JP 2011261185 A JP2011261185 A JP 2011261185A JP 2011261185 A JP2011261185 A JP 2011261185A JP 2013115282 A JP2013115282 A JP 2013115282A
Authority
JP
Japan
Prior art keywords
solder
semiconductor device
lead
volatile metal
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011261185A
Other languages
English (en)
Other versions
JP5930680B2 (ja
Inventor
Takuto Yamaguchi
拓人 山口
Yasushi Ikeda
靖 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2011261185A priority Critical patent/JP5930680B2/ja
Priority to PCT/JP2012/078775 priority patent/WO2013080759A1/ja
Priority to US14/361,653 priority patent/US9184115B2/en
Publication of JP2013115282A publication Critical patent/JP2013115282A/ja
Application granted granted Critical
Publication of JP5930680B2 publication Critical patent/JP5930680B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

【課題】
半導体素子と基板がはんだで接合され、樹脂でモールドされる半導体装置の信頼性を高めることを目的とする。
【解決手段】
はんだ材１０６に易揮発金属（Zn、Mg、Sb）を含むはんだを用い、半導体素子１０４とリードフレーム１０２を接合し、ワイヤボンディングを実施した後、真空加熱処理を加え、はんだ中の易揮発金属を揮発させ、基板表面に付着してリードフレームとの合金１０３を形成させることで、基板表面を粗化し、封止樹脂１０１と基板の密着力を向上させる。
【選択図】図２

Description

本発明は、半導体装置およびその製造方法に関する。
現在、家電からインフラまで、様々な製品にパワー半導体が用いられている。図４に半導体パッケージの一例を示す。半導体パッケージ10bは、半導体素子104とリードフレーム102などの基板がPbとSnから成るはんだ106で接合され、ワイヤー107による配線の後、全体を樹脂101で覆うプロセスで製造されることが多い。近年、環境への懸念から、Pbを含まないはんだを用いることが必要となっており、Pbフリーはんだの開発が推し進められている。Pbはんだに代わる代替材料としては、Bi系、Au系、Ag系、Zn系のはんだが検討されている。
一方、半導体パッケージは、例えば、車載用の危機に用いられる場合、エンジンルームやオンエンジンなど、従来の車室内よりも過酷な環境に置かれるようになっている。つまり、高温、高湿度、高振動な環境において、より長時間、性能を維持する高信頼な製品が求められている。
半導体パッケージの信頼性は、各種接合部の寿命が重要であるが、リードフレームとモールド樹脂との密着性に律速していることが多い。例えば、信頼性が不十分な半導体パッケージを用いた場合、高温高湿下で長期間の使用に伴い、リードフレームとモールド樹脂との接合界面において、その密着が劣化し、リードフレームと樹脂間が剥離する。この剥離により、半導体素子のはんだ付け部に過度な熱応力が発生することで、はんだのき裂進展が加速したり、剥離部から水分が浸入し、はんだや素子を腐食させることにより、半導体パッケージが本来あるべき寿命よりも短時間で故障する。従って、リードフレームと樹脂との密着を改善することが、製品寿命を向上させる上で重要になっている。
特開2008-187045号公報 特開2007-266562号公報
樹脂と金属との密着性を向上させるためには、金属表面を粗化させる方法がある。例えば、特許文献1では、リードフレーム壁面を粗化することで、樹脂とリードフレームの密着性を向上させている。この方法では、リードフレーム上面は粗化することができず、上面の密着力が不十分となる。上面を粗化させたとしても、その後上面にNiなどのめっきを施す場合は、再び平坦な表面となってしまう。また、はんだ付け以前の工程で、リードフレーム表面を粗化する方法の場合、はんだの濡れ性を悪化させるため、適切ではない。
また、特許文献2では、有機化合物を塗布することで樹脂とリードフレームの密着向上を図っている。しかし、例えば、その後の工程で、めっきをつけるリード最先端部など、化合物をつけたくない部位にも有機化合物が付着してしまうという問題がある。狙いの部位だけに有機化合物を塗布することは、プロセスが煩雑となり、コスト上昇要因となる。
本発明の課題は、低コストで、リードフレーム表面の粗度を上げ、リードフレームと樹脂の密着性および半導体パッケージの信頼性を向上させる手法を提供することである。
上記課題を解決するために、例えば特許請求の範囲に記載の構成を採用する。本願は上記課題を解決する手段を複数含んでいるが、その一例を挙げるならば、リードの封止樹脂と接続される部分に、リードに含まれる金属と易揮発金属との合金を形成して、リード表面を粗くして封止樹脂との密着性を向上させることを特徴とする。
本発明によれば、安価で生産性に優れ、且つ信頼性の高い樹脂封止型半導体装置を提供することができる。
本発明の実施例にかかる半導体パッケージのリードフレーム表面に易揮発金属と基板の合金層を形成し、表面を粗化したのち、樹脂を硬化、接着した、高信頼構造の断面組織の例である。 本発明の実施例にかかる半導体パッケージのリードフレーム上面に粗化合金層を形成した高信頼半導体パッケージの断面図例である。 従来の半導体パッケージの断面組織の例である。 従来の半導体パッケージの断面図例である。 本発明の実施例にかかるリードフレーム上面に易揮発金属を含む追加はんだを設置する場合の、上面図例である。 実施例１に示す、本発明の半導体パッケージの信頼性評価結果と比較例である。 実施例２に示す、本発明の半導体パッケージの信頼性評価結果と比較例である。 実施例３に示す、本発明の半導体パッケージの信頼性評価結果と比較例である。
我々は、易揮発金属を含むはんだを利用し、樹脂とリードフレームの密着を改善する方法を考えた。はんだとして適用可能な金属の中で、Zn、Mg、Sbは蒸気圧が高い金属である。つまり、真空中で加熱することで、揮発しやすいという特徴を持っている。この特徴を利用し、例えば、半導体素子を基板に固定するはんだとして、Zn、Mg、Sbを含むはんだを選定し、ダイボンディングおよびワイヤボンディング後に、真空中で加熱処理することで、はんだ中のZn、Mg、Sbをダイボンド部周辺のリードフレームに飛ばし、付着させることができ、これによりリードフレームを粗化させることを見出した。本処理を施した後、樹脂モールドをすると、粗化されたリードフレームと樹脂がよく密着し、耐湿性および接合信頼性が改善することができる。
一般的な、半導体装置の製造方法について、図４を例にして、説明する。先ず、ダイボンダーによりダイボンディング、つまり基板102に半導体素子104を搭載する。この工程では、Cuや42Alloy、Alなどの金属からなり、NiやNi/Agなどのメッキが施されたリードフレーム、もしくは、セラミックスにCuやAlなどの金属板が貼りつけられたDBC基板などのセラミック基板を、加熱されたヒートブロック上を流しながら、ワイヤーやリボン、シート状に加工したはんだ、もしくは溶融したはんだを所定の場所に供給する。供給したはんだは、スパンクと呼ばれる工程において、叩き広げられ、搭載するチップサイズ以上に濡れ広がる。濡れ広がったはんだ106上にチップ104をマウント（ダイボンド）する。これらの工程は、窒素ガスや水素還元ガス中で行われることが多い。その後、大気中で、CuやAlなどの金属からなるワイヤ107（リボン形状の場合もある）により、チップ104上面の電極105と基板102の外部端子などを接合し、トランスファーモールド法などにより樹脂101を流しこみ、硬化させ、パッケージ10bとする。この製造方法において、リードフレーム上のはんだが加熱されている時間は5min程度である。
本工程において、リードフレーム102の上面は、図３に示すように、平坦であり、樹脂とリードフレームの接合力は十分には強くない。従って、通常の使用条件よりも過酷な条件を課す信頼性試験で、剥離してしまうことがある。
上記の半導体装置の製造方法において、我々は、易揮発金属（Zn、Mg、Sb）を含有するはんだを用いることとした。易揮発金属を含むはんだ用いたとしても、従来の上記方法で半導体装置を製造すると、チップ周辺部にはんだがはみ出すことになるが、リードフレーム上面を全て覆い尽くす状態にはならない。なぜならば、大気圧雰囲気で、かつ、加熱時間が短時間であるためである。また、リードフレーム102上面には、はんだを外にはみ出させないため、且つ、樹脂の機械的密着を向上させるため、溝1021が掘ってあることが多いためである。従って、リードフレーム102上面の周辺部および壁面においては、金属部材がそのまま露出した状態となっている。また、チップからはみ出したはんだも表面はなだらかな状態となっている。このような状態で、ダイボンディング及びワイヤボンディングの後、樹脂モールドをしたとしても、リードフレームと樹脂の密着の向上することはない。
そこで、上記方法で基板に半導体素子をダイボンドし、ワイヤないしリボンボンディングをする工程まで経た半導体装置を、真空加熱炉に入れ、1000Pa以下の雰囲気、100℃以上の温度で加熱する。図２に本発明における半導体パッケージの例を示す。この工程を加えることで、チップ周辺にはみ出した易揮発金属を含むはんだから易揮発金属が揮発し、はんだ近傍から周辺に向かって徐々に易揮発が付着していく。周辺とはつまり、リードフレームの場合であれば、リードフレーム上面ではんだが付着していなかった部位や、リードフレーム壁面、リードフレーム上面の溝の内部、リードフレーム裏面である。DBCなどのセラミック基板の場合であれば、金属配線表面やその壁面である。
易揮発金属が周辺部位に付着したとき、易揮発金属と基板表面の金属が反応し、合金化する。例えば、易揮発金属がZnで、基板表面がNiであれば、Zn-Ni合金が生成され、基板表面がCuであれば、Zn-Cu合金が生成する。
この易揮発金属と基板表面との間で合金が形成する際、金属表面にナノオーダーの凹凸が形成され、もとの金属表面よりも粗度が大きくなることを見だした。図２に示すように、リードフレーム102の上面などに表面粗化層103が形成される。この工程を経て、樹脂をモールドすることで、凹凸による機械的なアンカー効果および化学的な接合力の向上により、樹脂と基板との密着強度が上昇する。図１に示す例では、基板再表面から300nm程度の厚さのZn合金層が形成され、その表面に100nm程の凹凸が形成され、樹脂との接触面積が増大していることがわかる。さらに、チップからはみ出した部位のはんだ表面から易揮発金属が抜けることで、はみ出した部分のはんだ表面の粗度も大きくなり、樹脂とはんだの密着度も向上する。
はんだに含まれるZn、Mg、Sbの含有量については、どのような含有量であっても、揮発現象が起こるが、基板上面の全域を粗化させ、本発明の効果を発揮させるためには、はんだ中に5wt.%以上含まれることが望ましい。
真空加熱処理の条件については、真空度が高いほど、温度が高いほど、短時間で広範囲の粗化が可能である。温度については、はんだの融点以上に上げてもよいが、その場合、溶けたはんだとリードフレームの反応が加速し、信頼性に影響する可能性があるため、注意が必要である。
本発明の方法によれば、樹脂と基板との密着を向上させるために、ダイボンドに用いたはんだ中のZn、Mg、Sbを、表面粗化材としても二次利用する形を取るため、別材料を新たに導入する必要がない。さらに、真空加熱工程が増えるが、一度に多量の基板を処理することができ、コスト上昇は最小限に抑えることができる。
ダイボンド前に基板を粗化する方法では、はんだの濡れ性が低下し、ダイボンドで欠陥が生じてしまうが、本方式では、ダイボンド後の処理であるため、はんだの濡れ性などを気にする必要がないというメリットもある。また、ダイボンドと同時、すなわち真空中でダイボンドを行ってもよい。
なお、本加熱処理工程は、ワイヤボンド工程前に行ってもよいが、その場合、処理温度・時間・真空度によっては、ワイヤボンドされるチップ上面の電極膜やリード上面が合金化したところにボンディングすることになるため、ボンディング条件の見直しなどが必要となる。
上記方法では、はんだに易揮発金属（Zn、Mg、Sb）を含む材料を選択し、ダイボンドに使うはんだを、表面粗化にも二次利用する場合について説明した。一方、易揮発金属を含まないはんだを用いる場合においても、金属表面を粗化させることが可能である。例えば、図５に示すように、易揮発金属を含まないはんだ106を用いてダイボンディングした後、易揮発金属を含むはんだ108を、基板の一部に供給すれば良い。例えば、ダイボンド終了後のワイヤボンドの工程の前後において、易揮発金属を含むワイヤを用意し、リードフレームの上面周辺部などにワイヤをボンディングする方法がある。または、溶融した易揮発金属を含む合金をディスペンサーで、上面周辺部位に供給しても良い。このように、はんだ106に易揮発金属を含まない場合でも、その周辺に余分に易揮発金属108を供給する方法を取ることができる。そのように作製した基板に対して、その後真空加熱処理工程を加えることで、易揮発金属が周辺部に揮発し、周辺の金属表面を粗化103させることができる。このような方法の場合、易揮発金属は微小量を供給するだけで十分であり、また、Zn、Mg、Sbは安い金属であるため、大幅なコスト上昇とはならない。余分に供給した易揮発金属は、樹脂モールド後も内部に残存するが、微量であるため、信頼性に影響しない。
また、上述した、基板周辺部に余分に易揮発金属を供給する方法は、真空加熱処理の短時間化にも効果的である。例えば、素子の面積よりも基板の面積が大幅に大きい場合、半導体素子を接合するはんだに易揮発金属を用いたとしても、基板前面に揮発金属を付着させるには、長時間の加熱が必要となり、生産性の低下や、はんだ接合部の劣化に繋がる可能性がある。そのような場合でも、基板上面の半導体素子を搭載しない部位に、余分に易揮発金属を含むはんだを多点的に供給することができる。基板への半導体素子供給前に、はんだの供給箇所を増やすだけで、ほとんど工程を増やさずに対応できる。
以下に示す実施例は、本発明の効果を検討するため、半導体装置の製造を行い、プレッシャークッカー試験により、樹脂と基板の剥離の有無を調べたものである。
半導体装置は、NiめっきCuリードフレームを用い、はんだは、Zn-Alはんだ、Zn-Al-Mgはんだ、Sn-Sbはんだ、Zn-Snはんだを用いた。ダイボンダーを用い、大気中で各はんだでSiチップを接合し、ワイヤボンダーによりワイヤを接合した。ワイヤまで接合したところで、高温真空炉に投入し、各はんだの融点以下の温度、1000Pa以下の真空度で、30min加熱した。
そののち、樹脂で全体をモールドし、半導体装置を製造した。比較として、真空加熱処理をしない通常の半導体装置、および真空加熱処理を施すが、Zn、Mg、Sbを含まない、Sn-Cuはんだを用いた半導体装置を製造した。
図６に各サンプルを121℃×100hのプレッシャークッカー試験に供した後、断面観察により、樹脂の剥離の有無を評価した結果を示す。その結果、Zn、Mg、Sbを含み、真空加熱処理を施したものは、何れも、プレッシャークッカー試験にて樹脂と基板の剥離が見られず、信頼性が高いことがわかった。基板と樹脂界面には、Zn-Ni、Zn-Mg-Ni、Ni-Sb系の合金および表面凹凸が形成されており、化学的および機械的に樹脂と基板の密着力が向上した効果が得られていると考えられる。
一方、真空加熱処理をしなかったサンプルおよび、処理を加えたが、Zn、Mg、Sbを含まないはんだを用いたサンプルについては、プレッシャークッカー試験後に、樹脂と基板が剥離していた。
以上の結果より、Zn、Mg、Sbを含有するはんだを用い、真空加熱処理を施すことで、半導体装置の寿命が向上することがわかった。
本実施例は、はんだにZn、Mg、Sbを用いないが、チップの周囲に、Zn、Mg、Sbを含む合金もしくは単体を供給し、真空加熱処理を実施した例である。
NiめっきCuリードフレームにSiチップをSn-Ag-Cuはんだで接合した。続いて、ダイボンダーにより、チップの四角にZn-Alはんだ、Zn-Al-Mgはんだ、Sn-Sbはんだ、Zn-Snはんだを供給し、その後、ワイヤボンドを行った。さらに、真空加熱処理を施し、樹脂モールドし、半導体装置を製造した。供給するZn、Mg、Sbを含むはんだの量は、揮発する量に対して十分に多量になってしまうため、チップの四角には供給したはんだがそのまま残存する。
上記半導体装置に対して、プレッシャークッカー試験（121℃×100h）を実施し評価した結果を図７に示す。基板と樹脂の剥離が見られなかった。
以上の結果より、チップの接合に、Zn、Mg、Sbを含まないはんだを用いたとしても、チップの周囲にZn、Mg、Sbを含む合金ないし単体を供給することで、樹脂と基板の密着性を改善し、半導体装置の信頼性を向上できることがわかった。
本実施例は、基板上に、はんだをシート形状で供給し、チップ、おもりを載せ、真空加熱炉で接合するタイプの半導体装置の製造方法において、チップを接合するはんだにZn、Mg、Sbを含むはんだを用い、チップの周囲にZn、Mg、Sbを含む、ダミーはんだシートを供給する例である。表面粗化は、チップを接合するはんだのZn、Mg、Sbだけでも可能であるが、ダミーはんだシートを用いることで、より短時間での粗化完了を狙ったものである。また、予めダミーはんだシートを載せたまま、チップの接合を行うので、余分な工程が増えないメリットがある。
真空加熱炉でダイボンドする場合、はんだ中のボイドを軽減させるため、融点以上の温度域で、真空引きする工程を取る場合がある。しかし、その時間は短時間であり、Zn、Mg、Sbを含むはんだを用いたとしても、基板上面を十分に粗化させることはできない。また、そこで、ボイドを軽減するために真空引きし、大気圧に戻し、その後、融点以下の温度まで下げ、さらに真空雰囲気とした。これにより、Zn、Mg、Sbを十分に揮発させ、基板上面を十分に粗化させることができ、かつ、はんだと基板の拡散反応を最低限に抑えることができた。また、ダミーはんだシートにより、より短時間で真空加熱処理を終えることができた。その後、ワイヤボンディングおよび樹脂モールドを施し、半導体装置を製造した。
本方式で作製した半導体装置に対して、プレッシャークッカー試験（121℃×100h）を実施した結果を図８に示す。チップを接合するはんだに易揮発金属を含むかどうかにかかわらず、易揮発金属を含むダミーはんだシートを設置することで、短時間で、粗化処理が可能であり、プレッシャークッカー試験後も基板と樹脂の剥離が見られなかった。
以上の結果より、はんだシートとチップを重ねて加熱し、接合するタイプの半導体装置においても、ダミーはんだシートを設置しておき、また、はんだ接合後に融点以下の温度で再度真空引きすることで、基板上面を短時間で粗化し、高信頼化することができた。
以上、本発明者によってなされた発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、易揮発金属を含むはんだとして、Zn-Al、Zn-Al-Mg、Sn-Sb、Zn-Snを例としたが、その他、Zn-Al-Cu、Zn-Al-In、Sn-Mg、Bi-Zn、Bi-Sb、Bi-Mgなど、Zn、Sb、Mgを含むはんだであれば、本発明の効果が得られる。
10a：高信頼半導体パッケージ、10b：既存半導体パッケージ、101：樹脂、102：リードフレーム、1021：溝、103：粗化合金層、104：半導体素子、105：電極、106：はんだ、107：ワイヤ、108：追加はんだ（ダミーはんだ）。

Claims (11)

  1. リードに、はんだを用いて半導体素子を接続する接続工程と、
    減圧雰囲気下で、易揮発金属を蒸発させ、前記リードの表面に、当該易揮発金属とリードに含まれる金属との合金を形成する合金形成工程と、
    前記半導体素子及び前記合金が形成されたリードを、樹脂封止する封止工程と、
    を有する半導体装置の製造方法。
  2. 請求項１において、
    前記合金形成工程は、前記接続工程と同時または後に行われることを特徴とする半導体装置の製造方法。
  3. 請求項２において、
    前記リードにはんだ接続された半導体素子に、ワイヤまたはリボンをボンディングするボンディング工程を有し、
    前記合金形成工程は、前記ボンディング工程より後に行われることを特徴とする半導体装置の製造方法。
  4. 請求項１乃至３のいずれかにおいて、
    前記蒸発させる易揮発性金属は、前記半導体素子を接続するはんだに含まれている易揮発性金属を用いることを特徴とする半導体装置の製造方法。
  5. 請求項４において、
    前記接続に用いるはんだには、前記易揮発金属が５wt.%以上含まれることを特徴とする半導体装置の製造方法。
  6. 請求項１乃至３のいずれかにおいて、
    前記易揮発性金属は、前記半導体素子を接続するはんだとは別に供給されることを特徴とする半導体装置の製造方法。
  7. 請求項１乃至６のいずれかにおいて、
    前記易揮発金属は、Zn、Mg、Sbのうち、何れか１種類以上を含むことを特徴とする半導体装置の製造方法。
  8. リードと、
    半導体素子と、
    前記リードを半導体素子とを接続するはんだと、
    前記リード、はんだ及び半導体素子とを備えた半導体装置において、
    前記リードと前記封止樹脂との間に、易揮発金属と前記リードとの合金を備えたことを特徴とする半導体装置。
  9. 請求項８において、
    前記合金を形成する易揮発金属は、Zn、Mg、Sbのうち、何れか１種類以上を含み、前記はんだに含まれる元素と同一の元素であることを特徴とする半導体装置。
  10. 請求項８または９において、
    前記リードとはんだとの間には、前記合金が形成されていないことを特徴とする半導体装置。
  11. 請求項８乃至１０のいずれかにおいて、
    前記リードの前記封止樹脂と接続される領域は、前記はんだに接続される領域よりも、表面粗さが大きいことを特徴とする半導体装置。
JP2011261185A 2011-11-30 2011-11-30 半導体装置およびその製造方法 Expired - Fee Related JP5930680B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011261185A JP5930680B2 (ja) 2011-11-30 2011-11-30 半導体装置およびその製造方法
PCT/JP2012/078775 WO2013080759A1 (ja) 2011-11-30 2012-11-07 半導体装置およびその製造方法
US14/361,653 US9184115B2 (en) 2011-11-30 2012-11-07 Semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011261185A JP5930680B2 (ja) 2011-11-30 2011-11-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2013115282A true JP2013115282A (ja) 2013-06-10
JP5930680B2 JP5930680B2 (ja) 2016-06-08

Family

ID=48535226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011261185A Expired - Fee Related JP5930680B2 (ja) 2011-11-30 2011-11-30 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US9184115B2 (ja)
JP (1) JP5930680B2 (ja)
WO (1) WO2013080759A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017199647A1 (ja) * 2016-05-16 2017-11-23 株式会社デンソー 電子装置
JP2018096812A (ja) * 2016-12-13 2018-06-21 株式会社東海理化電機製作所 半導体パッケージ及びその検査方法
JP2020017582A (ja) * 2018-07-24 2020-01-30 トヨタ自動車株式会社 半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5897062B2 (ja) * 2014-05-08 2016-03-30 三菱電機株式会社 圧縮機用電動機及び圧縮機及び冷凍サイクル装置及び圧縮機用電動機の製造方法
JP6721346B2 (ja) 2016-01-27 2020-07-15 ローム株式会社 半導体装置
TWM549451U (zh) * 2017-05-09 2017-09-21 Taiwan Semiconductor Co Ltd 具有封裝體卡固結構之晶片封裝元件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60218863A (ja) * 1984-04-13 1985-11-01 Furukawa Electric Co Ltd:The 半導体リ−ドフレ−ム
JP2006035310A (ja) * 2004-06-24 2006-02-09 Sumitomo Metal Mining Co Ltd 無鉛はんだ合金
JP2006255784A (ja) * 2004-11-24 2006-09-28 Nittetsu Micro Metal:Kk 無鉛ハンダ合金

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW457674B (en) * 1999-03-15 2001-10-01 Texas Instruments Inc Aluminum leadframes for semiconductor devices and method of fabrication
WO2000062341A1 (fr) * 1999-04-08 2000-10-19 Shinko Electric Industries Co., Ltd. Grille de connexion pour dispositif semi-conducteur
JP4330357B2 (ja) 2003-03-06 2009-09-16 三洋電機株式会社 半導体装置の製造方法
JP4343117B2 (ja) * 2005-01-07 2009-10-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2007266562A (ja) 2006-03-03 2007-10-11 Matsushita Electric Ind Co Ltd 配線部材、樹脂付金属部品及び樹脂封止半導体装置、並びにこれらの製造方法
JP4390799B2 (ja) * 2006-11-21 2009-12-24 株式会社日立製作所 接続材料、接続材料の製造方法、および半導体装置
JP2008187045A (ja) 2007-01-30 2008-08-14 Matsushita Electric Ind Co Ltd 半導体装置用リードフレームとその製造方法、半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60218863A (ja) * 1984-04-13 1985-11-01 Furukawa Electric Co Ltd:The 半導体リ−ドフレ−ム
JP2006035310A (ja) * 2004-06-24 2006-02-09 Sumitomo Metal Mining Co Ltd 無鉛はんだ合金
JP2006255784A (ja) * 2004-11-24 2006-09-28 Nittetsu Micro Metal:Kk 無鉛ハンダ合金

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017199647A1 (ja) * 2016-05-16 2017-11-23 株式会社デンソー 電子装置
JP2017208385A (ja) * 2016-05-16 2017-11-24 株式会社デンソー 電子装置
JP2018096812A (ja) * 2016-12-13 2018-06-21 株式会社東海理化電機製作所 半導体パッケージ及びその検査方法
JP2020017582A (ja) * 2018-07-24 2020-01-30 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP5930680B2 (ja) 2016-06-08
US9184115B2 (en) 2015-11-10
US20140327121A1 (en) 2014-11-06
WO2013080759A1 (ja) 2013-06-06

Similar Documents

Publication Publication Date Title
JP5930680B2 (ja) 半導体装置およびその製造方法
US9847280B2 (en) Method for manufacturing semiconductor device
US7608485B2 (en) Highly reliable, cost effective and thermally enhanced AuSn die-attach technology
US7682875B2 (en) Method for fabricating a module including a sintered joint
TW200829361A (en) Connecting material, method for manufacturing connecting material, and semiconductor device
TW200845351A (en) Semiconductor device, leadframe and manufacturing method of semiconductor device
TWI627684B (zh) 半導體裝置之製造方法及半導體裝置
KR100685160B1 (ko) 반도체 디바이스에 몰딩 화합물의 접착을 강화하기 위한코팅
JP2007158327A (ja) スズメッキ又はスズメッキから形成された金属間層を備えるリードフレーム
JP2009290007A (ja) 接合体、半導体装置および接合体の製造方法
KR20050085143A (ko) 구리 백메탈 구조를 갖는 얇은 ＧａＡｓ 다이
JP5691831B2 (ja) 半導体装置およびその製造方法
JP2011054607A (ja) 樹脂封止型半導体装置およびその製造方法
JPH10163401A (ja) リードフレーム、半導体パッケージ及び半導体パッケージの製造方法
JP2007059485A (ja) 半導体装置、基板及び半導体装置の製造方法
US20020113322A1 (en) Semiconductor device and method to produce the same
CN102403437A (zh) 半导体发光元件搭载用基板以及使用其的半导体发光装置
JP6780398B2 (ja) 樹脂封止パワーモジュールの製造方法
TWI231019B (en) Lead frame and manufacturing method thereof and a semiconductor device
US9530719B2 (en) Direct die solder of gallium arsenide integrated circuit dies and methods of manufacturing gallium arsenide wafers
EP3751603A3 (en) Semiconductor package with a heat sink bonded to a semiconductor chip with a bonding layer and to a molding material with a thermal interface material
JP2003068959A (ja) 半導体装置
JP4247323B2 (ja) 半導体デバイスを導電プレートにボンディングする方法
TWI476883B (zh) 焊料、接點結構及接點結構的製作方法
JPH06177290A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160426

R151 Written notification of patent or utility model registration

Ref document number: 5930680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees