KR100685160B1 - 반도체 디바이스에 몰딩 화합물의 접착을 강화하기 위한코팅 - Google Patents

반도체 디바이스에 몰딩 화합물의 접착을 강화하기 위한코팅 Download PDF

Info

Publication number
KR100685160B1
KR100685160B1 KR1020050126947A KR20050126947A KR100685160B1 KR 100685160 B1 KR100685160 B1 KR 100685160B1 KR 1020050126947 A KR1020050126947 A KR 1020050126947A KR 20050126947 A KR20050126947 A KR 20050126947A KR 100685160 B1 KR100685160 B1 KR 100685160B1
Authority
KR
South Korea
Prior art keywords
polymer
semiconductor device
coating
primer
lead frame
Prior art date
Application number
KR1020050126947A
Other languages
English (en)
Other versions
KR20060072068A (ko
Inventor
지안싱 리
치 추엔 차우
엔가이 킨 추이
데밍 리우
이유 파이 콴
Original Assignee
에이에스엠 어쌤블리 오토메이션 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 어쌤블리 오토메이션 리미티드 filed Critical 에이에스엠 어쌤블리 오토메이션 리미티드
Publication of KR20060072068A publication Critical patent/KR20060072068A/ko
Application granted granted Critical
Publication of KR100685160B1 publication Critical patent/KR100685160B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Abstract

본 발명은 반도체 디바이스를 몰딩하기 전에 반도체 디바이스를 중합체 프라이머로 코팅함으로써, 리드 프레임과 같은 캐리어 상에 부착된 반도체 칩을 포함하는 반도체 디바이스 및 몰딩 화합물 사이의 접착을 강화하기 위한 방법에 관한 것이다. 이러한 코팅은 반도체 디바이스에 중합체 용액을 담그고(dipping), 적시거나(dripping) 또는 스프레이(spraying)함으로써 수행될 수 있다.
반도체 디바이스, 중합체 프라이머, 캐리어, 몰딩 화합물

Description

반도체 디바이스에 몰딩 화합물의 접착을 강화하기 위한 코팅{COATING FOR ENHANCING ADHESION OF MOLDING COMPOUND TO SEMICONDUCTOR DEVICES}
도 1은 와이어-접착된 리드 프레임 조립체의 평면도.
도 2는 본 발명의 바람직한 실시예에 따른 중합체 프라이머의 응용을 포함하는 패키징 프로세스의 개요를 도시한 도면.
*도면의 주요부분에 대한 부호의 설명*
10: 리드 프레임 11: 리드
15: 다이 부착 패드 17: IC 칩
본 발명은 전자 디바이스들의 패키징에 관한 것이며, 특히 다른 기판들 또는 리드 프레임들과 같은 캐리어들과 함께 집적회로 칩을 포함하는 전자 디바이스들의 캡슐화(encapsulation)에 관한 것이다.
웨이퍼 제조후에, 반도체 칩들 또는 집적회로(IC) 칩들은 궁극적 활용을 위하여 준비될 여러 단계들을 거쳐야 한다. 검사 및 단일화후에, 개별 IC 칩들은 픽업되고 리드 프레임들과 같은 캐리어들에 부착된다. 그 다음에, IC 칩들 상의 각각의 도전성 패드들은 미세 도전성 와이어들을 통해 리드 프레임들의 내부 리드들에 접속되어 와이어-접착된 리드 프레임 조립체들을 형성한다. 그 후에, 와이어-접착된 리드 프레임 조립체는 플라스틱 몰딩 화합물로 캡슐화될 것이며, 캡슐화된 리드 프레임 조립체는 그들이 활용하기 위하여 다른 디바이스들에 장착되기 전에 더 많이 다듬어지고(trim) 표시되어 검사될 것이다.
전자 디바이스들 또는 IC 칩들을 캡슐화하기 위하여 일반적으로 사용되는 캡슐제(encapsulant)는 80 중량%까지 충전제들을 가진 에폭시 및 실리콘 플라스틱 화합물들을 포함하는 플라스틱 화합물들이다. 플라스틱 몰딩 화합물은 4개의 기본 기능들, 즉 (1) 칩을 이용할 외부 컴포넌트 시스템과 칩들 상의 집적회로를 전기적으로 접속하는 리드 시스템을 물리적으로 지원하는 기능, (2) IC 칩들을 오염, 부식, 기계적 손상 또는 파손으로부터 보호하는 기능, (3) IC 칩들의 성능을 간섭하는 습기, 먼지 및 가스들과 같은 환경 위험들로부터 칩들을 화학적으로 보호하는 기능, 및 (4) IC 칩들이 기능을 할때 발생된 열을 분산시키는 열적 경로를 제공하는 기능을 사용한다. 임의의 다른 캡슐화 기술과 비교하여, 플라스틱 캡슐화는 경량이고 제조효율이 높으며 제조 비용이 낮은 주요한 장점들을 가진다.
그러나, 플라스틱 캡슐화의 하나의 단점은 플라스틱 화합물에 의한 물 흡수 또는 플라스틱 화합물을 통한 습기 침투를 유발할 수 있는, 캡슐화된 전자 디바이스 또는 IC 칩 둘레의 넌허메틱 밀봉(non-hermetic sealing)과 관련되어 있다. 이는 현재의 몰딩 화합물 기술과 일반적으로 연관된 문제점을 유발한다. 이 문제점은 플라스틱 화합물 및 리드 프레임들과 같은 캐리어들 사이의 열팽창 계수의 큰 차이에 의하여 악화될 수 있다. 캡슐화된 조립체가 크고 빠른 온도변화들에 경험하기 때문에, 캡슐화된 몸체내의 열응력은 특히 계면 접착이 충분히 강하지 않을 때 계면들의 미세한 크레이지들(craze)을 시뮬레이트할 수 있다. 미세한 크레이지들은 순환 열충격의 상태에서 갈라진 크랙들(crack)로 발전할 수 있다. 갈라진 크랙들은 습기가 투과되는 경로를 제공한다. 결과적으로, 캡슐화된 몸체내에 물이 들어가서 축적되기가 쉽다. 흡수된 물은 임의의 IC 칩들에 대한 화학적 또는 야금술 반응을 가속시킬 뿐만아니라 응용시 또는 장착 프로세스시에 디바이스 결함을 유발할 수 있다.
예컨대, 흡수된 또는 동반된 물은 캡슐화된 리드 프레임 조립체가 컴포넌트 조립체 또는 디바이스 사용동안 고속 가열에 노출될 때 증기로 될 것이다. 이는 국부적으로 부피를 급속하게 증가시킬 것이다. 고속 팽창은 3개의 계면쌍, 즉 리드 프레임/플라스틱 화합물 계면, IC 칩 접착제/칩 부착 패들 계면 및 IC 칩/플라스틱 화합물 계면을 박리(delamination)할 수 있다. 이러한 박리의 결과로서, 정상 IC 기능들 또는 외부 회로와 IC 칩들의 접속은 분리된다. 내부 분할은 캡슐화된 몸체내의 응력 및 변형 분배를 방해할 수 있으며, 이는 와이어-접착 IC 칩들의 균열을 유발하여 캡슐화된 전자 디바이스들의 성능을 손상시킬 수 있다. 더 심각한 상황들에서는, 캡슐화된 몸체는 특히 캐리어들 대 IC 칩들의 영역비가 현대 전자 패키지들에서 보다 작게 되기 때문에 고속 수압 팽창으로 인하여 팽창 되어 파열한다. 이러한 현상은 보통 캡슐화된 디바이스들의 납땜 용접시에 "팝콘(popcorn)"으로 언급되며, 표면 장착 조립체들에서 더 자주 발생한다.
플라스틱 캡슐화와 관련된 다른 문제점은 캡슐제들에 포함된 첨가제(additive)들로부터 유발된다. 이러한 첨가제들은 결합제들, 난연제(flame retardant)들 및 이형제(release agent)들 등을 포함한다. 반도체 패키징을 위한 플라스틱 몰딩 화합물들에 일반적으로 사용된 난연성 첨가제는 안티몬 화합물들 및 난연성 에폭시(brominated epoxy)이다. 캡슐화 화합물들에 난연제들의 통합은 몰딩 화합물의 화염점이 도달되어 점화가 계속해서 일어나도록 임의의 캡슐화된 전자 디바이스들이 생성되는 사실에 의하여 요구된다. 이러한 난연성 시스템을 포함하는 캡슐제가 화염 온도에 도달하는 경우에, 안티몬 화합물들 및 난연성 에폭시는 삼브롬화 안티몬(antimony tribromide), 고밀도 및 중 난연성 가스를 형성하기 위하여 결합한다. 가스는 화염들이 확산하는 것을 방지한다. 앞서 논의된 난연성 재료들의 적응 뿐만아니라 다른 공지된 난연성 재료들은 현재 플라스틱 캡슐화 기술들을 사용할때 다른 문제점을 유발한다. 캡슐화된 와이어-접착된 리드 프레임 조립체와 접촉될때 난연성 에폭시와 같은 난연성 화학물들중 일부는 와이어 결합들의 신뢰성을 저하시키는 경향이 있다. 이러한 성능 저하는 통상적으로 난연의 결과로 인하여 발생하여 칩들 상의 도전성패드 및/또는 리드중 적어도 하나와 접착 와이어 사이의 금속간 결합들의 저하 또는 실패를 유발한다.
리드 프레임들 또는 기판들로부터 플라스틱 몰딩 화합물들의 계면박리를 방지하기 위하여, 계면 접착을 개선하기 위하여 많은 수단들이 제한되었다. 이들 수단은 기계적 인터로크들 및 화학적 접착을 이용하는 단계를 포함한다. 기계적 인터로크는 "에칭된 관통홀을 가진 반도체 디바이스 리드 프레임"이라는 명칭을 가진 미국특허 제4,862,246호 및 "몰딩 화합물을 리드 프레임 패들에 고정하는 구조 및 방법"이라는 명칭을 가진 미국특허 제6,501,158호에 개시된 바와 같이 리드 프레임 상에 기계적으로 형성된 홀들, 홈들 및 반구형들과 같은 함몰부들을 포함한다. 함몰부들은 리드 프레임의 표면영역을 증가시키며 기계적 인터로킹에 대한 갈라진 틈(crevice)을 제공한다. 따라서, 플라스틱 화합물들에 리드 프레임들의 접착은 강화된다.
다른 기술에서, 검은 산화물은 임의의 시간동안 인쇄회로기판들의 제조시에 사용되었다. 이러한 기술은 "구리 함유 리드 프레임들에 대한 플라스틱 캡슐제의 접착을 개선하기 위한 방법"이라는 명칭을 가진 미국특허 제4,946,518호에서와 같이 리드 프레임 처리시에 적용된다. 기술의 주요 목적은 표면 상의 구리가 활성 산소 대기에서 산화되며 검은 구리 산화물로 전환된다. 검은 구리 산화물은 1미크론 이하 크기의 니들 구조(needle structure)를 가진다. 따라서, 리드 프레임의 표면적은 처리후에 상당히 팽창된다. 선택적으로, 반응 조건들을 변화시키거나 또는 부분적으로 전기 또는 화학 감소를 통해 구리 산화물로 구리 산화물을 부분적으로 전환시킴으로서, 갈색 산화물은 "구리-에폭시 접착제를 개선하기 위한 프로세스"라는 명칭을 가진 미국특허 제4,428,987호에 개시된 바와 같이 표면 상에서 생성될 수 있다. 갈색 산화물은 검은 산화물보다 미세한 불규칙 구조를 가진다.
결합제들은 오래 동안 접착을 위하여 사용되었다. 보통, 결합제들은 기질들 및 접착제들과 각각 반응할 수 있는 두가지 종류의 기능 그룹들을 가지며, 이에 따라 결합제들은 "개선된 접착제에 대한 캡 부착 표면"이라는 명칭을 가진 미국특허 제6,369,452호에 개시된 바와 같이 기질들 및 접착제들 사이의 강한 화학적 접착을 제공한다. 그러나, 구리-결합제들은 패키징의 보통 조건들하에서 가수분해를 경험할 수 있다.
리드 프레임 조립체의 와이어 결합들을 저하시키지 않고 계면들 사이의 약한 접착 문제를 개선하는 것이 바람직하다.
본 발명의 목적은 리드 프레임들 및 IC 칩들에의 플라스틱 몰딩 화합물의 접착을 강화하기 위하여 리드 프레임 조립체에 프라이머를 제공하는 것이다.
본 발명의 다른 목적은 그와 함께 형성된 와이어 접착부들의 신뢰성에 영향을 미치지 않고 리드 프레임들 및 IC 칩들에의 플라스틱 몰딩 화합물들의 접착을 강화하는 것이다.
따라서, 본 발명은 반도체 디바이스를 몰딩하기 전에 캐리어 상에 부착된 반도체 칩을 포함하는 반도체 디바이스 및 몰딩 화합물 사이의 접착을 강화하는 방법으로서 반도체 디바이스를 중합체 프라이머(polymer primer)로 코팅하는 단계를 포함하는 방법을 제공한다.
이하에서는 본 발명의 일 실시예를 기술하는 첨부 도면들을 참조로 하여 본 발명을 더 상세히 기술할 것이다. 도면들 및 관련 상세한 설명의 특이성은 청구항들에 의하여 한정된 본 발명의 최상의 범위내에서 이해되어야 한다.
본 발명에 따라 캡슐화 재료의 접착을 강화하기 위한 방법에 대한 바람직한 실시예의 예는 도면을 참조로 하여 하기 기술될 것이다.
도 1은 캐리어 상에 부착된 반도체 칩을 포함하는 반도체 디바이스, 특히 와이어-접착된 리드 프레임 조립체의 평면도를 기술한다. 캐리어는 사분원형(quad) 리드 프레임(10)의 형태를 가지며 다수의 리드들(11)을 가진다. 리드들(11)의 외부 부분들(12)은 지지 바들(13)에 결합된다. 리드들의 내부 단부들은 리드 프레임(10)의 중심에 결합되는 내부 리드들(14)을 형성한다. 다이 부착 패들(15)은 리드 프레임(10)의 중심에 배치된다. 다이 부착 패들(15)은 바들(16)에 의하여 지지되며 반도체 또는 IC 칩(17)과 같은 전자 디바이스를 부착하는 사이트를 제공한다. IC 칩(17) 상의 도전성 패드들은 미세 도전성 와이어들(18)을 가진 내부 리드들(14)의 첨단들에 전기적으로 접속된다.
리드 프레임들에 대한 원재료들은 구리 합금들이 높은 전기 및 열 전도성을 가지기 때문에 보통 구리 또는 구리 기반 합금들이다. 선택적으로, 합금(42)과 같은 다른 철/니켈 합금들은 열팽창 또는 경도의 계수가 중요할 때 리드 프레임을 위하여 사용될 수 있다. 리드 프레임(10)의 표면 상에서, 니켈, 은, 금 및/또는 백금과 같은 귀금속들 또는 합금들은 내부 리드들(14) 및 다이 부착 패드(15)의 첨단 에 배치될 수 있다. 리드 프레임은 기계적 스탬핑 또는 화학적 에칭에 의하여 제조될 수 있다. 본 발명은 비록 리드 프레임들이 스탬핑 또는 에칭 또는 사전도금 또는 부분 도금에 의하여 제조된 구리 기반 합금들 또는 철/니켈 합금들로 만들어질지라도 모든 리드 프레임들에 적합하다. 본 발명은 또한 IC 칩들을 홀딩하는 구리 표면을 다른 캐리어들에 적합하다.
도 2는 본 발명의 바람직한 실시예에 따른 중합체 프라이머의 응용을 포함하는 패키징 프로세스의 개요를 기술한다. 제조 프로세스에서, 리드 프레임 조립체는 여러 단계들을 통해 처리된다. 첫째, 다이-부착(20) 동안, IC 칩(17)은 다이 부착 패들(15) 상에 배치되어 고정된다. 임의의 종래의 납땜 재료는 리드/주석과 같은 저용융점 땜납들 또는 금/주석 및 금/실리콘과 같은 공융점 땜납들과 같은 다이 부착을 위하여 사용될 수 있다. 선택적으로, 은 충전 에폭시 화합물들 또는 유기 접착제 또는 비스말레이미드(bismaleimide) 화합물들과 같은 유기 접착제는 다이 부착 패들(15) 상에 IC 칩(17)을 고정하기 위하여 사용될 수 있다. IC 칩(17)이 다이 부착 패들(15)에 고정된 후에, IC 칩(17) 상의 도전성 패드들은 와이어-접착 프로세스(21)에서 도전성 와이어들(18)을 접속시킴으로써 내부 리드들(14)의 첨단들에 전기적으로 접속된다. 도전성 와이어들(18)은 알루미늄, 금 또는 구리로 형성될 수 있다. 선택적으로, 칩들 상의 회로들 및 외부 회로들 사이의 전기적 상호접속들은 볼 그리드 어레이(BGA) 디바이스들에서 사용되는 것과 같이 땜납 볼들을 통해 달성될 수 있다. 이외에, 구리와 같은 에칭된 금속 포일들은 테이프 자동화 접착 기술들에서 사용되는 것으로서 전기 상호접속을 위하여 사용될 수 있 다.
플라스틱 몰딩 화합물을 사용하여 캡슐화하기 전에, 와이어-접착된 리드 프레임 조립체들은 중합체 프라이머(22), 바람직하게 중합체 용액으로 코팅된다. 중합체 용액을 공급하는 방법들은 이하에 기술된 담그고(dropping), 적시거나(dripping) 또는 스프레이(spraying)하는 것일 수 있다(그러나, 이에 제한되지 않음). 중합체 코팅은 리드 프레임들 및 IC 칩들에의 플라스틱 화합물의 접착을 촉진시키며 이에 따라 패키징된 전자 디바이스의 신뢰성을 개선시킨다.
건조후에, 다음 단계는 플라스틱 몰딩 화합물(23)로 리드 프레임 조립체를 캡슐화하는 것이다. 캡슐화는 전달 성형기에서 수행될 수 있다. 폭넓게 사용된 몰딩 화합물들은 비스페놀 에폭시 수지, 페놀 노발락 에폭시 수지 및 크레졸 노볼락 에폭시 수지(phenolic novalak epoxy resin)와 같은 에폭시 수지에 기초한다. 보통, 몰딩 화합물들은 대기 온도에서 고체 형태를 가지나 상승된 온도에서 액체 형태로 전환된다. 캡슐화를 위하여, 몰딩 화합물의 펠릿들은 고온 배럴(hot barrel)에 삽입된 후 고온 배럴에서 액체로 된다. 반면에, 리드 프레임 조립체들은 가열된 몰드 공동들에 배치된다. 그 다음에, 액체 화합물은 고온 몰드 공동들내의 램에 의하여 강제되며 몰드 공동들을 충전한다. 전형적으로, 내부 리드들(14), 다이 부착 패들(15) 및 IC 칩(17)은 몰딩 화합물로 밀봉된다. 액체 몰딩 화합물은 고온 몰드내에서 응고되고 경화된다. 이러한 몰딩 프로세스는 보통 몇 분내에 종료한다. 필요한 경우에, 캡슐화된 조립체는 몰딩전달후에 몰드 외부에서 후경화(post cure)될 수 있다. 캡슐화는 전기적으로 결합된 반도체 칩들 상에 액체 플라스틱 화합물을 분산한후 상승된 온도로 화합물을 경화시킴으로서 달성된다. 본 발명은 캡슐화 방법들에 적합하다.
몰딩 및 경화후에, 각각의 몰딩된 전자 패키지는 그것이 접속되는 다른 패키지들로부터 다듬어져서 및/또는 분리되며 적절하게 형성된다. 전자 패키지들은 그들이 다른 디바이스와 함께 사용되기 전에 추가로 표시 및 검사될 수 있다.
프라이머 코팅은 지금 더 상세히 기술된다. 중합체 용액은 리드 프레임 조립체 상에 공급되며 리드 프레임 조립체의 표면 상에 형성된 중합체 막을 야기한다. 중합체들은 열, 광 또는 감마선, 전자 빔 및 플라즈마와 같은 다른 형태의 에너지에 의하여 여기된후에 서로 상호 연결될 수 있다. 중합체들은 바람직하게 그들의 분자들로 질소를 포함한다. 질소 함유 중합체들은 바람직하게 멜라민 변형 페놀-포름알데히드 응축 중합체들 또는 수지들, 아크릴, 공중합체 및 벤지미다졸 공중합체(benzimidazole copolymer)로부터 선택되나 이에 제한되지 않는다. 이들 중합체들은 복합 접착부들을 통해 구리 및 귀금속들과 결합될 수 있으며, 그들에 대하여 수행되는 건조 및 경화 프로세스들을 사용하여 화학적 접착부들을 통해 에폭시 몰딩 화합물과 접착된다. 따라서, 리드 프레임들 및 IC 칩들에의 몰딩 화합물의 접착력은 강화되며 패키징된 전자 디바이스의 신뢰성이 개선된다. 선택적으로, 라텍스 형태의 중합체들은 리드 프레임 조립체를 코딩하기 위하여 사용될 수 있다.
전술한 페놀 수지들은 바람직하게 다기능 페놀 및 알데히드의 반응을 통해 생성된다. 다기능 페놀은 하나 이상의 페놀, 크레졸(cresol), 비스페놀 A, 비스페 놀 F, 비스페놀 S 및/또는 지방족 사슬(aliphatic chain) 페놀을 포함할 수 있다. 알데히드는 바람직하게 포름알데히드이나, 다른 알데히드들이 가능할 수 있다. 중합체는 가열 광 또는 감마선, 전자빔 및 플라즈마와 같은 다른 형태의 에너지에 의하여 여기된 후에 화학적 접착들을 통해 대형 분자들 생성하기 위하여 결합할 수 있는 단량체 또는 올리고머(oligomer)들을 포함할 수 있다.
중합체 용액들은 앞서 언급된 하나의 단일 중합체 또는 용매로 용해된 전술한 중합체들중 하나 이상으로 형성될 수 있다. 용액내의 중합체들의 함유량은 0.01 중량 % 내지 50 중량 %, 바람직하게 0.1 중량 % 내지 40 중량 %, 더 바람직하게 1.0 중량 % 내지 10 중량 %일 수 있다. 용매들은 용해된 중합체들에 비하여 양호한 용매들이며 IC 칩들 및 패드 뿐만아니라 와이어 결합부들/리드들과 접촉하지 않는다. 멜라민 변형 페놀 수지들에 대하여, 용매는 물 및 알콜일 수 있으며, 알콜은 바람직하게 메탄올, 에탄올, 프로판올 및/또는 부탄올을 포함한다. 아크릴 공중합체를 포함하는 질소에 대하여, 용매들은 알콜, 에테르, 에스테르, 케톤, 알칸 및/또는 사이클로알칸(cycloalkane)을 포함할 수 있다. 벤지미다졸 공중합체들에 대하여, 용매들은 디메틸 포름아미드 및/또는 N-메틸 피롤리돈(N-methyl pyrrolidone)을 포함할 수 있다. 언급된 중합체들을 분산시키기 위하여 사용되는 용매는 단일 용매 또는 하나 이상의 용매의 혼합물일 수 있으며 용액을 위하여 결정가능한 기화율을 가진다. 용매 또는 용매 혼합물은 중합체 프라이머 용액들에 저점성을 부여하며, 리드 프레임 조립체의 습기를 방지하며, 코팅 및 베이킹(baking)과 같은 건조 프로세스들 동안 리드 프레임 조립체 상에 균일한 중합체 막 을 형성하도록 한다.
캡슐화전에 리드 프레임 조립체 상에 중합체 용액을 공급하기 위하여 사용될 수 있는 방법들은 담그고, 적시거나 및/또는 스프레이를 포함한다(그러나, 이에 제한되지 않음). 중합체 용액들로 코팅하기 전에, 리드 프레임 조립체는 플라즈마로 세정될 수 있다(그러나, 본질적인 것은 아님). 코팅 프로세스는 캡슐화, 트리밍 및 리드 마무리를 위하여 리드 프레임 조립체의 성능을 손상시키지 않는다. 예컨대, 중합체 용액을 공급하기 전에 QFN(Quad Flat No-lead) 프레임들의 후면에 부착된 대밍 막(damming film)들과 같은 리드 프레임 조립체들로부터 임의의 보호 막을 제거하는 것이 필요치 않다.
중합체 용액을 적용한 후에, 습식 리드 프레임 조립체들은 오븐 또는 터널에서의 상승된 온도로 베이킹된다. 베이킹(baking) 온도는 바람직하게 60 내지 260℃, 더 바람직하게 100 내지 220℃, 가장 바람직하게 160 내지 210℃이다. 베이킹 시간은 바람직하게 1 분 내지 30분이며, 더 바람직하게 2분 내지 10분이며, 가장 바람직하게 3 분 내지 5분이다. 용매가 기화된 후에, 공급된 용액은 리드 프레임의 표면 뿐만아니라 IC 칩(들) 및 접착 와이어들위에 균일한 중합체 막으로 전환된다. 중합체 막의 두께는 10nm 내지 0.1mm, 바람직하게 50nm 내지 50μm, 더 바람직하게 300nm 내지 30μm일 수 있다.
베이킹(baking) 후에 리드 프레임 조립체들은 플라스틱 화합물들로 캡슐화될 준비를 하며 종래의 몰딩 방법들을 사용하여 유용하게 캡슐화될 수 있다. 예컨대, 코팅된 리드 프레임 조립체는 150 내지 190℃의 온도에서 몰드내에서 에폭시 몰딩 화합물로 캡슐화될 수 있으며 1 내지 3분동안 고온 몰드에서 경화될 수 있다. 필요한 경우에, 캡슐화된 조립체는 이송 성형(transfer molding)후에 몰드 외부에서 후경화될 수 있다. 후경화 온도는 160℃ 내지 200℃일 수 있다. 코팅된 중합체 막은 리드 프레임 및 IC 칩으로의 에폭시 몰딩 화합물의 접착을 촉진하며 이에 따라 캡슐화된 전자 디바이스들의 신뢰성을 개선시킨다.
예 I
58×15×0.2mm의 크기를 가진 구리 합금 C194(공칭 조성물은 97.5 중량 % 구리, 2.35 중량 % 철, 0.12 중량 % 아연 및 0.07 중량 % 인이다)은 다이클로로메탄, 에탄올, 10% 수산화나트륨 용액 및 10% 황산으로 세척되고 탈이온화된 물로 최종적으로 린스된후 질소 가스로 송풍된다. 다이 접착 및 와이어 접착의 조건들을 시뮬레이트하면, 세척된 구리 플레이트들은 60분동안 150℃에서 오븐에서 가열된 후 3분동안 230℃로 가열된다. 니켈 도금 및 팔라듐 또는 금 마무리 처리된 임의의 구리 플레이트들은 동일한 가열 프로파일로 열처리된다. 산화된 견본들은 멜라민-페놀-포름알데히드 수지의 다른 양을 포함하는 알콜 용액들을 떨어뜨린다. 코팅된 견본(specimen)들은 180℃로 베이킹된다. 7mm의 갭 길이를 가진 단일-랩 결합부들은 10분동안 160℃에서 수미토모 EME 6650R 에폭시 몰딩 화합물(EMC)로 코팅된 구리 플레이트들을 압축 몰딩함으로써 형성된다. 랩-전단 견본들은 4시간동안 175℃에서 후경화된다. 랩 전단 검사(lap shear testing)는 실온에서 1.3mm/min의 단면 가열속도로 인스트론(instron) 재료 검사기에서 수행된다. 5개의 견본들은 각각의 샘플에 대하여 검사되며, 샘플의 랩-전단 강도로서 평균이 선택된다. 표 I은 획득된 결과들을 요약한다.
표 I. EMC에 대한 구리의 접착 강도
샘플 프라이머 농도 베이킹 조건 랩-전단 강도 표준편차
% ℃×min MPa
순수 구리 없음 없음 2.0 0.5
프라이머를 가진 구리 0.02 180×10 2.4 0.6
0.1 180×10 4.1 1.0
0.4 180×10 5.8 0.4
2.0 180×10 10.5 0.9
5.0 180×3 10.5 1.0
10.0 180×10 10.2 0.7
Pd 마무리 구리 5.0 180×3 6.4 0.2
Au 마무리 구리 5.0 180×3 6.5 0.7
예 II
30×7×0.2mm의 크기를 가진 구리 합금 C194(공칭 조성물은 97.5 중량 % 구리, 2.35 중량 % 철, 0.12 중량 % 아연 및 0.07 중량 % 인이다)은 다이클로로메탄, 에탄올을 적심으로서 그리스를 제거할 수 있으며 2분동안 실온에서 10 중량 % 황산으로 활성화된다. 그 다음에, 산-세척된 구리는 탈이온화된 물로 린스된 후 질소 가스로 송풍된다. 건조후에, 견본들은 멜라민-페놀-포름알데히드 수지의 10%를 포함하는 알콜 용액으로 드롭핑된다. 코팅된 견본들은 180℃ 또는 200℃로 가열된다. 3mm의 직경을 가진 몰딩된 버튼은 175℃의 온도 및 1000kgf의 압력에서 수미토모 EME 6600CS 에폭시 몰딩 화합물(EMC)을 사용하여 이송 성형을 통해 각각의 프라이머 코팅된 견본 상에 형성된다. EMC 버튼을 가진 구리 견본은 4시간동안 175℃에서 후경화 후 JEDEC MSL I에 따라 168 시간동안 85℃에서 85% RH 환경에서 사전 조정된다. 사전 조정후 2시간내에, 견본들은 260℃까지의 리플로우 가열 프로파일로 처리된다. 가열 처리된 견본들의 EMC 버튼들은 데이지(Dage-4000) 머신들에서 전단시험되며, 기판으로부터 버튼을 분리하기 위한 최대 부하가 보고된다. 획득된 결과들은 표 II에서 요약된다.
표 II. 버튼 전단 부하시 접착 프라이머의 효과
샘플 프라이머 농도 베이킹 조건 버튼 전단 부하 표준편차
% ℃×분 N
순수 구리 없음 없음 82.0 30
코팅된 구리 I 10 180×3 213.8 40
코팅된 구리 II 10 200×10 281.7 10
예 III
귀금속들에의 EMC의 접착 개선에 대한 프라이머의 효과를 설명하기 위하여, 30×7×0.2mm의 크기를 가진 구리 합금 C 194는 얇은 니켈/은 층으로 도금된다. 도금된 견본들은 추가 세정없이 멜라민-페놀-포름알데히드 수지의 10%를 포함하는 알콜 용액으로 드롭핑된다. 코팅된 견본들은 5분동안 180℃로 가열된다. 3mm의 직경을 가진 몰딩된 EMC 버튼은 온도 175℃ 및 압력 1000kgf로 수미토모 EME 6600CS EMC를 사용하여 이송 성형에 의하여 각각의 프라이머 코팅된 견본으로 형성된다. EMC 버튼을 가진 견본들은 4시간동안 175℃에서 후경화후 JEDEC MSL I에 따라 168시간동안 85℃에서 85% RH 환경에서 사전에 조정된다. 사전조정후 2시간내에, 견본들은 260℃까지의 리플로우 가열 프로파일로 처리된다. 가열 처리된 견본들의 EMC 버튼은 도금된 기판으로부터 멀리 밀리며 최대 로드가 획득된다. 표 III는 획득된 결과들을 요약한다.
표 III. EMC에 대한 귀금속 접착시 프라이머의 효과
샘플 프라이머 농도 베이킹 조건 버튼 전단 부하 표준편차
% ℃×분 N
순수 구리 없음 없음 82.0 30
Ni 도금된 구리 10 180×5 228.0 23
Ag 도금된 구리 10 180×5 254.1 13
앞의 검사들 및 다른 것으로부터 획득된 결과치들은 EMC 및 리드 프레임 사이의 접착 강도의 실질적인 개선점이 EMC로 몰딩하기 전에 중합체 프라이머로 리드 프레임들을 코팅함으로써 달성될 수 있다는 것을 보여준다.
여기에 기술된 본 발명은 특별하게 기술된 것과 다르게 변형, 수정 및/또는 대체될 수 있으며, 본 발명이 본 발명의 사상 및 범위내에 속하는 모든 변형, 수정 및/또는 대체를 포함한다는 것이 이해되어야 한다.
본 발명은 리드 프레임 조립체에 프라이머를 제공하여, 리드 프레임들 및 IC 칩들에의 플라스틱 몰딩 화합물의 접착을 강화할 수 있는 효과를 가진다.
또한, 본 발명은 와이어 접착부들의 신뢰성에 영향을 미치지 않고 리드 프레임들 및 IC 칩들에의 플라스틱 몰딩 화합물들의 접착을 강화할 수 있는 효과를 가진다.

Claims (21)

  1. 반도체 디바이스를 몰딩하기 전에 캐리어 상에 부착된 반도체 칩을 포함하는 반도체 디바이스 및 몰딩 화합물 사이의 접착을 강화하기 위한 방법에 있어서,
    상기 반도체 디바이스를 중합체 프라이머로 코팅하는 단계를 포함하는 접착강화방법.
  2. 제 1항에 있어서, 상기 반도체 디바이스는 상기 반도체 칩 및 상기 캐리어 사이에 형성된 도전성 와이어 접속부들을 포함하며;
    상기 코팅 단계는 몰딩전에 상기 와이어 접속부들을 상기 중합체 프라이머로 코팅하는 단계를 포함하는 접착강화방법.
  3. 제 1항에 있어서, 상기 중합체 프라이머는 질소함유 중합체 화합물을 포함하는 접착강화방법.
  4. 제 3항에 있어서, 상기 질소함유 중합체 화합물은 멜라민 변형 페놀 수지, 아크릴 공중합체 및 벤지미다졸 공중합체(benzimidazole copolymer)로 이루어진 그룹으로부터 선택되는 접착강화방법.
  5. 제 4항에 있어서, 상기 페놀 수지는 알데히드와 다기능 페놀의 반응을 통해 생성되는 접착강화방법.
  6. 제 5항에 있어서, 상기 다기능 페놀은 페놀, 크레졸(cresol), 비스페놀 A, 비스페놀 F, 비스페놀 S 및 지방족 사슬(aliphatic chain) 페놀로 이루어진 그룹으로부터 선택되는 접착강화방법.
  7. 제 1항에 있어서, 상기 중합체 프라이머는 용매로 용해된 하나 이상의 중합체들에 의하여 구성된 용액을 포함하는 접착강화방법.
  8. 제 7항에 있어서, 상기 용액은 0.01 중량 % 내지 50 중량 % 중합체를 포함하는 접착강화방법.
  9. 제 8항에 있어서, 상기 용액은 1.0 중량 % 내지 10 중량 % 중합체를 포함하는 접착강화방법.
  10. 제 7항에 있어서, 상기 중합체는 멜라민 변형 페놀 수지를 포함하며, 상기 용매는 물 및 알콜을 포함하는 접착강화방법.
  11. 제 10항에 있어서, 상기 알콜은 메탄올, 에탄올, 프로판올 및 부탄올로 이루어진 그룹으로부터 선택되는 접착강화방법.
  12. 제 7항에 있어서, 상기 중합체는 아크릴 공중합체를 포함하며, 상기 용매는 알콜, 에테르, 에스테르, 케톤, 알칸, 및 사이클로알칸(cycloalkane)으로 이루어진 그룹으로부터 선택되는 접착강화방법.
  13. 제 7항에 있어서, 상기 중합체는 벤지미다졸 공중합체를 포함하며, 상기 용매는 디메틸 포름아미드 및/또는 N-메틸 피롤리돈(N-methyl pyrrolidone)을 포함하는 접착강화방법.
  14. 제 1항에 있어서, 상기 중합체 프라이머는 중합성 라텍스를 포함하는 접착강화방법.
  15. 제 1항에 있어서, 상기 반도체 디바이스를 중합체 프라이머로 코팅하기 전에 상기 반도체 디바이스를 플라즈마로 세정하는 단계를 추가로 포함하는 접착강화방법.
  16. 제 1항에 있어서, 상기 반도체 디바이스를 상기 중합체 프라이머로 코팅하는 단계 이후에 1분 내지 30분동안 60℃ 내지 260℃로 상기 반도체 디바이스를 베이킹(baking) 단계를 추가로 포함하는 접착강화방법.
  17. 제 16항에 있어서, 상기 반도체 디바이스는 160℃ 내지 210℃로 베이킹되는(baked) 접착강화방법.
  18. 제 16항에 있어서, 상기 반도체 디바이스는 3분 내지 5분동안 베이킹되는 접착강화방법.
  19. 제 1항에 있어서, 상기 중합체 코팅의 두께는 10nm 내지 0.1mm인 접착강화방법.
  20. 제 1항에 있어서, 상기 중합체 코팅의 두께는 300nm 내지 30μm인 접착강화방법.
  21. 제 1항에 따른 방법에 따라 처리된 반도체 패키지.
KR1020050126947A 2004-12-22 2005-12-21 반도체 디바이스에 몰딩 화합물의 접착을 강화하기 위한코팅 KR100685160B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/019,421 2004-12-22
US11/019,421 US7329617B2 (en) 2004-12-22 2004-12-22 Coating for enhancing adhesion of molding compound to semiconductor devices

Publications (2)

Publication Number Publication Date
KR20060072068A KR20060072068A (ko) 2006-06-27
KR100685160B1 true KR100685160B1 (ko) 2007-02-22

Family

ID=35965943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050126947A KR100685160B1 (ko) 2004-12-22 2005-12-21 반도체 디바이스에 몰딩 화합물의 접착을 강화하기 위한코팅

Country Status (8)

Country Link
US (1) US7329617B2 (ko)
EP (1) EP1675172A1 (ko)
JP (1) JP4402649B2 (ko)
KR (1) KR100685160B1 (ko)
CN (1) CN100383941C (ko)
MY (1) MY151621A (ko)
SG (1) SG123736A1 (ko)
TW (1) TWI295091B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101180497B1 (ko) * 2002-11-29 2012-09-06 안드레아스 야콥 중간층 및 지지층을 갖는 웨이퍼 및 웨이퍼를 처리하기위한 방법 및 장치
DE102005010272A1 (de) * 2005-03-03 2006-09-14 Infineon Technologies Ag Halbleiterbauelement sowie Verfahren zum Herstellen eines Halbleiterbauelements
JP5182915B2 (ja) * 2007-09-18 2013-04-17 株式会社ブリヂストン 導電性エンドレスベルト
US8432036B2 (en) * 2009-01-22 2013-04-30 Aculon, Inc. Lead frames with improved adhesion to plastic encapsulant
US9313897B2 (en) * 2012-09-14 2016-04-12 Infineon Technologies Ag Method for electrophoretically depositing a film on an electronic assembly
US9303327B2 (en) 2013-01-10 2016-04-05 Infineon Technologies Ag Electric component with an electrophoretically deposited film
US9214440B1 (en) * 2014-12-17 2015-12-15 Texas Instruments Incorporated Method for preventing die pad delamination
WO2017198654A1 (en) * 2016-05-18 2017-11-23 Lumileds Holding B.V. Lighting assembly and method for manufacturing a lighting assembly
TWI623049B (zh) * 2016-11-04 2018-05-01 英屬開曼群島商鳳凰先驅股份有限公司 封裝基板及其製作方法
JP6787285B2 (ja) * 2017-09-20 2020-11-18 トヨタ自動車株式会社 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3911475A (en) * 1972-04-19 1975-10-07 Westinghouse Electric Corp Encapsulated solid state electronic devices having a sealed lead-encapsulant interface
US4428987A (en) * 1982-04-28 1984-01-31 Shell Oil Company Process for improving copper-epoxy adhesion
JPS59197154A (ja) * 1983-04-22 1984-11-08 Hitachi Ltd 半導体装置およびその製造法
US4862246A (en) 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
JP2594142B2 (ja) * 1988-11-30 1997-03-26 東芝シリコーン株式会社 電子部品の製造方法
US5164816A (en) * 1988-12-29 1992-11-17 Hitachi Chemical Co., Ltd. Integrated circuit device produced with a resin layer produced from a heat-resistant resin paste
US4946518A (en) * 1989-03-14 1990-08-07 Motorola, Inc. Method for improving the adhesion of a plastic encapsulant to copper containing leadframes
US5122858A (en) * 1990-09-10 1992-06-16 Olin Corporation Lead frame having polymer coated surface portions
US5153385A (en) * 1991-03-18 1992-10-06 Motorola, Inc. Transfer molded semiconductor package with improved adhesion
US5516874A (en) 1994-06-30 1996-05-14 Ibm Corporation Poly(aryl ether benzimidazoles)
JP3876944B2 (ja) * 1997-12-24 2007-02-07 北興化学工業株式会社 半導体封止用エポキシ樹脂組成物及び半導体装置
US6369452B1 (en) 1999-07-27 2002-04-09 International Business Machines Corporation Cap attach surface modification for improved adhesion
TWI332024B (en) * 2000-03-31 2010-10-21 Hitachi Chemical Co Ltd Method for making a semiconductor device
US6501158B1 (en) 2000-06-22 2002-12-31 Skyworks Solutions, Inc. Structure and method for securing a molding compound to a leadframe paddle
US7057264B2 (en) * 2002-10-18 2006-06-06 National Starch And Chemical Investment Holding Corporation Curable compounds containing reactive groups: triazine/isocyanurates, cyanate esters and blocked isocyanates

Also Published As

Publication number Publication date
EP1675172A1 (en) 2006-06-28
TWI295091B (en) 2008-03-21
JP4402649B2 (ja) 2010-01-20
CN1812064A (zh) 2006-08-02
SG123736A1 (en) 2006-07-26
JP2006179918A (ja) 2006-07-06
CN100383941C (zh) 2008-04-23
KR20060072068A (ko) 2006-06-27
US7329617B2 (en) 2008-02-12
TW200629494A (en) 2006-08-16
US20060131720A1 (en) 2006-06-22
MY151621A (en) 2014-06-30

Similar Documents

Publication Publication Date Title
KR100685160B1 (ko) 반도체 디바이스에 몰딩 화합물의 접착을 강화하기 위한코팅
KR930010071B1 (ko) 수지봉지형 반도체장치와 그 제조방법
KR100287414B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
US7064011B2 (en) Semiconductor device fabricating apparatus and semiconductor device fabricating method
KR100819800B1 (ko) 반도체 패키지용 리드 프레임
US7611926B2 (en) Thermosetting die bonding film
KR100670751B1 (ko) 반도체장치, 반도체 웨이퍼, 반도체 모듈 및 반도체장치의 제조방법
US20060006536A1 (en) BGA package and manufacturing method
EP1858069A1 (en) Semiconductor device manufacturing method
JP2007158327A (ja) スズメッキ又はスズメッキから形成された金属間層を備えるリードフレーム
JP3760063B2 (ja) 接着剤と封入剤の同時硬化によるエレクトロニックパッケージの製造方法
KR100596186B1 (ko) 반도체 장치 제조용 접착 시트 및 그것을 이용한 반도체장치 및 제조 방법
CN1661787A (zh) 引线框及制造具有所述引线框的半导体封装的方法
KR101763852B1 (ko) Qfn 반도체 패키지, 이의 제조방법 및 qfn 반도체 패키지 제조용 마스크 시트
US20020113322A1 (en) Semiconductor device and method to produce the same
US6611064B1 (en) Semiconductor device and method for manufacturing the same
JPH0964244A (ja) 半導体装置およびその製造方法
KR100673951B1 (ko) 반도체 팩키지용 리드 프레임
JP3928713B2 (ja) 半導体装置の製造方法
EP1134800B1 (en) Semiconductor device baking method
KR100209267B1 (ko) 비.지.에이 패키지의 열방출부 형성방법
KR100254267B1 (ko) 비.지.에이패키지및그제조방법
Neoh et al. Enhancing High Temperature Adhesion Performance Via a Renovated Leadframe Surface Treatment
Terashima et al. Investigation of the popcorn phenomenon in overmolded plastic pad array carriers
JPH1050875A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200206

Year of fee payment: 14