WO2017199647A1 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
WO2017199647A1
WO2017199647A1 PCT/JP2017/014897 JP2017014897W WO2017199647A1 WO 2017199647 A1 WO2017199647 A1 WO 2017199647A1 JP 2017014897 W JP2017014897 W JP 2017014897W WO 2017199647 A1 WO2017199647 A1 WO 2017199647A1
Authority
WO
WIPO (PCT)
Prior art keywords
sealing resin
resin body
connection
terminal
heat sink
Prior art date
Application number
PCT/JP2017/014897
Other languages
English (en)
French (fr)
Inventor
裕人 藤田
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority to US16/080,756 priority Critical patent/US10692792B2/en
Priority to CN201780020400.0A priority patent/CN108886027B/zh
Publication of WO2017199647A1 publication Critical patent/WO2017199647A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • This disclosure relates to a resin-sealed electronic device.
  • an electronic component As disclosed in Patent Document 1, an electronic component, a sealing resin body that seals the electronic component, and an electronic component that is electrically connected to the inside of the sealing resin body, and a part thereof from the sealing resin body 2.
  • An electronic device that includes a plurality of conductive members that are exposed to the outside and have different potentials is known.
  • the conductive member includes an external connection terminal extending from the inside of the sealing resin body to the outside.
  • the electronic device of Patent Document 1 is used for a power conversion device.
  • This electronic device has a power semiconductor element constituting an inverter as an electronic component.
  • the external connection terminal includes a positive terminal (P terminal), a negative terminal (N terminal), an AC terminal, and a signal terminal that have different potentials.
  • a creeping distance between conductive members (between external connection terminals) having different potentials can be secured by the sealing resin body.
  • the external connection terminal is connected to the bus bar of the external device. If the external connection terminal vibrates due to thermal stress or external vibration transmission when the distance from the fixed part of the external connection terminal to the external device to the outer peripheral edge of the sealing resin body (fixed part by the sealing resin body) is short In addition, the external connection terminal may be broken. In particular, in an electronic device used for a power converter, the distance from a fixed portion with an external device to the outer peripheral end of the sealing resin body is short in order to reduce inductance. For this reason, there exists a possibility that an external connection terminal may be broken by vibration.
  • This disclosure is intended to provide an electronic device that can suppress breakage of an external connection terminal while ensuring a creepage distance between conductive members.
  • the electronic device is electrically connected to the electronic component inside the sealing resin body, at least one electronic component, a sealing resin body that seals the electronic component, A plurality of conductive members that are partially exposed from the sealing resin body and have different potentials.
  • the conductive member includes an external connection terminal extending from the inside of the sealing resin body to the outside.
  • the surface of the external connection terminal has high adhesion to the sealing resin body as a part that is electrically connected to the electronic component and a part that is excluded from the connection part and is covered with the sealing resin body Part and the low contact part whose adhesive force with a sealing resin body is lower than a high contact part.
  • the low adhesion portion is provided along the extending direction of the external connection terminal from the outer peripheral end of the sealing resin body on at least one of the connection surface including the connection portion and the back surface opposite to the connection surface in the plate thickness direction.
  • the sealing resin body is peeled at least partially from the outer peripheral end of the low adhesion portion. Due to the peeling of the sealing resin body, the distance between the fixed portion of the external connection terminal by the external device and the fixed portion of the external connection terminal by the sealing resin body, that is, the distance at which the external connection terminal can substantially vibrate is long Become.
  • the vibration of the external connection terminal occurs, a portion that can be peeled off in accordance with the vibration is provided in advance. Therefore, breakage of the external connection terminal can be suppressed.
  • the high contact portion and the low contact portion of the external connection terminal are covered with a sealing resin body. Even if the sealing resin body peels off from the low adhesion portion due to vibration, the creepage distance hardly changes. Since the distance that can substantially vibrate is not increased by eliminating a part of the covering portion of the sealing resin body, the creeping distance can be ensured.
  • FIG. 1 is a plan view showing a schematic configuration of a semiconductor device according to a first embodiment.
  • FIG. 3 is a diagram in which a sealing resin body is omitted in the semiconductor device shown in FIG. 2.
  • IV-IV line of FIG. 1 is a plan view of a lead frame of a semiconductor device according to a first embodiment. It is sectional drawing which follows the VI-VI line of FIG. It is sectional drawing which follows the VII-VII line of FIG.
  • the thickness direction of the semiconductor chip is the Z direction, orthogonal to the Z direction, and the extending direction of the main terminal and the signal terminal is indicated as the Y direction.
  • a direction orthogonal to both the Z direction and the Y direction is referred to as an X direction.
  • the shape along the XY plane defined by the X direction and the Y direction is a planar shape.
  • a power converter 1 is configured to convert a DC voltage supplied from a DC power supply 2 (battery) into a three-phase AC and output it to a three-phase AC motor 3.
  • a power converter 1 is mounted on, for example, an electric vehicle or a hybrid vehicle.
  • the power converter 1 can also convert the power generated by the motor 3 into direct current and charge the direct current power source 2.
  • Reference numeral 4 shown in FIG. 1 is a smoothing capacitor.
  • the power converter 1 has a three-phase inverter.
  • the three-phase inverter is a three-phase circuit provided between a high potential power line 5 connected to the positive electrode (high potential side) of the DC power source 2 and a low potential power line 6 connected to the negative electrode (low potential side).
  • the upper and lower arms of each phase are each constituted by a semiconductor device 10. That is, the upper and lower arms for one phase are constituted by one semiconductor device 10.
  • the semiconductor device 10 includes an IGBT and a reflux FWD connected in reverse parallel to the IGBT.
  • an IGBT and an FWD are respectively configured on a semiconductor chip 12 described later.
  • the IGBT and FWD may be configured in separate chips.
  • an n-channel IGBT is employed.
  • the cathode electrode of the FWD is shared with the collector electrode, and the anode electrode is shared with the emitter electrode.
  • the collector electrode of the IGBT on the upper arm side is electrically connected to the high potential power supply line 5, and the emitter electrode is connected to the output line 7 to the motor 3.
  • the collector electrode of the IGBT on the lower arm side is connected to the output line 7 to the motor 3, and the emitter electrode is electrically connected to the low potential power supply line 6.
  • the power conversion device 1 includes a boost converter that boosts the DC voltage supplied from the DC power supply 2, and a control unit that controls the operation of the switching elements constituting the three-phase inverter and the boost converter. You may have.
  • the semiconductor device 10 includes a sealing resin body 11, a semiconductor chip 12, a first heat sink 14, a joint portion 16, a terminal 17, a second heat sink 19, and a main terminal. 22, 23, 24 and a signal terminal 25.
  • the semiconductor device 10 corresponds to a resin-sealed electronic device.
  • the suffix “H” indicates an element on the upper arm side
  • the suffix “L” indicates an element on the lower arm side.
  • H and L are given to the end of a part of the element, and the other arm has a common code for the upper arm and the lower arm.
  • the sealing resin body 11 is made of, for example, an epoxy resin.
  • the sealing resin body 11 is formed by, for example, a transfer mold method.
  • the sealing resin body 11 has a substantially rectangular planar shape, and has a surface 11a orthogonal to the Z direction, a back surface 11b opposite to the surface 11a, and a side surface connecting the surface 11a and the back surface 11b. .
  • the one surface 11a and the back surface 11b are, for example, flat surfaces.
  • the sealing resin body 11 has, as side surfaces, a side surface 11c from which the main terminals 22, 23, and 24 project, and a side surface 11d from which the signal terminal 25 projects.
  • the semiconductor chip 12 is formed by forming a power transistor such as an insulated gate bipolar transistor (IGBT) on a semiconductor substrate such as silicon.
  • a power transistor such as an insulated gate bipolar transistor (IGBT)
  • IGBT insulated gate bipolar transistor
  • FWD commutation diode
  • RC Reverse Conducting
  • the IGBT and FWD have a vertical structure so that current flows in the Z direction.
  • a collector electrode 13a is formed on one surface 12a
  • an emitter electrode 13b is formed on a back surface 12b opposite to the one surface 12a.
  • the collector electrode 13a also serves as an FWD cathode electrode
  • the emitter electrode 13b also serves as an FWD anode electrode.
  • a pad (not shown) including a pad for a gate electrode is formed on the back surface 12b of the semiconductor chip 12, that is, the emitter electrode forming surface.
  • the semiconductor chip 12 corresponds to an electronic component.
  • the semiconductor chip 12 has an upper arm side semiconductor chip 12H and a lower arm side semiconductor chip 12L.
  • the semiconductor chips 12H and 12L have substantially the same planar shape, specifically, a substantially rectangular shape, and have substantially the same size and thickness.
  • the semiconductor chips 12H and 12L are arranged such that their collector electrodes 13a are on the same side in the Z direction and their emitter electrodes 13b are on the same side in the Z direction.
  • the semiconductor chips 12H and 12L are located at substantially the same height in the Z direction and are arranged side by side in the X direction.
  • the first heat sink 14 functions to dissipate the heat of the corresponding semiconductor chip 12 to the outside of the semiconductor device 10 and also functions as a wiring. For this reason, in order to ensure thermal conductivity and electrical conductivity, it is formed using at least a metal material.
  • the first heat sink 14 is also referred to as a heat radiating member. In the present embodiment, the first heat sink 14 is provided so as to include the corresponding semiconductor chip 12 in the projection view from the Z direction.
  • the first heat sink 14 is electrically connected to the collector electrode 13 a of the corresponding semiconductor chip 12 via the solder 15. Most of the first heat sink 14 is covered with the sealing resin body 11. Of the surface of the first heat sink 14, a heat radiating surface 14 a opposite to the semiconductor chip 12 is exposed from the sealing resin body 11. Specifically, the heat radiation surface 14a is substantially flush with the surface 11a. Of the surface of the first heat sink 14, the portion excluding the connection portion with the solder 15 and the heat radiation surface 14 a is covered with the sealing resin body 11.
  • the first heat sink 14 includes a first heat sink 14H on the upper arm side and a first heat sink 14L on the lower arm side.
  • the solder 15 also has an upper arm side solder 15H and a lower arm side solder 15L.
  • the first heat sink 14H is connected to the collector electrode 13a of the semiconductor chip 12H via the solder 15H.
  • the first heat sink 14L is connected to the collector electrode 13a of the semiconductor chip 12L via the solder 15L.
  • the first heat sinks 14H and 14L are arranged side by side in the X direction and are arranged at substantially the same position in the Z direction.
  • the heat radiation surfaces 14a of the first heat sinks 14H and 14L are exposed from the one surface 11a of the sealing resin body 11 and are arranged in the X direction.
  • the joint portion 16 is connected to the first heat sink 14L on the lower arm side.
  • the joint portion 16 is a portion that electrically relays the first heat sink 14L and a second heat sink 19H described later.
  • the joint portion 16 is provided integrally with the first heat sink 14L by processing the same metal plate.
  • the joint portion 16 is provided thinner than the first heat sink 14L so as to be covered with the sealing resin body 11.
  • the joint portion 16 is substantially flush with the surface of the first heat sink 14L on the semiconductor chip 12H side.
  • the joint 16 extends from the vicinity of one end in the Y direction of the first heat sink 14L toward the second heat sink 19H.
  • the joint portion 16 has two bent portions.
  • the terminal 17 is interposed between the corresponding semiconductor chip 12 and the second heat sink 19. Since the terminal 17 is located in the middle of the heat conduction and electric conduction path between the semiconductor chip 12 and the second heat sink 19, at least a metal material (for example, copper) is used to ensure the heat conduction and the electric conduction. Is formed.
  • the terminal 17 is disposed to face the emitter electrode 13 b and is electrically connected to the emitter electrode 13 b through the solder 18.
  • the terminal 17 has an upper arm side terminal 17H and a lower arm side terminal 17L.
  • the solder 18 includes an upper arm side solder 18H and a lower arm side solder 18L.
  • the terminal 17H is connected to the emitter electrode 13b of the semiconductor chip 12H via the solder 18H.
  • the terminal 17L is connected to the emitter electrode 13b of the semiconductor chip 12L via the solder 18L.
  • the second heat sink 19 functions not only to dissipate the heat of the corresponding semiconductor chip 12 to the outside of the semiconductor device 10, but also to function as a wiring. For this reason, like the 1st heat sink 14, in order to ensure thermal conductivity and electrical conductivity, it forms using a metal material at least.
  • the second heat sink 19 is also referred to as a heat radiating member. In the present embodiment, the second heat sink 19 is provided so as to include the corresponding semiconductor chip 12 in the projection view from the Z direction.
  • the second heat sink 19 is electrically connected to the emitter electrode 13b of the corresponding semiconductor chip 12. Specifically, the emitter electrode 13 b is electrically connected to the solder 18, the terminal 17, and the solder 20. Most of the second heat sink 19 is covered with the sealing resin body 11. Of the surface of the second heat sink 19, the heat radiating surface 19 a opposite to the semiconductor chip 12 is exposed from the sealing resin body 11. Specifically, the heat radiation surface 19a is substantially flush with the back surface 11b. Of the surface of the second heat sink 19, a portion excluding the connection portion with the solder 20 and the heat radiating surface 19 a is covered with the sealing resin body 11. The second heat sink 19 corresponds to a conductive member other than the external connection terminals.
  • the second heat sink 19 includes a second heat sink 19H on the upper arm side and a second heat sink 19L on the lower arm side.
  • the solder 20 also has an upper arm side solder 20H and a lower arm side solder 20L.
  • the second heat sink 19H and the terminal 17H are connected via the solder 20H.
  • the second heat sink 19L and the terminal 17L are connected via the solder 20L.
  • the second heat sinks 19H and 19L are arranged side by side in the X direction and are arranged at substantially the same position in the Z direction.
  • the heat radiating surface 19a of 2nd heat sink 19H, 19L is exposed from the back surface 11b of the sealing resin body 11, and is located in a line with the X direction mutually.
  • the second heat sinks 19H and 19L have a common shape.
  • the second heat sink 19H and the second heat sink 19L are arranged so as to be symmetrical twice.
  • the second heat sink 19 has a substantially L-shaped plane, and has a main body 190 connected to the corresponding terminal 17 via the solder 20 and an extending portion 191 extending from the main body 190. is doing.
  • the extended portion 191 is integrally provided with the main body 190 by processing the same metal plate.
  • the extending portion 191 is provided thinner than the main body portion 190 so as to be covered with the sealing resin body 11.
  • the extending portion 191 is connected to the main body 190 so as to be substantially flush with the surface of the main body 190 on the semiconductor chip 12 side. Further, the second heat sink 19 is arranged so that the extending direction of the extending part 191 is along the X direction.
  • the second heat sink 19 includes, as the main body 190, an upper arm main body 190H and a lower arm main body 190L. Further, as the extending portion 191, an extending portion 191H on the upper arm side and an extending portion 191L on the lower arm side are provided. Then, in the X direction, the two second heat sinks 19H and 19L are arranged such that the extended portion 191H faces the main body portion 190L and the extended portion 191L faces the main body portion 190H. In other words, the two second heat sinks 19H and 19L are arranged so that the extending portions 191H and 191L are arranged side by side in the Y direction.
  • the extended portion 191H overlaps the tip end portion of the joint portion 16 in the projection view from the Z direction.
  • the extending portion 191 ⁇ / b> H and the joint portion 16 are connected via the solder 21.
  • the main terminal 22 is connected to the high potential power line 5. For this reason, the main terminal 22 is also referred to as a high potential power supply terminal or a P terminal.
  • the main terminal 22 is electrically connected to the first heat sink 14H, extends in the Y direction, and protrudes from the side surface 11c of the sealing resin body 11 to the outside.
  • the main terminal 22 is integrally provided with the first heat sink 14H by processing the same metal plate.
  • the main terminal 22 is connected to one end of the first heat sink 14H in the Y direction, and the main terminal 22 and the first heat sink 14H extend in the Y direction.
  • the main terminal 22 and the first heat sink 14H that are integrally connected correspond to an external connection terminal.
  • the main terminal 22 corresponds to an external connection terminal.
  • the main terminal 23 is connected to the output line 7 of the motor 3. For this reason, the main terminal 23 is also referred to as an output terminal or an O terminal.
  • the main terminal 23 is electrically connected to the first heat sink 14L, extends in the Y direction, and protrudes from the same side surface 11c as the main terminal 22.
  • the main terminal 23 is integrally provided with the first heat sink 14L by processing the same metal plate.
  • the main terminal 23 is connected to one end of the first heat sink 14L in the Y direction, and the main terminal 23 and the first heat sink 14L extend in the Y direction.
  • the main terminal 23 and the first heat sink 14L that are integrally connected also correspond to external connection terminals. When the main terminal 23 is provided as a separate member from the first heat sink 14L, the main terminal 23 corresponds to an external connection terminal.
  • the main terminal 24 is connected to the low potential power line 6. For this reason, the main terminal 24 is also referred to as a low potential power supply terminal or an N terminal.
  • the main terminal 24 is disposed so as to overlap with the extending portion 191L of the second heat sink 19L in the projection view from the Z direction.
  • the main terminal 24 is disposed on the semiconductor chip 12 side with respect to the extending portion 191L in the Z direction.
  • the main terminal 24 and the extended portion 191L are also connected via the solder 21.
  • the main terminal 24 also corresponds to an external connection terminal.
  • the main terminal 24 extends in the Y direction and protrudes from the same side surface 11 c as the main terminals 22 and 23.
  • the protruding portions from the sealing resin body 11 in the main terminals 22, 23, 24 are arranged at substantially the same position in the Z direction.
  • the main terminal 22, the main terminal 24, and the main terminal 23 are arranged in this order.
  • the signal terminal 25 is electrically connected to the pad of the corresponding semiconductor chip 12 through the bonding wire 26.
  • an aluminum-based bonding wire 26 is employed.
  • the signal terminal 25 extends in the Y direction and protrudes from the side surface 11 d of the sealing resin body 11 to the outside. Specifically, the main terminals 22, 23, 24 protrude to the outside from the side surface 11 d opposite to the side surface 11 c from which the main terminals 22, 23, 24 protrude.
  • the signal terminal 25 also corresponds to an external connection terminal.
  • the signal terminal 25 has an upper arm side signal terminal 25H and a lower arm side signal terminal 25L.
  • the signal terminal 25H is connected to the pad of the semiconductor chip 12H, and the signal terminal 25L is connected to the pad of the semiconductor chip 12L.
  • the first heat sinks 14H and 14L, the joint portion 16, the main terminals 22, 23 and 24, and the signal terminal 25 are made of the same metal plate. That is, the lead frame 27 includes the first heat sinks 14H and 14L, the joint portion 16, the main terminals 22, 23 and 24, and the signal terminal 25.
  • the semiconductor device 10 of this embodiment has through holes 28, 29, and 30.
  • the through hole 28 is formed in the main terminal 22 in order to position the lead frame 27 described above.
  • the through hole 28 is formed in a portion of the main terminal 22 that is not covered with the sealing resin body 11.
  • the through hole 29 is formed in the vicinity of the connecting portion between the first heat sinks 14H and 14L and the main terminals 22 and 23 in order to suppress the peeling of the sealing resin body 11.
  • the through-hole 29 is filled with the sealing resin body 11.
  • the through hole 30 is formed in the signal terminal 25 in order to suppress peeling of the sealing resin body 11.
  • the through-hole 30 is filled with the sealing resin body 11.
  • the sealing resin body 11 allows the semiconductor chip 12, a part of the first heat sink 14, the joint portion 16, the terminal 17, a part of the second heat sink 19, the main terminal 22, A part of 23 and 24 and a part of the signal terminal 25 are integrally sealed.
  • the semiconductor device 10 the two semiconductor chips 12H and 12L constituting the upper and lower arms for one phase are sealed by the sealing resin body 11. For this reason, the semiconductor device 10 is also referred to as a 2 in 1 package.
  • the first heat sink 14 and the second heat sink 19 are cut together with the sealing resin body 11. Therefore, the one surface 11a and the heat radiating surface 14a are cutting surfaces.
  • the heat radiation surfaces 14a of the first heat sinks 14H and 14L are located in the same plane and are substantially flush with the one surface 11a of the sealing resin body 11.
  • the back surface 11b and the heat dissipation surface 19a are cutting surfaces.
  • the heat radiation surfaces 19a of the second heat sinks 19H and 19L are located in the same plane and are substantially flush with the back surface 11b of the sealing resin body 11.
  • the semiconductor device 10 has a double-sided heat dissipation structure in which the heat dissipation surfaces 14 a and 19 a are both exposed from the sealing resin body 11.
  • FIG. 5 shows the lead frame 27 in the semiconductor device 10.
  • FIG. 5 is a plan view, for the sake of clarity, hatching is given to the high adhesion portion 43 described later. 5 and 6, the outer peripheral end 11e of the sealing resin body 11 is indicated by a broken line in order to clarify the positional relationship.
  • the semiconductor chip 12H the solders 15H, 18H, and 20H, the terminal 17H, and the second heat sink 19H (main body portion 190H) are omitted.
  • the second heat sink 19L (extending portion 191L) and the solder 21 are omitted.
  • the bonding wire 26 is omitted.
  • the lead frame 27 includes the first heat sinks 14H and 14L, the joint portion 16, the main terminals 22, 23 and 24, and the signal terminal 25. That is, the lead frame 27 is an external connection terminal including the first heat sink 14H and the main terminal 22, an external connection terminal including the first heat sink 14L and the main terminal 23, a main terminal 24 which is an external connection terminal, and also an external connection terminal. A signal terminal 25 is provided.
  • the lead frame 27 has a connection surface 40 and a back surface 41 opposite to the connection surface 40 in the Z direction.
  • Each external connection terminal has an electrical connection portion 40 a with the semiconductor chip 12 on the connection surface 40.
  • the first heat sink 14H has a connection portion 40a, and the collector electrode 13a of the semiconductor chip 12H is connected to the connection portion 40a via the solder 15H.
  • the first heat sink 14L has a connection portion 40a, and the collector electrode 13a of the semiconductor chip 12L is connected to the connection portion 40a via the solder 15L.
  • the joint portion 16 is connected to the first heat sink 14L, and the joint portion 16 also has a connection portion 40a.
  • a second heat sink 19H is connected to the connection portion 40a of the joint portion 16 via the solder 21. That is, the connection part 40a of the joint part 16 is electrically connected to the emitter electrode 13b of the semiconductor chip 12H.
  • a second heat sink 19L is connected to the connection portion 40a of the main terminal 24 via the solder 21. That is, the connection portion 40a of the main terminal 24 is electrically connected to the emitter electrode 13b of the semiconductor chip 12L.
  • One end of the bonding wire 26 is connected to the connection portion 40 a of each signal terminal 25. That is, the connection portion 40 a of the signal terminal 25 is electrically connected to the corresponding pad of the semiconductor chip 12.
  • the external connection terminals each have a covering portion 42 which is a portion excluding the connection portion 40a and is covered with the sealing resin body 11 as a part of the surface. Further, as the covering portion 42, a high adhesion portion 43 having a high adhesion with the sealing resin body 11 and a low adhesion portion 44 having a adhesion with the sealing resin body 11 lower than that of the high adhesion portion 43 are provided. ing. In the present embodiment, of the high contact portion 43 and the low contact portion 44, only the high contact portion 43 is the roughened surface 43a. That is, the low adhesion portion 44 is not roughened. In the present embodiment, a roughened surface 43a is formed by forming a concavo-convex oxide film 48 described later by laser light irradiation.
  • the external connection terminal (lead frame 27) includes a base material 45 formed using a metal material, and a coating 46 formed corresponding to at least the high adhesion portion 43 of the surface of the base material 45; have.
  • Cu is adopted as the material of the base material 45.
  • the coating 46 includes a metal thin film 47 and an uneven oxide film 48.
  • the metal thin film 47 is a film containing metal as a constituent material.
  • the metal thin film 47 is formed on the surface of the base member 45 on the connection surface 40 side. In the present embodiment, the metal thin film 47 is also formed on the surface on the back surface 41 side of the base material 45.
  • the metal thin film 47 is formed on the lead frame 27 except for the heat radiating surface 14a of the first heat sink 14 and the end surface of the tie bar removing portion. The metal thin film 47 is removed from the heat radiation surface 14a by cutting.
  • the metal thin film 47 is formed by plating or vapor deposition, for example.
  • the metal thin film 47 preferably includes a film containing Ni as a main component. More preferably, a configuration including an electroless Ni plating film is preferable.
  • the electroless Ni plating film contains P (phosphorus) in addition to Ni as the main component.
  • the electroless Ni plating film is thicker than the electric Ni plating film.
  • the melting point of the electroless Ni plating film (Ni-P) is about 800 degrees (° C.) depending on the P content, and the melting point of the electric Ni plating film (Ni) is about 1450 degrees (° C.). is there.
  • the electroless Ni plating film has a lower melting point, it is considered that the electroless Ni plating film is melted and evaporated by a low energy laser beam, and the film thickness of the uneven oxide film 48 is increased.
  • a plurality of concave portions 49 are locally formed on the surface of the metal thin film 47 as shown in FIG.
  • the recess 49 is formed by irradiation with pulsed laser light.
  • one recess 49 is formed for each pulse.
  • the recess 49 corresponds to a spot of laser light.
  • adjacent concave portions 49 are connected in the laser beam scanning direction.
  • the width of each recess 49 is 5 ⁇ m to 300 ⁇ m.
  • the depth of the recess 49 is 0.5 ⁇ m to 5 ⁇ m.
  • the depth of the concave portion 49 When the depth of the concave portion 49 is shallower than 0.5 ⁇ m, the surface of the metal thin film 47 is not sufficiently melted and deposited by the laser beam irradiation, and the uneven oxide film 48 is difficult to be formed. If the depth of the recess 49 is deeper than 5 ⁇ m, the surface of the metal thin film 47 is likely to be melted and scattered, and the surface formation by melting and scattering is more dominant than vapor deposition, and the uneven oxide film 48 is difficult to be formed.
  • An uneven oxide film 48 is formed on the recess 49 in the surface of the metal thin film 47.
  • the recess 49 is a trace irradiated with laser light.
  • the average film thickness of the portion where the uneven oxide film 48 is formed is thinner than the average film thickness of the portion where the uneven oxide film 48 is not formed.
  • the average film thickness of the portion where the uneven oxide film 48 is formed is also a trace of laser light irradiation.
  • the uneven oxide film 48 is made of the same metal oxide as the main component metal constituting the metal thin film 47.
  • the uneven oxide film 48 has an uneven surface continuously.
  • the uneven oxide film 48 is formed on the metal thin film 47.
  • the uneven oxide film 48 is formed by irradiating the metal thin film 47 with pulsed laser light and oxidizing the metal constituting the metal thin film 47. That is, the uneven oxide film 48 is an oxide film formed on the surface of the metal thin film 47 by oxidizing the surface layer of the metal thin film 47. For this reason, it can be said that a part of the metal thin film 47 provides the uneven oxide film 48.
  • 80% is Ni 2 O 3
  • 10% is NiO
  • 10% is Ni.
  • the main component of the uneven oxide film 48 is an oxide of Ni contained in the metal thin film 47.
  • the uneven oxide film 48 is formed on the surface of the recess 49 in the surface of the metal thin film 47.
  • the average film thickness of the uneven oxide film 48 is 10 nm to several hundred nm.
  • the uneven oxide film 48 is formed following the unevenness of the surface of the metal thin film 47 having the recesses 49. Further, irregularities are formed at a pitch finer than the width of the concave portion 49. That is, very fine irregularities are formed.
  • the plurality of convex portions 50 (columnar bodies) are formed at a fine pitch.
  • the average width of the convex portions 50 is 1 nm to 300 nm
  • the average interval between the convex portions 50 is 1 nm to 300 nm.
  • the entire surface of the connection surface 40 between the outer peripheral end 11 e and the connection portion 40 a is the high adhesion portion 43. It has become. Further, the high adhesion portion 43 surrounds the connection portion 40a. Specifically, the entire surface of the first heat sink 14H on the side of the semiconductor chip 12H excluding the connection portion 40a is the high adhesion portion 43. On the other hand, a portion of the back surface 41 excluding the heat radiating surface 14 a is a low adhesion portion 44. Of the covering portion 42, the side surface portion of the lead frame 27 is also a low adhesion portion 44.
  • the external connection terminal including the main terminal 23 has the same configuration as the external connection terminal including the main terminal 22. For this reason, a sectional view is omitted.
  • the connection surface 40 the entire surface between the outer peripheral end 11 e and the connection portion 40 a is a high adhesion portion 43.
  • the high adhesion portion 43 surrounds the connection portion 40a.
  • a portion of the back surface 41 excluding the heat radiating surface 14 a is a low adhesion portion 44.
  • the side surface portion of the lead frame 27 is also a low adhesion portion 44.
  • connection portion 40 In the main terminal 24 (N terminal), as shown in FIGS. 5 and 8, the entire surface of the connection surface 40 between the outer peripheral end 11 e and the connection portion 40 a is a high adhesion portion 43. One end side in the Y direction of the main terminal 24 is a connection portion 40a. On the other hand, the entire back surface 41 is a low adhesion portion 44. Of the covering portion 42, the side surface portion of the lead frame 27 is also a low adhesion portion 44.
  • the entire surface of the connection surface 40 between the outer peripheral end 11 e and the connection portion 40 a is a high adhesion portion 43. Further, the entire surface between the corresponding end on the semiconductor chip 12 side and the connection portion 40 a is a high adhesion portion 43. That is, the connecting portion 40 a is sandwiched between the high adhesion portions 43 in the Y direction. On the other hand, the entire back surface 41 is a low adhesion portion 44. Of the covering portion 42, the side surface portion of the lead frame 27 is also a low adhesion portion 44.
  • the semiconductor device 10 described above can be formed by the following manufacturing method.
  • each element constituting the semiconductor device 10 is prepared. That is, the lead frame 27 having the first heat sink 14, the joint portion 16, the main terminals 22, 23, 24, and the signal terminal 25, the terminal 17, and the second heat sink 19 are prepared.
  • the lead frame 27 having the metal thin film 47 formed on the surface of the substrate 45 is prepared.
  • a lead frame 27 on which an electroless Ni plating film is formed as the metal thin film 47 is prepared. At this time, the thickness of the electroless Ni film is about 10 ⁇ m.
  • a concavo-convex oxide film 48 is formed by irradiation with laser light.
  • the portion where the high adhesion portion 43 is formed is irradiated with pulsed laser light to melt and evaporate the surface of the metal thin film 47.
  • Pulsed laser light energy density is large 100 J / cm 2 or less than 0 J / cm 2, the pulse width is adjusted to be equal to or less than 1 ⁇ seconds.
  • a YAG laser, a YVO 4 laser, a fiber laser, or the like can be employed.
  • the energy density may be 1 J / cm 2 or more.
  • the metal thin film 47 can be processed even at about 5 J / cm 2 , for example.
  • the energy density is also referred to as pulse fluence.
  • the laser light source and the lead frame 27 are relatively moved to irradiate the formation region of the high adhesion portion 43 with the laser light.
  • the laser beam is scanned, and the laser beam is irradiated to a lattice point having a predetermined pitch in the XY coordinates. Further, the laser beam is scanned in the X direction so that adjacent laser beam spots (irradiation range by one pulse) partially overlap in the X direction. Further, the laser beam is scanned in the Y direction so that adjacent laser beam spots partially overlap in the Y direction. In this way, the laser beam is irradiated to melt and vaporize the surface of the metal thin film 47, thereby forming a recess 49 on the surface of the metal thin film 47.
  • the average thickness of the portion irradiated with the laser light is thinner than the average thickness of the portion not irradiated with the laser light.
  • the plurality of concave portions 49 formed corresponding to the laser beam spots are continuous in the X direction and also in the Y direction. Thereby, the recessed part 49 which is a laser irradiation trace becomes scale shape, for example.
  • the molten metal thin film 47 is solidified. Specifically, the metal thin film 47 which has been melted and vaporized is deposited on the portion irradiated with the laser light and its peripheral portion. In this way, by depositing the metal thin film 47 which has been melted and vaporized, an uneven oxide film 48 is formed on the surface of the metal thin film 47.
  • the irradiation of the laser beam the energy density large and 150 J / cm 2 than 100 J / cm 2, when the 300 J / cm 2, uneven oxide film 48 is not formed. Further, the uneven oxide film 48 is not formed even when continuous oscillation laser light is irradiated instead of pulse oscillation.
  • connection body The upper arm side connection body will be described as an example.
  • the solder 15H is disposed on the connection portion 40a of the connection surface 40 of the first heat sink 14H, and the semiconductor chip 12H is disposed on the solder 15H.
  • a terminal 17H in which solders 18H and 20H are arranged in advance on both sides as solder is arranged so that the solder 18H is on the semiconductor chip 12H side.
  • the quantity which can absorb the height variation in the semiconductor device 10 is arrange
  • solder 15H, 18H, and 20H are reflowed (1st reflow) to connect the semiconductor chip 12H and the first heat sink 14H via the solder 15H. Further, the semiconductor chip 12H and the terminal 17H are connected through the solder 18H. Since there is no second heat sink 19H to be connected yet, the solder 20H has a shape that rises with the center of the surface facing the second heat sink 19H as a vertex due to surface tension.
  • connection body on the lower arm side can be formed in the same manner.
  • the solder 21 is disposed on the surface of the joint portion 16 facing the extended portion 191H before reflow.
  • the solder 21 as in the case of the solder 20, an amount capable of absorbing the height variation in the semiconductor device 10 is arranged.
  • the signal terminal 25 and the corresponding pad of the semiconductor chip 12 are connected by the bonding wire 26.
  • one end of the bonding wire 26 is bonded to the connection portion 40 a of the signal terminal 25 by an ultrasonic bonding method. That is, the bonding wire 26 and the metal thin film 47 are bonded. Thereby, the semiconductor chip 12 and the signal terminal 25 are electrically connected via the bonding wire 26.
  • the above-described connecting bodies and the corresponding second heat sinks 19 are connected via the solder 20. Further, the connection body of the upper arm and the connection body of the lower arm are connected via the solder 21. Further, the main terminal 24 and the extending portion 191L are connected via the solder 21. That is, the solders 20 and 21 are simultaneously reflowed (2nd reflow).
  • the second heat sinks 19H and 19L are arranged on a pedestal (not shown) so that the heat radiation surface 19a faces downward.
  • a solder foil is disposed as the solder 21 on the extending portion 191L of the second heat sink 19L.
  • an amount capable of absorbing the height variation in the semiconductor device 10 is arranged. Note that solder may be preliminarily soldered on the main terminal 24.
  • each connection body is arranged on the second heat sinks 19H and 19L so that the terminals 17H and 17L face the corresponding second heat sinks 19H and 19L.
  • One of the solders 21 is sandwiched between the joint part 16 and the extending part 191H.
  • the other side of the solder 21 is sandwiched between the extending portion 191L and the main terminal 24.
  • 2nd reflow is performed with the second heat sinks 19H and 19L facing down.
  • the load of the first heat sinks 14H and 14L is applied so that the height of the semiconductor device 10 becomes a predetermined height.
  • a spacer (not shown) is arranged between the main body portions 190H and 190L of the second heat sinks 19H and 19L and the base, and the main body portions 190H and 190L and the base are brought into contact with the spacer. In this way, the height of the semiconductor device 10 is set to a predetermined height.
  • the amount of solder 20H, 20L capable of absorbing the height variation is arranged between the terminals 17H, 17L and the second heat sinks 19H, 19L. Therefore, in the second reflow, the solders 20H and 20L between the terminals 17H and 17L and the second heat sinks 19H and 19L are not insufficient, and a reliable connection can be made. Further, an amount of solder 21 that can absorb the height variation is disposed between the extending portion 191 ⁇ / b> H and the joint portion 16. Therefore, in the 2nd reflow, the solder 21 between the extending portion 191H and the joint portion 16 is not insufficient, and a reliable connection can be performed.
  • an amount of solder 21 capable of absorbing the height variation is disposed between the extending portion 191L and the main terminal 24. Therefore, in 2nd reflow, the solder 21 between the extending portion 191L and the main terminal 24 is not insufficient, and a reliable connection can be made.
  • 1st reflow and 2nd reflow are assumed to be reflow in a hydrogen atmosphere.
  • the natural oxide film on the metal surface unnecessary for soldering can be removed by reduction. Therefore, fluxless solder can be used as the solders 15, 18, 20, and 21.
  • it can suppress that a void arises in the solder 15,18,20,21 by pressure reduction.
  • the uneven oxide film 48 is also reduced in thickness by reduction, the uneven oxide film 48 having a desired thickness is formed by laser light irradiation so that the uneven oxide film 48 remains even if reduced.
  • the metal thin film 47 includes an electroless Ni plating film because the uneven oxide film 48 can be made thicker than the electric Ni plating film.
  • the sealing resin body 11 is molded by a transfer mold method.
  • the sealing resin body 11 is molded so that the first heat sink 14 and the second heat sink 19 are completely covered.
  • the heat radiation surfaces 14 a and 19 a of the first heat sink 14 and the second heat sink 19 are exposed.
  • the heat radiation surfaces 14a and 19a become cutting surfaces.
  • the one surface 11a and the back surface 11b of the sealing resin body 11 also become cutting surfaces.
  • the heat radiating surface 14a and the one surface 11a become substantially flush.
  • the heat radiating surface 19a and the back surface 11b are substantially flush.
  • the sealing resin body 11 may be molded in a state where the heat radiation surfaces 14a and 19a of the first heat sink 14 and the second heat sink 19 are pressed against and closely adhered to the cavity wall surface of the molding die. In this case, when the sealing resin body 11 is molded, the heat radiating surface 14a. 19 a is exposed from the sealing resin body 11. For this reason, the cutting after shaping
  • the semiconductor device 10 can be obtained.
  • each external connection terminal has a covering portion 42 that is a portion excluding the connection portion 40a and is covered with the sealing resin body 11 as a part of the surface. Further, as the covering portion 42, a high adhesion portion 43 having a high adhesion with the sealing resin body 11 and a low adhesion portion 44 having a adhesion with the sealing resin body 11 lower than that of the high adhesion portion 43 are provided. ing.
  • the high adhesion portion 43 is a roughened surface 43 a made of the uneven oxide film 48. Since the surface has irregularities, the contact area with the sealing resin body 11 increases. Furthermore, the sealing resin body 11 is entangled with the unevenness of the uneven oxide film 48, and an anchor effect is produced. Thereby, the high adhesion portion 43 generates a high adhesion force to the sealing resin body 11. A strong connection structure is formed between the high adhesion portion 43 and the sealing resin body 11. On the other hand, the low adhesion portion 44 is not roughened. Therefore, the low contact portion 44 produces a lower contact force with respect to the sealing resin body 11 than the high contact portion 43. A connection structure weaker than that of the high adhesion portion 43 is formed between the low adhesion portion 44 and the sealing resin body 11.
  • FIG. 10 shows a connection structure between the main terminal 24 which is an external connection terminal and the bus bar 8.
  • the main terminal 24 will be described as an example.
  • the main terminal 24 is illustrated in a simplified manner.
  • the main terminal 24 in the power converter 1, the main terminal 24 is welded to the bus bar 8 and is electrically connected to the smoothing capacitor 4 via the bus bar 8.
  • the shortest distance between the fixed portion of the main terminal 24 to the bus bar 8 and the fixed portion of the main terminal 24 by the sealing resin body 11 is the semiconductor in the Y direction of the bus bar 8.
  • the distance L1 is from the end on the apparatus 10 side to the outer peripheral end 11e.
  • the bus bar 8 is bonded to the back surface 41, but may be bonded to the connection surface 40.
  • the main terminal 24 When thermal stress or the like based on vehicle vibration or a difference in linear expansion coefficient acts on the main terminal 24 via the bus bar 8, the main terminal 24 has its own plate thickness direction, that is, the Z direction, as indicated by a white arrow in FIG. Vibrate.
  • the sealing resin body 11 When the main terminal 24 vibrates, the sealing resin body 11 is peeled at least partially from the outer peripheral end 11e of the low adhesion portion 44.
  • Reference numeral 11 f indicates a peeling portion of the covering portion 42 of the main terminal 24 from which the sealing resin body 11 has been peeled off. In the present embodiment, only a partial range in the Y direction from the outer peripheral end 11e of the low adhesion portion 44 on the back surface 41 side is the peeling portion 11f.
  • the back surface 41 of the main terminal 24 is released from the restraint of the sealing resin body 11.
  • the separation of the sealing resin body 11 increases the distance between the fixed portion with the bus bar and the fixed portion with the sealing resin body 11, that is, the distance at which the main terminal 24 can substantially vibrate.
  • the vibrable distance is a distance L2 from the end of the bus bar 8 on the semiconductor device 10 side in the Y direction to the end opposite to the outer peripheral end 11e in the peeling portion 11f.
  • the high contact portion 43 and the low contact portion 44 of the external connection terminal are covered with the sealing resin body 11. Even if the sealing resin body 11 is peeled off from the low adhesion portion 44 due to vibration, it is covered with the sealing resin body 11. Therefore, the creepage distance is almost unchanged. For example, the creepage distance between the main terminal 24 and the main terminal 22 and the creepage distance between the main terminal 24 and the second heat sink 19H are almost the same before and after peeling. In this embodiment, the distance that can be substantially vibrated is not increased by eliminating a part of the covering portion of the sealing resin body. Therefore, a creepage distance can be secured.
  • the present embodiment provides the following effects.
  • the low adhesion portion 44 is provided on the back surface 41.
  • the oscillating distance L2 can be increased, and even if the sealing resin body 11 is peeled off, the distance to the connection portion 40a, that is, the so-called leak path can be increased in the extending direction of the external connection terminals.
  • the main terminal 24 even if peeling occurs in the vicinity of the outer peripheral edge 11e on the back surface 41, the peeling does not occur on the back surface 41 and the side surface between the connecting portion 40a in the extending direction. There is a part that does not occur.
  • the high adhesion portion 43 is provided at least partially from the connection portion 40a in the portion between the connection portion 40a and the outer peripheral end 11e of the sealing resin body 11 on the connection surface 40. Thereby, even if peeling occurs from the outer peripheral end 11e on the connection surface 40, the progress of the peeling to the connection portion 40a can be suppressed by the high adhesion portion 43. That is, it is possible to suppress moisture and the like from entering the connecting portion 40a.
  • the high adhesion portion 43 is provided on the entire surface between the connection portion 40a and the outer peripheral end 11e. Thereby, it can suppress that peeling arises between the outer peripheral end 11e and the connection part 40a. That is, in the extending direction of the external connection terminals, moisture or the like can be prevented from entering the connection portion 40a on the connection surface 40 side where the distance from the outer peripheral end 11e is short.
  • connection portion 40a is surrounded by the high adhesion portion 43. Therefore, it can suppress that a water
  • a roughened surface 43 a is formed as the high adhesion portion 43 by the uneven oxide film 48.
  • the uneven oxide film 48 is formed by laser light irradiation. Therefore, the high adhesion portion 43 can be formed at an arbitrary position. That is, the positional freedom is high.
  • the uneven oxide film 48 is made of a metal oxide. Therefore, the wettability with respect to the solders 15 and 21 can be made lower in the high contact portion 43 than in the low contact portion 44. Moreover, the fine unevenness
  • the thermal stress generated based on the difference in linear expansion coefficient between the sealing resin body 11 and the signal terminal 25 is concentrated on the end portion of the connection surface 40 of the signal terminal 25 on the semiconductor chip 12 side.
  • the entire surface between the corresponding end on the semiconductor chip 12 side and the connection portion 40 a is the high adhesion portion 43.
  • the present inventor conducted a terminal bending fatigue test on the main terminal 24 having the above-described configuration. At that time, the same test was performed for a comparative sample in which the low adhesion portion 44 was not provided, that is, the high adhesion portion 43 was also provided on the back surface 41 side. Except for the high adhesion portion 43 and the low adhesion portion 44, the comparative sample has the same configuration as the main terminal 24 of the present embodiment.
  • the main terminal 24 protruding from the sealing resin body 11 and having a predetermined distance (corresponding to the distance L1) from the outer peripheral end 11e has a predetermined amplitude in the plate thickness direction.
  • the load applied to the semiconductor device 10 side at this time was measured with a load cell.
  • the main terminal 24 was moved up and down (one reciprocation) once per second.
  • the temperature of the measurement environment was set to a high temperature (115 ° C.). And the frequency
  • the peeling part 11f occurred only in a part of the low adhesion part 44, that is, only in a part of the range from the outer peripheral end 11e. Thus, it became clear from the test results that the breakage of the external connection terminals can be suppressed as compared with the conventional case.
  • the roughened surface 43a formed by the uneven oxide film 48 is not limited.
  • a roughened surface 43a by roughening plating can be employed.
  • FIG. 11 corresponds to FIG. 6 and illustrates an external connection terminal including the main terminal 23.
  • a well-known material such as polyamide can be employed.
  • the covering portion 42 the portion where the polymer film 43 b is formed is the high adhesion portion 43, and the portion where the polymer film 43 b is not formed is the low adhesion portion 44.
  • the polymer film 43 b is not formed on the low adhesion portion 44. Therefore, also in this embodiment, when the main terminal 23 vibrates, the sealing resin body 11 peels at least partially from the outer peripheral end 11e of the low adhesion portion 44. Thereby, the distance which can vibrate substantially in the main terminal 23 becomes long, and breakage of the main terminal 23 can be suppressed. The same applies to external connection terminals other than the external connection terminals including the main terminal 23.
  • FIG. 12 corresponds to FIG. 7 and illustrates an external connection terminal including the main terminal 22.
  • the part to be peeled can be the low adhesion part 44. Therefore, when the main terminal 22 vibrates, it is possible to control the range in which the sealing resin body 11 peels, that is, the distance that can substantially vibrate. Therefore, the leak path to the connection part 40a can be lengthened.
  • connection surface 40 in the connection surface 40, only a part on the connection portion 40 a side among the portions between the connection portion 40 a and the outer peripheral end 11 e is the high adhesion portion 43. A portion between the high contact portion 43 and the outer peripheral end 11 e is a low contact portion 44. On the other hand, the covering portion 42 on the back surface 41 side is a high adhesion portion 43.
  • FIG. 13 also corresponds to FIG. 7 and illustrates the external connection terminals including the main terminal 22.
  • connection surface 40 only a part on the outer peripheral end 11e side is a low contact portion 44, and a portion between the low contact portion 44 and the connection portion 40a is a high contact portion 43. Therefore, intrusion of moisture or the like into the connection portion 40a can be suppressed while providing the low contact portion 44 on the connection surface 40.
  • low contact portions 44 are provided on both the connection surface 40 and the back surface 41.
  • the connection surface 40 only a part on the connection portion 40 a side among the portions between the connection portion 40 a and the outer peripheral end 11 e is the high adhesion portion 43.
  • the covering portion 42 only a part of the back surface 41 is a low adhesion portion 44.
  • the low adhesion portion 44 In the extending direction of the external connection terminals including the main terminal 22, only a part of the range from the outer peripheral end 11 e is the low adhesion portion 44.
  • a portion between the low contact portion 44 and the heat dissipation surface 14 a is a high contact portion 43 having the same configuration as the connection surface 40. That is, the low-contact portion 44 (see FIG. 12) shown in the third embodiment and the low-contact portion 44 (see FIG. 13) shown in the fourth embodiment are provided.
  • FIG. 14 also corresponds to FIG. 7 and illustrates an external connection terminal including the main terminal 22.
  • the sealing resin body 11 is peeled from at least one of the low contact portion 44 of the connection surface 40 and the low contact portion 44 of the back surface 41, so that the distance that can substantially vibrate in the main terminal 22 is increased. The breakage of the main terminal 22 can be suppressed. The same applies to external connection terminals other than the external connection terminals including the main terminal 22.
  • connection surface 40 and the back surface 41 the position where the connection surface 40 and the back surface 41 overlap each other in the projection view from the Z direction is the low adhesion portion 44. Therefore, when the sealing resin body 11 is peeled off at both the connection surface 40 and the back surface 41, the main terminal 22 is likely to vibrate. Thereby, breakage can be suppressed.
  • the number of semiconductor chips 12 is not limited.
  • the present invention can also be applied to a 1 in 1 package having only one of six semiconductor chips 12 constituting upper and lower arms for three phases, and a 6 in 1 package having six semiconductor chips 12.
  • the present invention can also be applied to a configuration in which they are formed on different chips.
  • the semiconductor device 10 has the terminal 17
  • a configuration without the terminal 17 may be used.
  • the second heat sink 19 may be provided with a protrusion that protrudes toward the emitter electrode 13b.
  • the present invention is not limited to this.
  • At least one electronic component a sealing resin body that seals the electronic component, and electrically connected to the electronic component inside the sealing resin body, a part of which is exposed to the outside from the sealing resin body and is different from each other
  • a plurality of conductive members having a potential may be provided, and the conductive member may include an external connection terminal extending from the inside of the sealing resin body to the outside.
  • the end portion on the outer peripheral end 11e side in the high-contact portion 43 is a shape along the outer peripheral end 11e, that is, a linear shape is shown.
  • the end shape of the high adhesion portion 43 is not limited to the above example.
  • the end on the outer peripheral end 11 e side of the high adhesion portion 43 may be arcuate.
  • the arcuate apex coincides with the outer peripheral end 11e. Therefore, both sides near the apex of the high contact portion 43 are low contact portions 44. According to this, it can suppress that stress concentrates locally between the sealing resin body 11 and an external connection terminal, and can suppress peeling of the sealing resin body 11 by extension.
  • connection portion 40a In the main terminal 24, an example in which one end side in the Y direction is the connection portion 40a is shown, but the present invention is not limited to this.
  • a part of the range from the end of the main terminal 24 on the semiconductor chip 12 side may be the high contact portion 43, and the connection portion 40 a may be sandwiched by the high contact portion 43 on the connection surface 40.
  • the high contact portion 43 may be provided so as to surround the connection portion 40a of the main terminal 24 and the connection portion 40a of the signal terminal 25, respectively.
  • the arrangement of the high contact portion 43 and the low contact portion 44 is not limited to the above example.
  • the covering portion 42 at least one of the connection surface 40 and the back surface 41 is provided with a low contact portion 44 along the extending direction from the outer peripheral end 11 e, and a high contact portion 43 is provided at a portion different from the low contact portion 44. It only has to be done.
  • the metal constituting the metal thin film 47 is not limited to Ni. Also, the uneven oxide film 48 is not limited to Ni oxide. The uneven oxide film 48 may be an oxide of the same metal as the metal constituting the metal thin film 47.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

電子装置は、電子部品（１２）と、電子部品を封止する封止樹脂体（１１）と、封止樹脂体の内部において電子部品と電気的に接続されており、一部が封止樹脂体から外部に露出され、互いに異なる電位とされる複数の導電部材とを備える。導電部材は、封止樹脂体の内部から外部にわたって延設された外部接続端子（１４，２２，２３，２４，２５）を含む。外部接続端子の表面は、電子部品と電気的に接続される接続部（４０ａ）と、接続部を除く部分であって封止樹脂体により覆われる部分として、封止樹脂体との接着力が高い高密着部（４３）と、封止樹脂体との接着力が高密着部よりも低い低密着部（４４）と、を有する。低密着部は、接続部を含む接続面（４０）、及び、接続面と板厚方向において反対の裏面（４１）の少なくとも一方において、封止樹脂体の外周端から外部接続端子の延設方向に沿って設けられている。

Description

電子装置 関連出願の相互参照
　本出願は、２０１６年５月１６日に出願された日本出願番号２０１６－９８１２３号に基づくもので、ここにその記載内容を援用する。
　本開示は、樹脂封止型の電子装置に関する。
　特許文献１に開示されるように、電子部品、電子部品を封止する封止樹脂体、封止樹脂体の内部において電子部品と電気的に接続されており、一部が封止樹脂体から外部に露出され、互いに異なる電位とされる複数の導電部材を備えた電子装置が知られている。導電部材は、封止樹脂体の内部から外部にわたって延設された外部接続端子を含んでいる。
　特許文献１の電子装置は、電力変換装置に用いられる。この電子装置は、電子部品として、インバータを構成するパワー半導体素子を有している。また、外部接続端子として、互いに異なる電位とされる正極端子（Ｐ端子）、負極端子（Ｎ端子）、交流端子、及び信号用端子を有している。
特開２０１５－１１２０１５号公報
　電子装置では、封止樹脂体により、互いに異なる電位とされる導電部材間（外部接続端子間）の沿面距離を確保することができる。
　また、外部接続端子は、外部機器のバスバーなどに接続される。外部接続端子における外部機器との固定部分から封止樹脂体の外周端（封止樹脂体による固定部分）までの距離が短いと、熱応力や外部からの振動伝達により外部接続端子が振動した場合に、外部接続端子が折損する虞がある。特に電力変換装置に用いられる電子装置では、インダクタス低減のために、外部機器との固定部分から封止樹脂体の外周端までの距離が短い。このため、振動により外部接続端子が折損する虞がある。
　本開示は、導電部材間の沿面距離を確保しつつ、外部接続端子の折損を抑制できる電子装置を提供することを目的とする。
　本開示の一態様によれば、電子装置は、少なくとも１つの電子部品と、電子部品を封止する封止樹脂体と、封止樹脂体の内部において電子部品と電気的に接続されており、一部が封止樹脂体から外部に露出され、互いに異なる電位とされる複数の導電部材と、を備えている。導電部材は、封止樹脂体の内部から外部にわたって延設された外部接続端子を含んでいる。外部接続端子の表面は、電子部品と電気的に接続される接続部と、接続部を除く部分であって封止樹脂体により覆われる部分として、封止樹脂体との密着力が高い高密着部と、封止樹脂体との密着力が高密着部よりも低い低密着部と、を有している。低密着部は、接続部を含む接続面、及び、接続面と板厚方向において反対の裏面の少なくとも一方において、封止樹脂体の外周端から外部接続端子の延設方向に沿って設けられている。
　これによれば、外部接続端子が外部機器に接続された状態で外部接続端子が振動した場合、低密着部の外周端から少なくとも一部において封止樹脂体が剥離する。封止樹脂体の剥離により、外部機器による外部接続端子の固定部分と封止樹脂体による外部接続端子の固定部分との間の距離、すなわち外部接続端子において実質的に振動可能な距離、が長くなる。このように、外部接続端子の振動が生じたときに、振動にともなって剥離可能な箇所を予め設けている。したがって、外部接続端子の折損を抑制することができる。
　また、外部接続端子の高密着部及び低密着部は、封止樹脂体によって覆われている。振動にともなって低密着部から封止樹脂体が剥離しても、沿面距離はほとんど変わらない。封止樹脂体による被覆部分を一部無くすことで実質的に振動可能な距離を長くするのではないため、沿面距離を確保することができる。
　以上により、導電部材間の沿面距離を確保しつつ、外部接続端子の折損を抑制することができる。
　本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。
第１実施形態の半導体装置が適用される電力変換装置の概略構成を示す図である。 第１実施形態に係る半導体装置の概略構成を示す平面図である。 図２に示す半導体装置において、封止樹脂体を省略した図である。 図２のIV-IV線に沿う断面図である。 第１実施形態に係る半導体装置のリードフレームの平面図である。 図５のVI-VI線に沿う断面図である。 図２のVII-VII線に沿う断面図である。 図２のVIII-VIII線に沿う断面図である。 図２のIX-IX線に沿う断面図である。 振動時の効果を説明するための断面図である。 第２実施形態に係る半導体装置において、主端子を含む外部接続端子を示す断面図である。 第３実施形態に係る半導体装置を示す断面図であり、図７に対応している。 第４実施形態に係る半導体装置を示す断面図であり、図７に対応している。 第５実施形態に係る半導体装置を示す断面図であり、図７に対応している。 変形例を示す平面図である。
　図面を参照しながら、複数の実施形態を説明する。複数の実施形態において、機能的に及び／又は構造的に対応する部分には同一の参照符号を付与する。以下において、半導体チップの厚み方向をＺ方向、Ｚ方向に直交し、主端子及び信号端子の延設方向をＹ方向と示す。また、Ｚ方向及びＹ方向の両方向に直交する方向をＸ方向と示す。特に断わりのない限り、上記したＸ方向及びＹ方向により規定されるＸＹ面に沿う形状を平面形状とする。
　（第１実施形態）
　先ず、図１に基づき、半導体装置が適用される電力変換装置の一例について説明する。
　図１に示す電力変換装置１は、直流電源２（バッテリ）から供給される直流電圧を、三相交流に変換して、三相交流方式のモータ３に出力するように構成されている。このような電力変換装置１は、たとえば電気自動車やハイブリッド車に搭載される。なお、電力変換装置１は、モータ３により発電された電力を、直流に変換して直流電源２に充電することもできる。図１に示す符号４は、平滑用のコンデンサである。
　電力変換装置１は、三相インバータを有している。三相インバータは、直流電源２の正極（高電位側）に接続された高電位電源ライン５と、負極（低電位側）に接続された低電位電源ライン６との間に設けられた三相分の上下アームを有している。そして、各相の上下アームが、それぞれ半導体装置１０によって構成されている。すなわち、ひとつの半導体装置１０により、一相分の上下アームが構成されている。
　半導体装置１０は、ＩＧＢＴと、該ＩＧＢＴに逆並列に接続された還流用のＦＷＤと、を備えている。本実施形態では、後述する半導体チップ１２に、ＩＧＢＴ及びＦＷＤがそれぞれ構成されている。しかしながら、ＩＧＢＴとＦＷＤが別チップに構成されても良い。本実施形態では、ｎチャネル型のＩＧＢＴを採用している。ＦＷＤのカソード電極はコレクタ電極と共通化され、アノード電極はエミッタ電極と共通化されている。
　半導体装置１０において、上アーム側のＩＧＢＴのコレクタ電極は高電位電源ライン５と電気的に接続され、エミッタ電極はモータ３への出力ライン７に接続されている。一方、下アーム側のＩＧＢＴのコレクタ電極はモータ３への出力ライン７に接続され、エミッタ電極は低電位電源ライン６と電気的に接続されている。
　なお、電力変換装置１は、上記した三相インバータに加えて、直流電源２から供給される直流電圧を昇圧する昇圧コンバータ、三相インバータや昇圧コンバータを構成するスイッチング素子の動作を制御する制御部を有してもよい。
　次に、図２～図４に基づき、半導体装置１０の概略構成について説明する。
　図２～図４に示すように、半導体装置１０は、封止樹脂体１１と、半導体チップ１２と、第１ヒートシンク１４と、継手部１６と、ターミナル１７と、第２ヒートシンク１９と、主端子２２，２３，２４と、信号端子２５と、を備えている。半導体装置１０が、樹脂封止型の電子装置に相当する。以下において、符号末尾のＨは上アーム側の要素であることを示し、末尾のＬは下アーム側の要素であることを示す。要素の一部には、上アーム、下アームを明確にするために末尾にＨ，Ｌを付与し、別の一部については、上アームと下アームとで共通符号としている。
　封止樹脂体１１は、たとえばエポキシ系樹脂からなる。封止樹脂体１１は、たとえばトランスファモールド法により成形されている。封止樹脂体１１は、平面略矩形状をなしており、Ｚ方向に直交する一面１１ａと、一面１１ａと反対の裏面１１ｂと、一面１１ａと裏面１１ｂとをつなぐ側面と、を有している。一面１１ａ及び裏面１１ｂは、たとえば平坦面となっている。封止樹脂体１１は、側面として、主端子２２，２３，２４が突出する側面１１ｃと、信号端子２５が突出する側面１１ｄと、を有している。
　半導体チップ１２は、シリコンなどの半導体基板に、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などのパワートランジスタが形成されてなる。本実施形態では、ｎチャネル型のＩＧＢＴと、当該ＩＧＢＴに逆並列に接続される転流ダイオード（ＦＷＤ）が形成されている。すなわち、半導体チップ１２に、ＲＣ（Reverse Conducting）－ＩＧＢＴが形成されている。半導体チップ１２は、平面略矩形状をなしている。
　ＩＧＢＴ及びＦＷＤは、Ｚ方向に電流が流れるように縦型構造をなしている。半導体チップ１２の板厚方向、すなわちＺ方向において、一面１２ａにはコレクタ電極１３ａが形成され、一面１２ａと反対の裏面１２ｂにはエミッタ電極１３ｂが形成されている。コレクタ電極１３ａはＦＷＤのカソード電極も兼ねており、エミッタ電極１３ｂはＦＷＤのアノード電極も兼ねている。半導体チップ１２の裏面１２ｂ、すなわちエミッタ電極形成面には、ゲート電極用のパッドを含むパッド（図示略）が形成されている。半導体チップ１２が、電子部品に相当する。
　半導体チップ１２は、上アーム側の半導体チップ１２Ｈと、下アーム側の半導体チップ１２Ｌと、を有している。半導体チップ１２Ｈ，１２Ｌは、互いにほぼ同じ平面形状、具体的には平面略矩形状をなすとともに、互いにほぼ同じ大きさとほぼ同じ厚みを有している。半導体チップ１２Ｈ，１２Ｌは、お互いのコレクタ電極１３ａがＺ方向における同じ側となり、お互いのエミッタ電極１３ｂがＺ方向における同じ側となるように配置されている。半導体チップ１２Ｈ，１２Ｌは、Ｚ方向においてほぼ同じ高さに位置するとともに、Ｘ方向において横並びで配置されている。
　第１ヒートシンク１４は、対応する半導体チップ１２の熱を半導体装置１０の外部に放熱する機能を果たすとともに、配線としての機能も果たす。このため、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成される。第１ヒートシンク１４は、放熱部材とも称される。本実施形態では、第１ヒートシンク１４が、Ｚ方向からの投影視において、対応する半導体チップ１２を内包するように設けられている。
　第１ヒートシンク１４は、対応する半導体チップ１２のコレクタ電極１３ａと、はんだ１５を介して電気的に接続されている。第１ヒートシンク１４の大部分は封止樹脂体１１によって覆われている。第１ヒートシンク１４の表面のうち、半導体チップ１２とは反対の放熱面１４ａが、封止樹脂体１１から露出されている。具体的には、放熱面１４ａが一面１１ａと略面一となっている。第１ヒートシンク１４の表面のうち、はんだ１５との接続部及び放熱面１４ａを除く部分は、封止樹脂体１１によって覆われている。
　本実施形態では、第１ヒートシンク１４が、上アーム側の第１ヒートシンク１４Ｈと、下アーム側の第１ヒートシンク１４Ｌと、を有している。また、はんだ１５も、上アーム側のはんだ１５Ｈと、下アーム側のはんだ１５Ｌと、を有している。そして、第１ヒートシンク１４Ｈが、はんだ１５Ｈを介して、半導体チップ１２Ｈのコレクタ電極１３ａと接続されている。また、第１ヒートシンク１４Ｌが、はんだ１５Ｌを介して、半導体チップ１２Ｌのコレクタ電極１３ａと接続されている。第１ヒートシンク１４Ｈ，１４Ｌは、Ｘ方向に並んで配置されるとともに、Ｚ方向においてほぼ同じ位置に配置されている。そして、第１ヒートシンク１４Ｈ，１４Ｌの放熱面１４ａが、封止樹脂体１１の一面１１ａから露出されるとともに、互いにＸ方向に並んでいる。
　図３及び図４に示すように、下アーム側の第１ヒートシンク１４Ｌには、継手部１６が連なっている。継手部１６は、第１ヒートシンク１４Ｌと後述する第２ヒートシンク１９Ｈとを、電気的に中継する部分である。本実施形態では、継手部１６が、同一の金属板を加工することで、第１ヒートシンク１４Ｌと一体的に設けられている。継手部１６は、封止樹脂体１１に被覆されるように、第１ヒートシンク１４Ｌよりも薄く設けられている。継手部１６は、第１ヒートシンク１４Ｌにおける半導体チップ１２Ｈ側の面に略面一で連なっている。継手部１６は、第１ヒートシンク１４ＬにおけるＹ方向の一端付近から、第２ヒートシンク１９Ｈに向けて延設されている。本実施形態では、図４に示すように、継手部１６が屈曲部を２箇所有している。
　ターミナル１７は、対応する半導体チップ１２と第２ヒートシンク１９との間に介在している。ターミナル１７は、半導体チップ１２と第２ヒートシンク１９との熱伝導、電気伝導経路の途中に位置するため、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料（たとえば、銅）を用いて形成されている。ターミナル１７は、エミッタ電極１３ｂに対向配置され、はんだ１８を介してエミッタ電極１３ｂと電気的に接続されている。
　本実施形態では、ターミナル１７が、上アーム側のターミナル１７Ｈと、下アーム側のターミナル１７Ｌと、を有している。また、はんだ１８が、上アーム側のはんだ１８Ｈと、下アーム側のはんだ１８Ｌと、を有している。そして、ターミナル１７Ｈが、はんだ１８Ｈを介して、半導体チップ１２Ｈのエミッタ電極１３ｂと接続されている。また、ターミナル１７Ｌが、はんだ１８Ｌを介して、半導体チップ１２Ｌのエミッタ電極１３ｂと接続されている。
　第２ヒートシンク１９は、対応する半導体チップ１２の熱を半導体装置１０の外部に放熱する機能を果たすとともに、配線としての機能も果たす。このため、第１ヒートシンク１４同様、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成される。第２ヒートシンク１９は、放熱部材とも称される。本実施形態では、第２ヒートシンク１９が、Ｚ方向からの投影視において、対応する半導体チップ１２を内包するように設けられている。
　第２ヒートシンク１９は、対応する半導体チップ１２のエミッタ電極１３ｂと電気的に接続されている。詳しくは、エミッタ電極１３ｂと、はんだ１８、ターミナル１７、及びはんだ２０を介して、電気的に接続されている。第２ヒートシンク１９の大部分は封止樹脂体１１によって覆われている。第２ヒートシンク１９の表面のうち、半導体チップ１２とは反対の放熱面１９ａが、封止樹脂体１１から露出されている。具体的には、放熱面１９ａが裏面１１ｂと略面一となっている。第２ヒートシンク１９の表面のうち、はんだ２０との接続部及び放熱面１９ａを除く部分は、封止樹脂体１１によって覆われている。第２ヒートシンク１９は、外部接続端子以外の導電部材に相当する。
　本実施形態では、第２ヒートシンク１９が、上アーム側の第２ヒートシンク１９Ｈと、下アーム側の第２ヒートシンク１９Ｌと、を有している。また、はんだ２０も、上アーム側のはんだ２０Ｈと、下アーム側のはんだ２０Ｌと、を有している。そして、第２ヒートシンク１９Ｈとターミナル１７Ｈとが、はんだ２０Ｈを介して接続されている。また、第２ヒートシンク１９Ｌとターミナル１７Ｌとが、はんだ２０Ｌを介して接続されている。第２ヒートシンク１９Ｈ，１９Ｌは、Ｘ方向に並んで配置されるとともに、Ｚ方向においてほぼ同じ位置に配置されている。そして、第２ヒートシンク１９Ｈ，１９Ｌの放熱面１９ａが、封止樹脂体１１の裏面１１ｂから露出されるとともに、互いにＸ方向に並んでいる。
　また、図３に示すように、第２ヒートシンク１９Ｈ，１９Ｌを共通形状としている。第２ヒートシンク１９Ｈと第２ヒートシンク１９Ｌは、２回対称となるように配置されている。第２ヒートシンク１９は、平面略Ｌ字状をなしており、はんだ２０を介して対応するターミナル１７に接続される本体部１９０と、本体部１９０から延設された延設部１９１と、を有している。
　延設部１９１は、同一の金属板を加工することで、本体部１９０と一体的に設けられている。延設部１９１は、封止樹脂体１１に被覆されるように、本体部１９０よりも薄く設けられている。延設部１９１は、本体部１９０における半導体チップ１２側の面と略面一となるように、本体部１９０に連なっている。また、延設部１９１の延設方向がＸ方向に沿うように、第２ヒートシンク１９が配置されている。
　本実施形態では、第２ヒートシンク１９が、本体部１９０として、上アーム側の本体部１９０Ｈと、下アーム側の本体部１９０Ｌと、を有している。また、延設部１９１として、上アーム側の延設部１９１Ｈと、下アーム側の延設部１９１Ｌと、を有している。そして、Ｘ方向において、延設部１９１Ｈが本体部１９０Ｌと対向し、延設部１９１Ｌが本体部１９０Ｈと対向するように、２つの第２ヒートシンク１９Ｈ，１９Ｌが配置されている。換言すれば、Ｙ方向において、延設部１９１Ｈ，１９１Ｌが横並びとなるように、２つの第２ヒートシンク１９Ｈ，１９Ｌが配置されている。
　延設部１９１Ｈは、Ｚ方向からの投影視において、継手部１６の先端部分と重なっている。延設部１９１Ｈと継手部１６とが、はんだ２１を介して接続されている。
　主端子２２は、高電位電源ライン５に接続される。このため、主端子２２は、高電位電源端子、Ｐ端子とも称される。主端子２２は、第１ヒートシンク１４Ｈと電気的に接続されており、Ｙ方向に延設されて、封止樹脂体１１の側面１１ｃから外部に突出している。本実施形態では、同一の金属板を加工することで、主端子２２が第１ヒートシンク１４Ｈと一体的に設けられている。主端子２２は、第１ヒートシンク１４ＨにおけるＹ方向の一端に連なっており、主端子２２及び第１ヒートシンク１４Ｈは、Ｙ方向に延設されている。一体的に連なる主端子２２及び第１ヒートシンク１４Ｈが、外部接続端子に相当する。主端子２２が、第１ヒートシンク１４Ｈとは別部材として設けられた場合、主端子２２が外部接続端子に相当する。
　主端子２３は、モータ３の出力ライン７に接続される。このため、主端子２３は、出力端子、Ｏ端子とも称される。主端子２３は、第１ヒートシンク１４Ｌと電気的に接続されており、Ｙ方向に延設されて、主端子２２と同じ側面１１ｃから外部に突出している。本実施形態では、同一の金属板を加工することで、主端子２３が第１ヒートシンク１４Ｌと一体的に設けられている。主端子２３は、第１ヒートシンク１４ＬにおけるＹ方向の一端に連なっており、主端子２３及び第１ヒートシンク１４Ｌは、Ｙ方向に延設されている。一体的に連なる主端子２３及び第１ヒートシンク１４Ｌも、外部接続端子に相当する。主端子２３が、第１ヒートシンク１４Ｌとは別部材として設けられた場合、主端子２３が外部接続端子に相当する。
　主端子２４は、低電位電源ライン６に接続される。このため、主端子２４は、低電位電源端子、Ｎ端子とも称される。主端子２４は、Ｚ方向からの投影視において、第２ヒートシンク１９Ｌの延設部１９１Ｌと重なるように配置されている。主端子２４は、Ｚ方向において、延設部１９１Ｌに対して半導体チップ１２側に配置されている。図示を省略するが、主端子２４と延設部１９１Ｌも、はんだ２１を介して接続されている。主端子２４も、外部接続端子に相当する。
　主端子２４は、Ｙ方向に延設されて、主端子２２，２３と同じ側面１１ｃから外部に突出している。主端子２２，２３，２４における封止樹脂体１１からの突出部分は、Ｚ方向において互いにほぼ同じ位置に配置されている。また、Ｘ方向において、主端子２２、主端子２４、主端子２３の順に並んで配置されている。
　信号端子２５は、対応する半導体チップ１２のパッドに、ボンディングワイヤ２６を介して電気的に接続されている。本実施形態では、アルミニウム系のボンディングワイヤ２６を採用している。信号端子２５は、Ｙ方向に延設されており、封止樹脂体１１の側面１１ｄから外部に突出している。具体的には、主端子２２，２３，２４が突出する側面１１ｃとは反対の側面１１ｄから、外部に突出している。信号端子２５も、外部接続端子に相当する。
　本実施形態では、信号端子２５が、上アーム側の信号端子２５Ｈと、下アーム側の信号端子２５Ｌと、を有している。信号端子２５Ｈは半導体チップ１２Ｈのパッドと接続され、信号端子２５Ｌは半導体チップ１２Ｌのパッドと接続されている。
　本実施形態では、第１ヒートシンク１４Ｈ，１４Ｌ、継手部１６、主端子２２，２３，２４と、及び信号端子２５が、同一の金属板から構成されている。すなわち、リードフレーム２７が、第１ヒートシンク１４Ｈ，１４Ｌ、継手部１６、主端子２２，２３，２４と、及び信号端子２５を有している。
　なお、本実施形態の半導体装置１０は、貫通孔２８，２９，３０を有している。貫通孔２８は、上記したリードフレーム２７を位置決めするために、主端子２２に形成されている。貫通孔２８は、主端子２２において、封止樹脂体１１によって被覆されない部分に形成されている。貫通孔２９は、封止樹脂体１１の剥離を抑制するために、第１ヒートシンク１４Ｈ，１４Ｌと主端子２２，２３との連結部付近に形成されている。貫通孔２９には、封止樹脂体１１が充填されている。貫通孔３０は、封止樹脂体１１の剥離を抑制するために、信号端子２５に形成されている。貫通孔３０には、封止樹脂体１１が充填されている。
　以上のように構成される半導体装置１０では、封止樹脂体１１により、半導体チップ１２、第１ヒートシンク１４の一部、継手部１６、ターミナル１７、第２ヒートシンク１９の一部、主端子２２，２３，２４の一部、及び信号端子２５の一部が、一体的に封止されている。半導体装置１０では、封止樹脂体１１によって、一相分の上下アームを構成する２つの半導体チップ１２Ｈ，１２Ｌが封止されている。このため、半導体装置１０は、２ｉｎ１パッケージとも称される。
　また、第１ヒートシンク１４及び第２ヒートシンク１９は、封止樹脂体１１とともに切削加工されている。よって、一面１１ａ及び放熱面１４ａは、切削面となっている。第１ヒートシンク１４Ｈ，１４Ｌの放熱面１４ａは、同一面内に位置するとともに、封止樹脂体１１の一面１１ａと略面一となっている。同じく、裏面１１ｂ及び放熱面１９ａは、切削面となっている。第２ヒートシンク１９Ｈ，１９Ｌの放熱面１９ａが、同一面内に位置するとともに、封止樹脂体１１の裏面１１ｂと略面一となっている。このように、半導体装置１０は、放熱面１４ａ，１９ａがともに封止樹脂体１１から露出された両面放熱構造をなしている。
　次に、図５～図９に基づき、外部接続端子の詳細構造について説明する。図５は、半導体装置１０のうち、リードフレーム２７を示している。図５は平面図ではあるが、明確化のために、後述する高密着部４３にハッチングを付与している。図５及び図６では、位置関係を明確化するために、封止樹脂体１１の外周端１１ｅを破線で示している。図７では、便宜上、半導体チップ１２Ｈ）、はんだ１５Ｈ，１８Ｈ，２０Ｈ、ターミナル１７Ｈ、及び第２ヒートシンク１９Ｈ(本体部１９０Ｈ)を省略して図示している。図８では、便宜上、第２ヒートシンク１９Ｌ（延設部１９１Ｌ）及びはんだ２１を省略して図示している。図９では、便宜上、ボンディングワイヤ２６を省略して図示している。
　上記したように、リードフレーム２７は、第１ヒートシンク１４Ｈ，１４Ｌ、継手部１６、主端子２２，２３，２４と、及び信号端子２５を有している。すなわち、リードフレーム２７は、第１ヒートシンク１４Ｈ及び主端子２２を含む外部接続端子、第１ヒートシンク１４Ｌ及び主端子２３を含む外部接続端子、外部接続端子である主端子２４、同じく外部接続端子である信号端子２５を有している。
　リードフレーム２７は、接続面４０と、接続面４０とＺ方向において反対の裏面４１と、を有している。各外部接続端子は、接続面４０に半導体チップ１２との電気的な接続部４０ａを有している。主端子２２を含む外部接続端子において、第１ヒートシンク１４Ｈが接続部４０ａを有しており、この接続部４０ａには、はんだ１５Ｈを介して半導体チップ１２Ｈのコレクタ電極１３ａが接続されている。主端子２３を含む外部接続端子において、第１ヒートシンク１４Ｌが接続部４０ａを有しており、この接続部４０ａには、はんだ１５Ｌを介して半導体チップ１２Ｌのコレクタ電極１３ａが接続されている。第１ヒートシンク１４Ｌには継手部１６が連なっており、継手部１６も接続部４０ａを有している。継手部１６の接続部４０ａには、はんだ２１を介して第２ヒートシンク１９Ｈが接続されている。すなわち、継手部１６の接続部４０ａは、半導体チップ１２Ｈのエミッタ電極１３ｂと電気的に接続されている。
　主端子２４の接続部４０ａには、はんだ２１を介して第２ヒートシンク１９Ｌが接続されている。すなわち、主端子２４の接続部４０ａは、半導体チップ１２Ｌのエミッタ電極１３ｂと電気的に接続されている。それぞれの信号端子２５の接続部４０ａには、ボンディングワイヤ２６の一端が接続されている。すなわち、信号端子２５の接続部４０ａは、対応する半導体チップ１２のパッドに電気的に接続されている。
　外部接続端子は、それぞれ表面の一部として、接続部４０ａを除く部分であって封止樹脂体１１により覆われる被覆部４２を有している。また、被覆部４２として、封止樹脂体１１との密着力が高い高密着部４３と、封止樹脂体１１との密着力が高密着部４３よりも低い低密着部４４と、を有している。本実施形態では、高密着部４３及び低密着部４４のうち、高密着部４３のみが粗化面４３ａとなっている。すなわち、低密着部４４は、粗化されていない。本実施形態では、レーザ光の照射により後述する凹凸酸化膜４８が形成されることで、粗化面４３ａとなっている。
　詳しくは、外部接続端子（リードフレーム２７）が、金属材料を用いて形成された基材４５と、基材４５の表面のうち、少なくとも高密着部４３に対応して形成された皮膜４６と、を有している。本実施形態では、基材４５の材料としてＣｕを採用している。
　皮膜４６は、金属薄膜４７と、凹凸酸化膜４８と、を有している。金属薄膜４７は、金属を構成材料とする膜である。金属薄膜４７は、基材４５において、接続面４０側の面に形成されている。本実施形態では、基材４５において、裏面４１側の面にも、金属薄膜４７が形成されている。金属薄膜４７は、リードフレーム２７において、第１ヒートシンク１４の放熱面１４ａ、及び、タイバー除去部分の端面、を除く部分に形成されている。放熱面１４ａは、切削加工により金属薄膜４７が除去されている。
　金属薄膜４７は、たとえばめっき、蒸着により形成されている。金属薄膜４７として、Ｎｉを主成分とする膜を含む構成が好ましい。より好ましくは、無電解Ｎｉめっき膜を含む構成がよい。無電解Ｎｉめっき膜は、主成分であるＮｉに加えて、Ｐ（リン）を含んでいる。
　後述するレーザ光の照射条件が同じであれば、無電解Ｎｉめっき膜のほうが、電気Ｎｉめっき膜よりも、凹凸酸化膜４８の膜厚が厚くなる。無電解Ｎｉめっき膜（Ｎｉ－Ｐ）の融点は、Ｐの含有量にもよるが約８００度（℃）程度であり、電気Ｎｉめっき膜（Ｎｉ）の融点は、約１４５０度（℃）である。このように、無電解Ｎｉめっき膜ほうが融点が低いため、低いエネルギーのレーザ光で溶融及び蒸発し、凹凸酸化膜４８の膜厚が厚くなると考えられる。
　金属薄膜４７の表面には、図６に示すように複数の凹部４９が局所的に形成されている。凹部４９は、後述するように、パルス発振のレーザ光の照射により形成されている。たとえば１パルスごとに１つの凹部４９が形成されている。凹部４９は、レーザ光のスポットに対応している。また、レーザ光の走査方向において、隣り合う凹部４９が連なっている。各凹部４９の幅は、５μｍ～３００μｍとなっている。また、凹部４９の深さは、０．５μｍ～５μｍとなっている。
　凹部４９の深さが０．５μｍより浅いと、レーザ光の照射による金属薄膜４７の表面の溶融及び蒸着が不十分となり、凹凸酸化膜４８が形成され難くなる。凹部４９の深さが５μｍよりも深いと、金属薄膜４７の表面が溶融飛散しやすくなり、蒸着よりも溶融飛散による表面形成が支配的となり、凹凸酸化膜４８が形成され難くなる。
　金属薄膜４７の表面のうち、凹部４９上には、凹凸酸化膜４８が形成されている。上記したように、凹部４９はレーザ光が照射された痕跡である。金属薄膜４７において、凹凸酸化膜４８が形成された部分の平均膜厚は、凹凸酸化膜４８が形成されていない部分の平均膜厚よりも薄くなっている。このように、金属薄膜４７において、凹凸酸化膜４８が形成された部分の平均膜厚が薄いことも、レーザ光照射の痕跡である。
　凹凸酸化膜４８は、金属薄膜４７を構成する主成分の金属と同じ金属の酸化物よりなる。凹凸酸化膜４８は、表面が連続して凹凸をなしている。凹凸酸化膜４８は、金属薄膜４７上に形成されている。凹凸酸化膜４８は、金属薄膜４７にパルス発振のレーザ光を照射し、金属薄膜４７を構成する金属を酸化することで形成されている。すなわち、凹凸酸化膜４８は、金属薄膜４７の表層を酸化することで、金属薄膜４７の表面に形成された酸化物の膜である。このため、金属薄膜４７の一部分が、凹凸酸化膜４８を提供しているとも言える。本実施形態では、凹凸酸化膜４８を構成する成分のうち、８０％がＮｉ２Ｏ３、１０％がＮｉＯ、１０％がＮｉとなっている。このように、凹凸酸化膜４８の主成分は、金属薄膜４７に含まれるＮｉの酸化物である。
　凹凸酸化膜４８は、金属薄膜４７の表面のうち、凹部４９の表面に形成されている。凹凸酸化膜４８の平均膜厚は、１０ｎｍ～数百ｎｍとなっている。凹凸酸化膜４８は、凹部４９を有する金属薄膜４７の表面の凹凸に倣って形成されている。また、凹部４９の幅よりも細かいピッチで凹凸が形成されている。すなわち、非常に微細な凹凸が形成されている。換言すれば、複数の凸部５０（柱状体）が、細かいピッチで形成されている。たとえば凸部５０の平均幅が１ｎｍ～３００ｎｍ、凸部５０間の平均間隔が１ｎｍ～３００ｎｍとなっている。
　主端子２２（Ｐ端子）を含む外部接続端子では、図５及び図７に示すように、接続面４０のうち、外周端１１ｅと接続部４０ａとの間の部分の全面が、高密着部４３となっている。また、高密着部４３が、接続部４０ａを取り囲んでいる。詳しくは、第１ヒートシンク１４Ｈにおける半導体チップ１２Ｈ側の面のうち、接続部４０ａを除く部分の全面が、高密着部４３となっている。一方、裏面４１のうち、放熱面１４ａを除く部分が、低密着部４４となっている。被覆部４２のうち、リードフレーム２７の側面部分も、低密着部４４となっている。
　主端子２３（Ｏ端子）を含む外部接続端子も、主端子２２を含む外部接続端子と同じ構成となっている。このため、断面図を省略している。接続面４０のうち、外周端１１ｅと接続部４０ａとの間の部分の全面が、高密着部４３となっている。高密着部４３は、接続部４０ａを取り囲んでいる。また、裏面４１のうち、放熱面１４ａを除く部分が、低密着部４４となっている。被覆部４２のうち、リードフレーム２７の側面部分も、低密着部４４となっている。
　主端子２４（Ｎ端子）では、図５及び図８に示すように、接続面４０のうち、外周端１１ｅと接続部４０ａとの間の部分の全面が、高密着部４３となっている。主端子２４におけるＹ方向の一端側が、接続部４０ａとなっている。一方、裏面４１の全面が、低密着部４４となっている。被覆部４２のうち、リードフレーム２７の側面部分も、低密着部４４となっている。
　信号端子２５では、図５及び図９に示すように、接続面４０のうち、外周端１１ｅと接続部４０ａとの間の部分の全面が、高密着部４３となっている。また、対応する半導体チップ１２側の端部と接続部４０ａとの間の部分の全面が、高密着部４３となっている。すなわち、Ｙ方向において、接続部４０ａが高密着部４３により挟まれている。一方、裏面４１の全面が、低密着部４４となっている。被覆部４２のうち、リードフレーム２７の側面部分も、低密着部４４となっている。
　なお、上記した半導体装置１０は、以下に示す製造方法により、形成することができる。
　先ず、半導体装置１０を構成する各要素を準備する。すなわち、第１ヒートシンク１４、継手部１６、主端子２２，２３，２４、及び信号端子２５を有するリードフレーム２７と、ターミナル１７と、第２ヒートシンク１９と、をそれぞれ準備する。この準備工程では、基材４５の表面に金属薄膜４７が形成されたリードフレーム２７を準備する。本実施形態では、金属薄膜４７として無電解Ｎｉめっき膜が形成されたリードフレーム２７を準備する。このとき、無電解Ｎｉ膜の膜厚を１０μｍ程度とする。
　次に、レーザ光を照射して凹凸酸化膜４８を形成する。金属薄膜４７の表面のうち、高密着部４３を形成する部分に、パルス発振のレーザ光を照射し、金属薄膜４７の表面を溶融及び蒸発させる。具体的には、レーザ光を照射することにより、金属薄膜４７の表面の部分を溶融させるとともに、蒸発（気化）させて、外気中に浮遊させる。パルス発振のレーザ光は、エネルギー密度が０Ｊ／ｃｍ２より大きく１００Ｊ／ｃｍ２以下で、パルス幅が１μ秒以下となるように調整される。この条件を満たすには、ＹＡＧレーザ、ＹＶＯ４レーザ、ファイバレーザなどを採用することができる。たとえばＹＡＧレーザの場合、エネルギー密度が１Ｊ／ｃｍ２以上であればよい。無電解Ｎｉめっきの場合、たとえば５Ｊ／ｃｍ２程度でも金属薄膜４７を加工することができる。なお、エネルギー密度は、パルスフルーエンスとも称される。
　このとき、レーザ光の光源とリードフレーム２７とを相対的に移動させることにより、高密着部４３の形成領域に、レーザ光を照射する。たとえば、レーザ光を走査して、ＸＹ座標における所定ピッチの格子点に、レーザ光を照射する。また、隣り合うレーザ光のスポット（１パルスによる照射範囲）がＸ方向において一部重なるようにして、Ｘ方向においてレーザ光を走査する。また、隣り合うレーザ光のスポットがＹ方向において一部重なるようにして、Ｙ方向においてレーザ光を走査する。このように、レーザ光を照射し、金属薄膜４７の表面を溶融、気化させることで、金属薄膜４７の表面には、凹部４９が形成される。金属薄膜４７のうち、レーザ光を照射した部分の平均厚みは、レーザ光を照射しない部分の平均厚みよりも薄くなる。また、レーザ光のスポットに対応して形成される複数の凹部４９は、Ｘ方向において連なるとともに、Ｙ方向においても連なる。これにより、レーザ照射痕である凹部４９は、たとえば鱗状となる。
　次いで、溶融した金属薄膜４７の部分を凝固させる。具体的には、溶融して気化した金属薄膜４７を、レーザ光が照射された部分やその周辺部分に蒸着させる。このように、溶融して気化した金属薄膜４７を蒸着させることにより、金属薄膜４７の表面上に、凹凸酸化膜４８が形成される。
　なお、レーザ光の照射において、エネルギー密度を１００Ｊ／ｃｍ２よりも大きい１５０Ｊ／ｃｍ２や、３００Ｊ／ｃｍ２とすると、凹凸酸化膜４８が形成されない。また、パルス発振ではなく、連続発振のレーザ光を照射した場合にも、凹凸酸化膜４８が形成されない。
　次いで、はんだ１５を介して半導体チップ１２と第１ヒートシンク１４を接続し、接続体を形成する。上アーム側の接続体を例に説明する。
　先ず、第１ヒートシンク１４Ｈにおける接続面４０の接続部４０ａ上に、はんだ１５Ｈを配置し、はんだ１５Ｈ上に、半導体チップ１２Ｈを配置する。次に、半導体チップ１２Ｈ上に、たとえば、予め両面にはんだ１８Ｈ，２０Ｈが迎えはんだとして配置されたターミナル１７Ｈを、はんだ１８Ｈが半導体チップ１２Ｈ側となるように配置する。はんだ２０Ｈについては、半導体装置１０における高さばらつきを吸収可能な量を配置しておく。
　そして、この積層状態で、はんだ１５Ｈ，１８Ｈ，２０Ｈをリフロー（１ｓｔリフロー）させることにより、はんだ１５Ｈを介して、半導体チップ１２Ｈと第１ヒートシンク１４Ｈとを接続する。また、はんだ１８Ｈを介して、半導体チップ１２Ｈとターミナル１７Ｈとを接続する。はんだ２０Ｈについては、接続対象である第２ヒートシンク１９Ｈがまだないので、表面張力により、第２ヒートシンク１９Ｈとの対向面の中心を頂点として盛り上がった形状となる。
　なお、下アーム側の接続体も同様に形成することができる。異なる点は、リフロー前に、継手部１６における延設部１９１Ｈとの対向面上に、はんだ２１を配置する。はんだ２１については、はんだ２０と同様に、半導体装置１０における高さばらつきを吸収可能な量を配置しておく。
　次いで、信号端子２５と対応する半導体チップ１２のパッドとを、ボンディングワイヤ２６により接続する。たとえば超音波接合法により、ボンディングワイヤ２６の一端を、信号端子２５の接続部４０ａに接合する。すなわち、ボンディングワイヤ２６と金属薄膜４７とを接合する。これにより、ボンディングワイヤ２６を介して、半導体チップ１２と信号端子２５とが電気的に接続される。
　次いで、はんだ２０を介して、上記した各接続体と対応する第２ヒートシンク１９とを接続する。また、はんだ２１を介して、上アームの接続体と下アームの接続体を接続する。さらに、はんだ２１を介して、主端子２４と延設部１９１Ｌを接続する。すなわち、はんだ２０，２１を同時にリフロー（２ｎｄリフロー）させる。
　先ず、放熱面１９ａが下になるようにして、第２ヒートシンク１９Ｈ，１９Ｌを図示しない台座上に配置する。このとき、第２ヒートシンク１９Ｌの延設部１９１Ｌ上に、はんだ２１としてたとえばはんだ箔を配置する。このはんだ２１についても、半導体装置１０における高さばらつきを吸収可能な量を配置しておく。なお、主端子２４上に予め迎えはんだをしてもよい。
　次に、ターミナル１７Ｈ，１７Ｌが対応する第２ヒートシンク１９Ｈ，１９Ｌに対向するように、各接続体を第２ヒートシンク１９Ｈ，１９Ｌ上に配置する。はんだ２１の一方は、継手部１６と延設部１９１Ｈとにより挟まれる。はんだ２１の他方は、延設部１９１Ｌと主端子２４とにより挟まれる。
　そして、第２ヒートシンク１９Ｈ，１９Ｌを下にした状態で２ｎｄリフローを行う。２ｎｄリフローでは、第１ヒートシンク１４Ｈ，１４Ｌ側から荷重を加えることで、半導体装置１０の高さが所定の高さとなるようにする。具体的には、図示しないスペーサを、第２ヒートシンク１９Ｈ，１９Ｌの本体部１９０Ｈ，１９０Ｌと台座との間に配置し、スペーサに、本体部１９０Ｈ，１９０Ｌと台座を接触させる。このようにして、半導体装置１０の高さが所定の高さとなるようにする。
　上記したように、高さばらつきを吸収可能な量のはんだ２０Ｈ，２０Ｌをターミナル１７Ｈ，１７Ｌと第２ヒートシンク１９Ｈ，１９Ｌとの間に配置している。したがって、２ｎｄリフローにおいて、ターミナル１７Ｈ，１７Ｌと第２ヒートシンク１９Ｈ，１９Ｌとの間のはんだ２０Ｈ，２０Ｌは不足せず、確実な接続を行うことができる。また、高さばらつきを吸収可能な量のはんだ２１を延設部１９１Ｈと継手部１６との間に配置している。したがって、２ｎｄリフローにおいて、延設部１９１Ｈと継手部１６との間のはんだ２１は不足せず、確実な接続を行うことができる。さらに、高さばらつきを吸収可能な量のはんだ２１を延設部１９１Ｌと主端子２４との間に配置している。したがって、２ｎｄリフローにおいて、延設部１９１Ｌと主端子２４との間のはんだ２１は不足せず、確実な接続を行うことができる。
　なお、１ｓｔリフロー及び２ｎｄリフローは、水素雰囲気下のリフローとされる。これにより、はんだ付けに不要な金属表面の自然酸化膜を、還元により除去することができる。したがって、はんだ１５，１８，２０，２１としてフラックスレスのはんだを用いることができる。また、減圧により、はんだ１５，１８，２０，２１にボイドが生じるのを抑制することができる。なお、凹凸酸化膜４８も還元により厚みが薄くなるため、還元されても凹凸酸化膜４８が残るように、レーザ光の照射により所望厚みの凹凸酸化膜４８を形成しておく。上記したように、金属薄膜４７が無電解Ｎｉめっき膜を含むと、電気Ｎｉめっき膜に較べて凹凸酸化膜４８を厚くできるため、好ましい。
　次に、トランスファモールド法により、封止樹脂体１１の成形を行う。本実施形態では、第１ヒートシンク１４及び第２ヒートシンク１９が完全に被覆されるように、封止樹脂体１１を成形する。この場合、成形した封止樹脂体１１を第１ヒートシンク１４及び第２ヒートシンク１９の一部ごと切削することにより、第１ヒートシンク１４及び第２ヒートシンク１９の放熱面１４ａ，１９ａを露出させる。このため、放熱面１４ａ，１９ａは切削面となる。また、封止樹脂体１１の一面１１ａ及び裏面１１ｂも切削面となる。そして、放熱面１４ａと一面１１ａが略面一となる。また、放熱面１９ａと裏面１１ｂが略面一となる。
　なお、第１ヒートシンク１４及び第２ヒートシンク１９の放熱面１４ａ，１９ａを成形金型のキャビティ壁面に押し当て、密着させた状態で、封止樹脂体１１を成形してもよい。この場合、封止樹脂体１１を成形した時点で、放熱面１４ａ．１９ａが封止樹脂体１１から露出される。このため、成形後の切削が不要となる。
　そして、リードフレーム２７の不要部分（タイバー）を除去することで、半導体装置１０を得ることができる。
　次に、上記した半導体装置１０の効果について説明する。
　本実施形態では、各外部接続端子が、それぞれ表面の一部として、接続部４０ａを除く部分であって封止樹脂体１１により覆われる被覆部４２を有している。また、被覆部４２として、封止樹脂体１１との密着力が高い高密着部４３と、封止樹脂体１１との密着力が高密着部４３よりも低い低密着部４４と、を有している。
　高密着部４３は、凹凸酸化膜４８よりなる粗化面４３ａとなっている。表面に凹凸を有するため、封止樹脂体１１との接触面積が増える。さらには、封止樹脂体１１が凹凸酸化膜４８の凹凸に絡みついてアンカー効果が生じる。これにより、高密着部４３は、封止樹脂体１１に対して高い密着力を生じる。高密着部４３と封止樹脂体１１との間には、強固な接続構造が形成されている。一方、低密着部４４は、粗化処理がされていない。よって、低密着部４４は、高密着部４３よりも封止樹脂体１１に対して低い密着力を生じる。低密着部４４と封止樹脂体１１との間には、高密着部４３よりも弱い接続構造が形成されている。
　図１０は、外部接続端子である主端子２４とバスバー８の接続構造を示している。以下、主端子２４を例に説明する。図１０では、主端子２４を簡素化して図示している。図１０に示すように、電力変換装置１において、主端子２４はバスバー８に溶接され、バスバー８を介して平滑用のコンデンサ４と電気的に接続されている。主端子２４が振動する前の状態で、主端子２４におけるバスバー８との固定部分と、主端子２４における封止樹脂体１１による固定部分との間の最短距離は、バスバー８のＹ方向における半導体装置１０側の端部から外周端１１ｅまでの距離Ｌ１となっている。なお、図１０では、バスバー８が裏面４１に接合されているが、接続面４０に接合されてもよい。
　車両振動や線膨張係数差に基づく熱応力などが、バスバー８を介して主端子２４に作用すると、図１０に白抜き矢印で示すように、主端子２４は自身の板厚方向、すなわちＺ方向に振動する。主端子２４が振動すると、低密着部４４の外周端１１ｅから少なくとも一部において封止樹脂体１１が剥離する。符号１１ｆは、主端子２４の被覆部４２のうち、封止樹脂体１１が剥離した剥離部を示している。本実施形態では、裏面４１側の低密着部４４のうち、外周端１１ｅからＹ方向の一部の範囲のみが、剥離部１１ｆとなっている。
　剥離部１１ｆにおいて、主端子２４の裏面４１が封止樹脂体１１の拘束から解放される。封止樹脂体１１の剥離により、バスバーとの固定部分と封止樹脂体１１による固定部分との間の距離、すなわち主端子２４において実質的に振動可能な距離、が長くなる。詳しくは、振動可能な距離が、バスバー８のＹ方向における半導体装置１０側の端部から、剥離部１１ｆにおける外周端１１ｅとは反対の端部までの距離Ｌ２となる。このように、主端子２４の振動が生じたときに、振動にともなって剥離可能な箇所を予め設けている。したがって、主端子２４の折損を抑制することができる。なお、主端子２４以外の外部接続端子についても同様である。各外部接続端子に、振動にともなって剥離可能な箇所を予め設けている。したがって、外部接続端子の折損を抑制することができる。
　また、外部接続端子の高密着部４３及び低密着部４４は、封止樹脂体１１によって覆われている。振動にともなって低密着部４４から封止樹脂体１１が剥離しても、封止樹脂体１１によって覆われている。したがって、沿面距離はほとんど変わらない。たとえば主端子２４と主端子２２との沿面距離、主端子２４と第２ヒートシンク１９Ｈとの沿面距離は、剥離前後でほとんど変わらない。本実施形態では、封止樹脂体による被覆部分を一部無くすことで実質的に振動可能な距離を長くするのではない。したがって、沿面距離を確保することができる。
　以上により、導電部材間の沿面距離を確保しつつ、外部接続端子の折損を抑制することができる。
　上記に加えて本実施形態では、以下の効果を奏する。本実施形態では、低密着部４４が、裏面４１に設けられている。これにより、振動可能な距離Ｌ２を長くするとともに、封止樹脂体１１の剥離が生じても、外部接続端子の延設方向において、接続部４０ａまでの距離、所謂リークパスを長くとることができる。たとえば主端子２４の場合、裏面４１において、外周端１１ｅ付近で剥離が生じても、延設方向において接続部４０ａまでの間には、裏面４１において剥離が生じていない部分、及び、側面において剥離が生じていない部分が存在する。
　本実施形態では、高密着部４３が、接続面４０における接続部４０ａと封止樹脂体１１の外周端１１ｅとの間の部分のうち、接続部４０ａから少なくとも一部に設けられている。これにより、接続面４０において外周端１１ｅから剥離が生じても、高密着部４３により接続部４０ａへの剥離の進展を抑制することができる。すなわち、水分等が接続部４０ａまで侵入するのを抑制することができる。特に本実施形態では、高密着部４３が、接続部４０ａと外周端１１ｅの間の部分の全面に設けられている。これにより、外周端１１ｅから接続部４０ａの間で剥離が生じるのを抑制することができる。すなわち、外部接続端子の延設方向において、外周端１１ｅからの距離が短い接続面４０側において、水分等が接続部４０ａまで侵入するのを抑制することができる。
　本実施形態では、主端子２２を含む外部接続端子、及び、主端子２３を含む外部接続端子において、接続部４０ａが高密着部４３によって取り囲まれている。これにより、接続部４０ａの周囲のあらゆる方向から、水分等が接続部４０ａまで侵入するのを抑制することができる。
　本実施形態では、高密着部４３として、凹凸酸化膜４８による粗化面４３ａが形成されている。上記したように、凹凸酸化膜４８は、レーザ光の照射によって形成される。したがって、任意の位置に高密着部４３を形成することができる。すなわち、位置自由度が高い。
　また、凹凸酸化膜４８は金属の酸化物からなる。したがって、高密着部４３において、低密着部４４よりも、はんだ１５，２１に対する濡れ性を低くすることができる。また、表面に微細な凹凸が形成されており、はんだ１５，２１が入り込み難い。このため、はんだ１５，２１との接触面積が小さくなり、はんだ１５，２１の一部は表面張力によって球状になる。すなわち、接触角が大きくなる。これによっても、はんだ１５，２１に対する濡れ性を低くすることができる。すなわち、高密着部４３（凹凸酸化膜４８）によって、はんだ１５，２１が接続部４０ａの外側に濡れ拡がるのを抑制することができる。特に、主端子２２を含む外部接続端子、及び、主端子２３を含む外部接続端子では、接続部４０ａが高密着部４３によって取り囲まれているので、はんだ１５が接続部４０ａよりも外側に濡れ拡がるのを、効果的に抑制することができる。
　また、金属薄膜４７上に凹凸酸化膜４８を形成することで、金属薄膜４７や基材４５の腐食を抑制することもできる。これにより、腐食による封止樹脂体１１の剥離を抑制することもできる。
　ところで、封止樹脂体１１と信号端子２５との線膨張係数差に基づいて生じる熱応力は、信号端子２５の接続面４０における半導体チップ１２側の端部に集中する。本実施形態では、信号端子２５の接続面４０において、対応する半導体チップ１２側の端部と接続部４０ａとの間の部分の全面が、高密着部４３となっている。これにより、半導体チップ１２側の端部から封止樹脂体１１が剥離すること、さらには封止樹脂体１１の剥離が接続部４０ａまで進展すること、を抑制することができる。すなわち、ボンディングワイヤ２６が断線するのを抑制することができる。
　本発明者は、上記した構成の主端子２４について、端子曲げ疲労試験を行った。その際、低密着部４４を有さない構成、すなわち裏面４１側にも高密着部４３を設けた比較サンプルについても、同様に試験を行った。高密着部４３及び低密着部４４を除けば、比較サンプルを本実施形態の主端子２４と同じ構成とした。
　端子曲げ疲労試験では、封止樹脂体１１から突出する主端子２４の部分であって外周端１１ｅから所定距離（距離Ｌ１に相当）の部分が、板厚方向に所定振幅となるように主端子２４を振動させ、このとき半導体装置１０側にかかる荷重をロードセルで測定した。主端子２４は、１秒で１回上下（１往復）させた。また、測定環境の温度を高温（１１５℃）とした。そして、荷重が急激に変化した回数を確認した。たとえば上記した所定距離を２ｍｍとした場合、比較サンプルでは１３４００回で急激に荷重が変化したのに対し、本実施形態の主端子２４では、４５４００回で急激に荷重が変化した。剥離部１１ｆは、低密着部４４の一部のみ、すなわち外周端１１ｅから一部の範囲のみに生じていた。このように、試験結果からも、従来に較べて外部接続端子の折損を抑制することができることが明らかとなった。
　なお、凹凸酸化膜４８による粗化面４３ａに限定されるものではない。それ以外にも、たとえば粗化めっきによる粗化面４３ａを採用することができる。
　（第２実施形態）
　本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置１０と共通する部分についての説明は省略する。
　本実施形態では、図１１に示すように、高密着部４３に、封止樹脂体１１との密着力を高める高分子膜４３ｂが形成されている。図１１は図６に対応しており、主端子２３を含む外部接続端子を例示している。高分子膜４３ｂの構成材料としては周知のもの、たとえばポリアミドを採用することができる。被覆部４２のうち、高分子膜４３ｂの形成部分は高密着部４３とされ、高分子膜４３ｂの形成されていない部分は低密着部４４となっている。
　低密着部４４には、高分子膜４３ｂが形成されていない。したがって、本実施形態でも、主端子２３が振動すると、低密着部４４の外周端１１ｅから少なくとも一部において封止樹脂体１１が剥離する。これにより、主端子２３において実質的に振動可能な距離、が長くなり、主端子２３の折損を抑制することができる。なお、主端子２３を含む外部接続端子以外の外部接続端子についても同様である。
　（第３実施形態）
　本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置１０と共通する部分についての説明は省略する。
　本実施形態では、図１２に示すように、被覆部４２において、裏面４１の一部のみが低密着部４４となっている。主端子２２を含む外部接続端子の延設方向において、外周端１１ｅから一部の範囲のみが、低密着部４４となっている。低密着部４４と放熱面１４ａとの間の部分は、接続面４０と同じ構成の高密着部４３となっている。図１２は図７に対応しており、主端子２２を含む外部接続端子を例示している。
　これによれば、剥離させたい部分のみを低密着部４４とすることができる。したがって、主端子２２が振動した際に、封止樹脂体１１が剥離する範囲、すなわち実質的に振動可能な距離を制御することができる。よって、接続部４０ａまでのリークパスを長くすることができる。
　（第４実施形態）
　本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置１０と共通する部分についての説明は省略する。
　本実施形態では、図１３に示すように、接続面４０において、接続部４０ａと外周端１１ｅとの間の部分のうち、接続部４０ａ側の一部のみが高密着部４３となっている。そして、高密着部４３と外周端１１ｅとの間の部分が、低密着部４４となっている。一方、裏面４１側の被覆部４２は、高密着部４３となっている。図１３も図７に対応しており、主端子２２を含む外部接続端子を例示している。
　このように、接続面４０側に低密着部４４を設けた場合も、主端子２２が振動すると、低密着部４４の外周端１１ｅから少なくとも一部において封止樹脂体１１が剥離する。これにより、主端子２２において実質的に振動可能な距離、が長くなり、主端子２３の折損を抑制することができる。なお、主端子２２を含む外部接続端子以外の外部接続端子についても同様である。
　また、接続面４０において、外周端１１ｅ側の一部のみを低密着部４４とし、低密着部４４と接続部４０ａとの間の部分を高密着部４３としている。したがって、接続面４０に低密着部４４を設けながらも、水分等の接続部４０ａへの侵入を抑制することができる。
　（第５実施形態）
　本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置１０と共通する部分についての説明は省略する。
　本実施形態では、図１４に示すように、接続面４０及び裏面４１の両方に低密着部４４が設けられている。接続面４０において、接続部４０ａと外周端１１ｅとの間の部分のうち、接続部４０ａ側の一部のみが高密着部４３となっている。そして、高密着部４３と外周端１１ｅとの間の部分が、低密着部４４となっている。また、被覆部４２において、裏面４１の一部のみが低密着部４４となっている。主端子２２を含む外部接続端子の延設方向において、外周端１１ｅから一部の範囲のみが、低密着部４４となっている。低密着部４４と放熱面１４ａとの間の部分は、接続面４０と同じ構成の高密着部４３となっている。すなわち、第３実施形態に示した低密着部４４（図１２参照）及び第４実施形態に示した低密着部４４（図１３参照）を備える構成となっている。図１４も図７に対応しており、主端子２２を含む外部接続端子を例示している。
　これによっても、接続面４０の低密着部４４及び裏面４１の低密着部４４の少なくとも一方から封止樹脂体１１が剥離することで、主端子２２において実質的に振動可能な距離、が長くなり、主端子２２の折損を抑制することができる。なお、主端子２２を含む外部接続端子以外の外部接続端子についても同様である。
　また、接続面４０及び裏面４１において、Ｚ方向からの投影視において、接続面４０及び裏面４１の互いに重なる位置が低密着部４４となっている。したがって、接続面４０及び裏面４１の両方で封止樹脂体１１が剥離すると、主端子２２が振動しやすくなる。これにより、折損を抑制することができる。
　本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
　上記実施形態では、半導体装置１０として、半導体チップ１２を２つ有する２ｉｎ１パッケージの例を示した。しかしながら、半導体チップ１２の個数は限定されない。たとえば三相分の上下アームを構成する６つの半導体チップ１２のうちの１つのみを有する１ｉｎ１パッケージや、６つの半導体チップ１２を有する６ｉｎ１パッケージにも適用できる。
　ＩＧＢＴとＦＷＤが同一チップに形成される例を示したが、互いに別チップに形成される構成にも適用できる。
　半導体装置１０がターミナル１７を有する例を示したが、ターミナル１７を有さない構成としてもよい。この場合、第２ヒートシンク１９に、エミッタ電極１３ｂに向けて突出する凸部を設けるとよい。
　放熱面１４ａ，１９ａが、封止樹脂体１１から露出される例を示した。しかしながら、放熱面１４ａ，１９ａが、封止樹脂体１１から露出されない構成にも適用できる。
　樹脂封止型の電子装置として半導体装置１０の例を示したが、これに限定されない。少なくとも１つの電子部品、電子部品を封止する封止樹脂体、封止樹脂体の内部において電子部品と電気的に接続されており、一部が封止樹脂体から外部に露出され、互いに異なる電位とされる複数の導電部材を備え、導電部材が、封止樹脂体の内部から外部にわたって延設された外部接続端子を含む構成であればよい。
　上記実施形態（図５参照）では、高密着部４３における外周端１１ｅ側の端部を、外周端１１ｅに沿う形状、すなわち直線状とする例を示した。しかしながら、高密着部４３の端部形状は、上記例に限定されない。たとえば図１５の変形例に示すように、高密着部４３における外周端１１ｅ側の端部を弧状としてもよい。図１５では、弧状の頂点が、外周端１１ｅに一致している。したがって、高密着部４３の頂点付近の両サイドが、低密着部４４となっている。これによれば、封止樹脂体１１と外部接続端子との間で、局所に応力が集中するのを抑制し、ひいては封止樹脂体１１の剥離を抑制することができる。
　主端子２４において、Ｙ方向の一端側を接続部４０ａとする例を示したが、これに限定されない。たとえば信号端子２５同様、主端子２４における半導体チップ１２側の端部から一部の範囲を高密着部４３とし、接続面４０において、高密着部４３により接続部４０ａを挟むようにしてもよい。
　また、主端子２２を含む外部接続端子や主端子２３を含む外部接続端子同様、主端子２４の接続部４０ａ及び信号端子２５の接続部４０ａをそれぞれ取り囲むように高密着部４３を設けてもよい。
　高密着部４３及び低密着部４４の配置は上記例に限定されない。被覆部４２において、接続面４０及び裏面４１の少なくとも一方に、外周端１１ｅから延設方向に沿って低密着部４４が設けられ、低密着部４４とは異なる部分に、高密着部４３が設けられていればよい。
　金属薄膜４７を構成する金属はＮｉに限定されない。また、凹凸酸化膜４８もＮｉの酸化物に限定されない。凹凸酸化膜４８としては、金属薄膜４７を構成する金属と同じ金属の酸化物であればよい。

 

Claims (10)

  1. 　少なくとも１つの電子部品（１２）と、
    　前記電子部品を封止する封止樹脂体（１１）と、
    　前記封止樹脂体の内部において前記電子部品と電気的に接続されており、一部が前記封止樹脂体から外部に露出され、互いに異なる電位とされる複数の導電部材と、
    を備え、
    　前記導電部材は、前記封止樹脂体の内部から外部にわたって延設された外部接続端子（１４，２２，２３，２４，２５）を含み、
    　前記外部接続端子の表面は、前記電子部品と電気的に接続される接続部（４０ａ）と、前記接続部を除く部分であって前記封止樹脂体により覆われる部分として、高密着部（４３）と、低密着部（４４）と、を有し、前記低密着部は、前記封止樹脂体との密着力が、前記高密着部の前記封止樹脂体との密着力よりも低くなっており、
    　前記低密着部は、前記接続部を含む接続面（４０）、及び、前記接続面と板厚方向において反対の裏面（４１）の少なくとも一方において、前記封止樹脂体の外周端から前記外部接続端子の延設方向に沿って設けられている電子装置。
  2. 　前記低密着部は、前記裏面に設けられている請求項１に記載の電子装置。
  3. 　前記低密着部は、前記裏面のうち、前記封止樹脂体により覆われる部分の全面に設けられている請求項２に記載の電子装置。
  4. 　前記低密着部は、前記延設方向において前記裏面の一部のみに設けられている請求項２に記載の電子装置。
  5. 　前記高密着部は、前記接続面における前記接続部と前記封止樹脂体の外周端との間の部分のうち、前記接続部から少なくとも一部に設けられている請求項１～４いずれか１項に記載の電子装置。
  6. 　前記高密着部は、前記接続面のうち、前記接続部と前記封止樹脂体の外周端との間の部分の全面に設けられている請求項５に記載の電子装置。
  7. 　前記高密着部は、前記接続面において前記接続部を取り囲んでいる請求項５又は請求項６に記載の電子装置。
  8. 　前記高密着部及び前記低密着部のうち、前記高密着部のみ、粗化面（４３ａ）となっている請求項１～７いずれか１項に記載の電子装置。
  9. 　前記高密着部及び前記低密着部のうち、前記高密着部のみに、前記封止樹脂体との密着力を高める高分子膜（４３ｂ）が設けられている請求項１～７いずれか１項に記載の電子装置。
  10. 　電力変換装置に用いられる請求項１～９いずれか１項に記載の電子装置。

     
PCT/JP2017/014897 2016-05-16 2017-04-12 電子装置 WO2017199647A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/080,756 US10692792B2 (en) 2016-05-16 2017-04-12 Electronic device
CN201780020400.0A CN108886027B (zh) 2016-05-16 2017-04-12 电子装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-098123 2016-05-16
JP2016098123A JP6686691B2 (ja) 2016-05-16 2016-05-16 電子装置

Publications (1)

Publication Number Publication Date
WO2017199647A1 true WO2017199647A1 (ja) 2017-11-23

Family

ID=60325178

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/014897 WO2017199647A1 (ja) 2016-05-16 2017-04-12 電子装置

Country Status (4)

Country Link
US (1) US10692792B2 (ja)
JP (1) JP6686691B2 (ja)
CN (1) CN108886027B (ja)
WO (1) WO2017199647A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109891575B (zh) 2016-10-18 2023-07-14 株式会社电装 电子装置及其制造方法
JP6777063B2 (ja) * 2017-12-20 2020-10-28 株式会社デンソー 電子装置およびその製造方法
US11107761B2 (en) * 2018-02-06 2021-08-31 Denso Corporation Semiconductor device
JP7069848B2 (ja) * 2018-03-06 2022-05-18 株式会社デンソー 半導体装置
JP2019186403A (ja) 2018-04-11 2019-10-24 トヨタ自動車株式会社 半導体装置
US11088046B2 (en) * 2018-06-25 2021-08-10 Semiconductor Components Industries, Llc Semiconductor device package with clip interconnect and dual side cooling
JP7155748B2 (ja) * 2018-08-22 2022-10-19 株式会社デンソー 半導体装置
JP2020047725A (ja) * 2018-09-18 2020-03-26 トヨタ自動車株式会社 半導体装置
JP6958529B2 (ja) * 2018-10-02 2021-11-02 株式会社デンソー 半導体装置
WO2020100191A1 (ja) * 2018-11-12 2020-05-22 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2020145271A (ja) * 2019-03-05 2020-09-10 トヨタ自動車株式会社 半導体装置
US20230101079A1 (en) * 2020-03-11 2023-03-30 Rohm Co., Ltd. Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58144855U (ja) * 1982-03-25 1983-09-29 日東電工株式会社 半導体装置
JPS61253845A (ja) * 1985-05-07 1986-11-11 Mitsui Toatsu Chem Inc リ−ドフレ−ム
JP2006179655A (ja) * 2004-12-22 2006-07-06 Toyota Motor Corp 半導体モジュール
JP2013115282A (ja) * 2011-11-30 2013-06-10 Hitachi Ltd 半導体装置およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4210908B2 (ja) * 2003-02-19 2009-01-21 株式会社デンソー 半導体モジュール
DE102004048201B4 (de) * 2004-09-30 2009-05-20 Infineon Technologies Ag Halbleiterbauteil mit Haftvermittlerschicht, sowie Verfahren zu deren Herstellung
WO2007061112A1 (ja) * 2005-11-28 2007-05-31 Dai Nippon Printing Co., Ltd. 回路部材、回路部材の製造方法、及び、回路部材を含む半導体装置
KR101194041B1 (ko) * 2006-12-07 2012-10-24 페어차일드코리아반도체 주식회사 고전력 반도체 패키지
CN100464416C (zh) * 2007-04-29 2009-02-25 江苏长电科技股份有限公司 防止半导体塑料封装体内元器件分层的封装方法
JP4892033B2 (ja) * 2009-05-13 2012-03-07 日立ケーブルプレシジョン株式会社 リードフレームの製造方法
JP5257350B2 (ja) 2009-12-23 2013-08-07 株式会社デンソー 車両用電力変換装置
JP5899744B2 (ja) * 2010-11-18 2016-04-06 日産自動車株式会社 定置用電力システム及び定置用電力装置の製造方法
JP5863174B2 (ja) * 2012-03-01 2016-02-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5845336B2 (ja) * 2012-03-07 2016-01-20 トヨタ自動車株式会社 半導体装置及びその製造方法
JP6305176B2 (ja) 2014-04-11 2018-04-04 三菱電機株式会社 半導体装置及び製造方法
JP6047599B2 (ja) 2014-05-21 2016-12-21 日立オートモティブシステムズ株式会社 半導体モジュール及びこれを備えた電力変換装置
JP2016062906A (ja) * 2014-09-12 2016-04-25 株式会社東芝 発光装置およびその製造方法
CN106684076B (zh) * 2015-11-05 2019-09-06 台达电子企业管理（上海）有限公司 封装结构及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58144855U (ja) * 1982-03-25 1983-09-29 日東電工株式会社 半導体装置
JPS61253845A (ja) * 1985-05-07 1986-11-11 Mitsui Toatsu Chem Inc リ−ドフレ−ム
JP2006179655A (ja) * 2004-12-22 2006-07-06 Toyota Motor Corp 半導体モジュール
JP2013115282A (ja) * 2011-11-30 2013-06-10 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2017208385A (ja) 2017-11-24
CN108886027B (zh) 2021-12-28
CN108886027A (zh) 2018-11-23
US10692792B2 (en) 2020-06-23
JP6686691B2 (ja) 2020-04-22
US20190221490A1 (en) 2019-07-18

Similar Documents

Publication Publication Date Title
WO2017199647A1 (ja) 電子装置
CN109075147B (zh) 电子装置及其制造方法
JP6578900B2 (ja) 半導体装置及びその製造方法
CN108604579B (zh) 电子装置及其制造方法
JP5076440B2 (ja) 半導体装置及び半導体装置の製造方法
US8779584B2 (en) Semiconductor apparatus
WO2017154289A1 (ja) 半導体装置及び半導体装置の製造方法
WO2013021647A1 (ja) 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法
JP2005303018A (ja) 半導体装置
US10943859B2 (en) Semiconductor device
US11742256B2 (en) Semiconductor device
JP4765853B2 (ja) 半導体装置の製造方法
WO2016092791A1 (ja) 半導体装置およびその製造方法
JP6939679B2 (ja) 半導体装置
JP7035920B2 (ja) 半導体装置および電力変換装置
JP2020198388A (ja) 半導体装置およびその製造方法
JP7327134B2 (ja) 半導体装置
US20220384321A1 (en) Semiconductor module and method for fabricating the same
JP2006245171A (ja) 電子部品モジュール
JP2022007599A (ja) 半導体装置
JP2013038310A (ja) 半導体モジュールおよびその製造方法

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17799079

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17799079

Country of ref document: EP

Kind code of ref document: A1