JP2007194553A - 回路基板とその製造方法 - Google Patents

回路基板とその製造方法 Download PDF

Info

Publication number
JP2007194553A
JP2007194553A JP2006013763A JP2006013763A JP2007194553A JP 2007194553 A JP2007194553 A JP 2007194553A JP 2006013763 A JP2006013763 A JP 2006013763A JP 2006013763 A JP2006013763 A JP 2006013763A JP 2007194553 A JP2007194553 A JP 2007194553A
Authority
JP
Japan
Prior art keywords
circuit board
main surface
hole
glass
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006013763A
Other languages
English (en)
Inventor
Kaoru Yamashita
薫 山下
Tomoyuki Futagawa
智之 二川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006013763A priority Critical patent/JP2007194553A/ja
Publication of JP2007194553A publication Critical patent/JP2007194553A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】小型薄型化及び気密性が高くかつ製造コストを抑えた回路基板とその製造方法及び電子部品を提供する。
【解決手段】本発明の回路基板は、回路基板1の厚さ方向に、第一主面Aと第二主面Bとを接続するための貫通孔2が形成され、貫通孔2の内壁と第一主面Aと第二主面Bの貫通孔2開口部周囲とに金属皮膜3が形成され、貫通孔2に金属材が充填されている。この回路基板の第一主面Aに形成された金属皮膜3に導電性接着剤11を介して電子素子7が搭載され、蓋体8により被覆されて電子部品となる。
【選択図】図3

Description

本発明は半導体素子や水晶振動子などを搭載する回路基板とその製造方法に関し、特にこの回路基板を容器の一部として使用した電子部品の気密性に関するものである。
従来から、IC、ダイオード、水晶振動子、コンデンサなどの電子部品は、小型化及び表面実装化が要求されている。最近では、そのパッケージ基材として従来から広く用いられていたセラミックに加え、ガラスやシリコンなどの無機絶縁材料が用いられ始めている。
従来の回路基板としては、セラミック基板に形成されたスルーホールに導電性組成物を充填し電気的導通部を構成していた。また、その製造方法としてはスルーホール内へ導電性組成物を充填した後、乾燥工程、熱処理工程を経て電気的導通部を形成していた。さらに、電子部品としては電子素子を搭載した回路基板を蓋体で覆い保護しているものがあった(例えば、特許文献1参照)。
図4は、特許文献1に記載された従来の回路基板を示すものである。図4において、回路基板102はセラミック材料からなる絶縁基板の所定の位置に形成されたスルーホールに、銀粒子、ガラス粉末及びビヒクル(Vehicle)を含む導電性組成物を充填し、熱処理を行って電気的導通部108が形成されている。また、導電性組成物は銀粒子とガラス粉末の合計量に対する銀粒子の含有量が、85〜90重量%の範囲で、かつ軟化温度が550〜650℃のガラス粉末を用いていた。
また、回路基板102の製造方法は無機粉末とバインダを含む複合物を焼成して、セラミックからなる平板状の絶縁基板を仕上げ加工し、絶縁基板の所定の位置に、その基板を貫通するスルーホールを後加工し、このスルーホールに、銀粒子、ガラス粉末及びビヒクルを含む導電性組成物を充填し、熱処理を行って電気的導通部108を形成するとともに、その際、導電性組成物として、銀粒子とガラス粉末の合計量に対する前記銀粒子の含有量が、85〜90重量%の範囲で、かつ軟化温度が550〜650℃のガラス粉末を使用した製造方法であった。
さらに、電子部品104は、キャビティ105及び回路基盤102表面がメタライズされた配線層107を備えた回路基板102と、回路基板102の表面を覆った蓋体103とから構成され、その内部に電子素子(水晶片)101が実装されている。回路基板102と蓋体103とは、金−錫合金、金−シリコン合金などからなる接合層109を介して接着されていた。
特開2003−101181号公報
しかし、前記従来の構成では、電気的導通部をAl23、Bi23などからなる導電性組成物を用いて形成することになる。導電性組成物はガラス粉末を主成分とし、750℃〜900℃の熱処理を要するため回路基板材料にセラミック以外を用いることが出来ない。そのため、製造コストに占める材料費の割合が大きくなり製造コストが上昇する。
また、セラミックは最小0.7μmのアルミナ粒子が集合した粒界を持つため、回路基板の厚みを150μm以下に薄くした場合、気密性を維持するのに問題がある。また、薄くすることで焼結後に基板が反るという課題を有していた。
本発明は、前記従来の課題を解決するもので、小型薄型化及び気密性が高く、かつ製造コストを抑えた回路基板とその製造方法及び電子部品を提供する。
本発明の回路基板は、絶縁基板の厚さ方向に、第一主面と第二主面とを接続するためのスルーホールが形成され、前記スルーホールの内壁と前記第一主面と前記第二主面のスルーホール開口部周囲とに導電膜が形成され、前記スルーホールに金属材が充填されている。
本発明の回路基板の製造方法は、絶縁基板の厚さ方向に、第一主面と第二主面とを接続するためのスルーホールを形成し、前記スルーホールの内壁と前記第一主面と前記第二主面のスルーホール開口部周囲とに導電膜を形成し、前記スルーホールにキャピラリーツール先端に形成した球状ワイヤを超音波併用熱圧着法により充填接合し、その前記球状ワイヤの上面をサイドに設置したツールで押し叩いて平坦部を有したバンプを形成するか、またはツールを押し叩き用ツールにきりかえて押し叩いて平坦部を有したバンプを形成することを特徴とする。
本発明の電子部品は、絶縁基板の厚さ方向に、第一主面と第二主面とを接続するためのスルーホールが形成され、前記スルーホールの内壁と前記第一主面と前記第二主面のスルーホール開口部周囲とに導電膜が形成され、前記スルーホールに金属材が充填接合され、前記第一主面に形成された導電膜に接続層を介して電子素子が搭載され、前記電子素子が蓋体により被覆されている。
本発明は、ワイヤボンダーを使用し超音波併用熱圧着法によりスルーホールに形成された導電膜と、ワイヤボンダーで形成された球状の金属材とを高速で高精度に接合することが出来る。これにより、セラミックでは困難であった小型で薄い回路基板を安価に製造することが出来る。また、この回路基板に電子素子を搭載し蓋体で被覆すれば気密性が高い電子部品を提供できる。
本発明は、絶縁基板の厚さ方向に、第一主面と第二主面とを接続するためのスルーホールが形成されている。このスルーホールの大きさは、第一主面側の直径が100μm以上150μm以下の範囲が好ましい。また、絶縁基板の厚さは、100μm以上300μm以下の範囲が好ましい。
前記スルーホールの内壁と前記第一主面と前記第二主面のスルーホール開口部周囲とに導電膜が形成されている。導電膜としては、ガラス面にスパッタリング法もしくはめっき法を用いることができる。スパッタリング法の場合はクロムまたはチタンを0.05μm以上0.1μm以下の厚さに形成することが好ましく、めっき法の場合は無電解ニッケルを1μmから2μm形成することが好ましい。最表面には金等の金属を用い、電解めっきで0.3μm以上1.0μm以下の厚さのものが好ましい。前記スルーホールには金属材が充填されている。金属としては金等の金属を用い、平均直径100μm以上150μm以下の粒子とするのが好ましい。
前記絶縁基板はガラス基板であり、前記金属材が球状であることが好ましい。前記スルーホールが、前記第一主面から前記第二主面にかけてその内壁の径が漸次小さくなっていることが好ましい。漸次小さくすることで、スルーホールの内壁の導電膜と球状ワイヤとの接合面積を大きくすることが出来、球状ワイヤの直径を小さくつまり球状ワイヤの金属材の使用量を少なくすることが出来る。スルーホールの形状は、絶縁基板の厚みが150μmの時の第一主面側の直径を100としたとき、第二主面側の直径は60以下が好ましい。
スルーホールの形成は、サンドブラスト法若しくはエッチング法で行うことができる。さらに、サンドブラストで形成したスルーホール内壁の表面はブラストのメディアにより適度に粗面が形成されており球状ワイヤとの接触面積を大きく確保することが可能となり接合強度に優れる。
本発明の回路基板の製造方法においては、スルーホールにキャピラリーツール先端に形成した球状ワイヤを超音波併用熱圧着法により充填接合する。ここで「超音波併用熱圧着法」とは熱と荷重に加えて超音波を併用する方式で、「熱圧着法」の熱(300℃以上)と荷重を加えて接合する方式に比べて低温(100〜250℃程度)で接合することが出来、ガラスエポキシ樹脂基板等の使用が可能となる。
また、超音波を併用することでスルーホール内壁に形成された導電膜と球状ワイヤとが超音波による摩擦熱で「熱圧着法」に比べより強固に接合される。この方法では球状ワイヤの上面には切断時のひげが発生し、第一主面から更に凸状態となる。この上面をツールで押し叩いて平坦部の有するバンプを形成する。前記方法においては、絶縁基板がガラス基板であり、前記充填材が球状ワイヤで超音波併用熱圧着法により充填接合するのが好ましい。
次に本発明の電子部品は、前記回路基板の第一主面に形成された導電膜に接続層を介して電子素子が搭載され、前記電子素子が蓋体により被覆されている。また絶縁基板中央に凹部が形成されているのが好ましい。この構造は、半導体素子や水晶振動子などを搭載する回路基板、特にこの回路基板を容器の一部として使用した電子部品に有用であり、特に気密性改善に適している。以下本発明の実施の形態について、図面を参照しながら説明する。
(実施の形態1)
図1は、本発明の実施の形態1における回路基板の断面図である。図1において、回路基板1は線膨張係数が30×10-7/℃〜80×10-7/℃からなる硼珪酸ガラスか無アルカリガラス、若しくは線膨張係数が80×10-7/℃〜120×10-7/℃からなるソーダガラスの基板であり、厚みは0.15mmである。
回路基板1の第一主面Aから第二主面Bにかけてその内壁の径が漸次小さくなっている貫通孔2を形成した。セラミックが1μm程度のアルミナ粒子が集合した粒界を持つ多孔質に対して、ガラスは酸化珪素分子がつながって出来た境目のない過冷却液体により特に気密性が高かった。貫通孔2は、第一主面Aから第二主面Bにかけてその内壁の径が漸次小さな形状とした。貫通孔2の直径は、第一主面が120μmで第二主面は80μmとした。
金属皮膜3は回路基板1の貫通孔2とその開口部周囲に形成した。金属皮膜3は、ガラス面にスパッタリング法もしくはめっき法を用いることができる。スパッタリング法の場合はクロムまたはチタンを0.05μm以上0.1μm以下の厚さに形成することが好ましく、めっき法の場合は無電解ニッケルを1μmから2μmの厚さに形成することが好ましい。金属皮膜3の最上面は金、銀、銅などからなり、電気めっきにより形成し、その膜厚は0.5μm〜1.0μmである。
本実施形態では金属皮膜3は無電解ニッケルめっきを1.0μm以上2.0μm以下に形成した後に最上面は金を電気めっきにより0.5μmの厚さに積層した。
ボール部4は、予め金属ワイヤより形成したボールを貫通孔2に充填した。ボール部4はワイヤボンディングに用いられている、超音波併用熱圧着法で接合されている。ボール部4の直径は120μmであり、第一主面Aから突出した平坦部15を有している。貫通孔2に形成されている金属皮膜3は、ボール部4により超音波併用熱圧着法による接合がされているので、貫通孔2の気密性が高い。
(実施の形態2)
図2A〜Eは、本発明の実施の形態2の回路基板の製造工程フローに沿った断面図である。図2A〜Eにおいて、図1と同じ構成要素については同じ符号を用い、説明を省略する。図2A〜Eにおいて、回路基板1は硼珪酸ガラス、無アルカリガラス、ソーダガラスなどのガラス基板や、アルミナ、窒化アルミニウムなどのセラミック基板や、ガラスエポキシ樹脂基板から適宜選択することが可能である。本実施の形態では絶縁性及び気密性が高いガラス基板を用いて説明する。
例えば、厚さが約0.15mmの硼珪酸ガラスからなる回路基板1にサンドブラスト法やエッチング法などを用いて貫通孔2を形成する。貫通孔2の大きさは直径100μm〜150μmで、第一主面から第二主面にかけてその内壁の径が漸次小さくなっている形状を成している(図2A)。この貫通孔2はボンディングされる金属ワイヤ5の寸法・材質、ボンディング方法に応じて、適切な寸法が選定される。
一方、回路基板1の上方に、上下動式のキャピラリーツール6を貫通孔2の位置に合わせて配置する。このキャピラリーツール6の中心に金属ワイヤ5が挿通されており、その先端部は略半球状に形成されている。金属ワイヤ5は、金、銅などからなり、回路基板1に形成され金属皮膜3の材質などに応じて、適宜選定する。ここでは金を主成分とした金属ワイヤ5を用いる。この金属ワイヤ5の太さは、例えば直径25μm〜50μmである。金ワイヤを用いた場合、耐食性が高く、また、金属皮膜3の材質すべての接合に有効である。
トーチ(図示せず)により金属ワイヤ5の先端部を加熱溶融して、ボール部4を形成する。このボール部4は、直径が金属ワイヤ5の直径の約3〜4倍程度になるから、38μmの金ワイヤの場合で約120μm程度の大きさとなる。なお、ボール部4は、金属ワイヤ5の先端部と他の電位点との間で火花放電を発生させることにより、形成することもできる。
次に、150℃〜350℃に加熱された回路基板1の貫通孔2にキャピラリーツール6の下降動に合わせY方向に超音波振動を、また、X方向に機械的な微振動を加えながら回路基板1の貫通孔2にボール部4を下向きに押圧する(図2B〜C)。
この後、キャピラリーツール6を上昇し、金属ワイヤ5を適宜の長さの部分で切断する(図2D)。このとき球状ワイヤの上面には切断時のひげが発生し、第一主面から更に凸状態となる。この上面をサイドに設置したツールで押し叩いて平坦部15の有するバンプを形成する。その後例えばトーチ(図示せず)で加熱溶断する場合には、切断部にボール部4が形成されるから回路基板1を連続して製造する場合の作業性が向上する。これにより貫通孔2が金属ワイヤ5の先端部が略半球状に形成されたボール部4により充填と同時に接合され電気的導通部を確保する。したがって、その貫通孔の気密性は従来に比べて著しく向上し、気密性が安定して維持される(図2E)。
なお、本実施の形態は平坦な回路基板1を用いて説明したが、回路基板1中央部にサンドブラスト法やエッチング法などを用いてキャビティと称される動作空間を形成しても良い。この場合、回路基板1とキャビティとが接着物を介することなく一体的に形成できるため、小型薄型化に有効である。
(実施の形態3)
図3は、本発明の実施の形態3における回路基板の断面図である。図3において、図1及び図2A〜Eと同じ構成要素については同じ符号を用い、説明を省略する。図3において、電子素子7は回路基板1に実装される半導体素子や水晶振動子などからなる電子素子である。蓋体8は電子素子7を実装後に回路基板1を被覆する蓋体であり、サンドブラスト法かエッチング法でキャビティが形成されている。また基板との接合面に金錫等の接合層を15μm施したガラス板からなる蓋体である。蓋体の厚みが0.35mmの場合キャビティの深さは0.2mmとなる。
蓋体8は透光性が高いガラス板で形成した。これによれば、電子素子7に水晶振動子を用いた場合、蓋体8を被覆した後もレーザーを水晶振動子に照射でき、水晶振動子の周波数調整をすることが可能となる。また、透光性が高いガラス板を用いることで、電子素子7に発光ダイオードなどの光半導体素子を用いることも可能となる。
キャビティ9は電子素子7の動作空間を確保するために回路基板1に形成されたキャビティで深さは30μmから50μmである。動作空間は電子素子7が水晶振動子の場合200μm以上有れば良く、光半導体素子の場合は特に限定されることは無い。キャビティ9は回路基板1に一体形成されている。接合層10は回路基板1と蓋体8とを接合する金錫めっきや金錫ペースト又は低融点ガラスからなる接合層である。
図5A〜Jは、本発明の実施の形態3における回路基板の製造ステップを示す。また、図5K〜Mは、本発明で製造した回路基板を用いた水晶振動子を搭載したパッケージの製造ステップを示す。回路基板1は硼珪酸ガラス、無アルカリガラス、ソーダガラスなどのガラス基板や、アルミナ、窒化アルミニウムなどのセラミック基板や、ガラスエポキシ樹脂基板から適宜選択することが可能であるが、実施の形態3では電子部品に悪影響を与えにくいアルカリ溶出量が0mgである無アルカリガラスを使用し、無アルカリガラスの厚さを0.15mmとした。
次に回路基板1の主面A側に、水晶振動子の動作空間を確保するため、30〜50μmのキャビティをサンドブラスト法で形成した(図5B)。次に主面A側から同じくサンドブラスト法で貫通孔2を形成するが、このとき主面A側の貫通孔の直径は120μmで主面B側の直径は80μmであり、主面Aから主面Bにかけてその内壁の径が漸次小さくなっている(図5C)。
次に回路基板1の主面Aと主面Bに導電膜を形成するが実施の形態3では、第一膜はクロムを0.1μm形成しその上にパラジウムを0.05μmスパッタリング法で形成する。その上に電解金めっきを0.5μm〜1.0μm形成する。これにより貫通孔2の内壁にも導電膜が形成される(図5D)。
次にエッチング法により第一主面Aと第二主面Bに電極を形成するが、貫通孔2の内部と電極を形成する部分にレジストを塗布し、マスキング後にエッチングすることで回路基板に必要な電子素子接続電極12と外部接続電極13と内壁とに導電膜を有する貫通孔2が形成される(図5E)。
図5F〜図5Jは、実施の形態2と同じである。ワイヤボンダー若しくはバンプボンダーを使用し、還元性雰囲気(N2ガス等)の中で300℃に加熱されたヒーター上に回路基板1を押さえガイド(図示せず)で固定し回路基板1が動かないようにセットし、ワイヤボンダーのボンディングヘッドに組み込まれた上下動式のキャピラリーツール6を貫通孔2の位置に合わせて配置する。位置合わせはワイヤーボンダーに備えられた位置認識装置によって貫通孔2の位置があらかじめ検出され自動で行う。このときの位置精度は±5μm以下が必要である。
キャピラリーツール6の中心に金属ワイヤ5が挿通されており、その先端部は略半球状に形成されている。金属ワイヤ5は、金、銅などからなり、回路基板1に形成され金属皮膜3の材質などに応じて適宜選定するが、ここでは金を主成分とした金属ワイヤ5を用いた。この金属ワイヤ5を、トーチ(図示せず)により金属ワイヤ5の先端部を加熱溶融して、ボール部4を形成する。
加熱溶融後のボール部4は、直径が金属ワイヤ5の約3〜4倍程度になるから、直径を約120μmの大きさとするため直径38μmの金ワイヤを使用した。なお、ボール部4は、金属ワイヤ5の先端部とトーチ(図示せず)との間で火花放電を発生させることにより形成している。
次に、250℃〜300℃に加熱された回路基板1の貫通孔2にキャピラリーツール6の下降動に合わせY方向に超音波振動を、また、X方向に機械的な微振動を加えながら回路基板1の貫通孔2にボール部4を下向きに100グラム〜200グラムの荷重で押圧する。この時の超音波の発振周波数は60KHzから120KHzで、印加時間は10〜50msが好ましい。また超音波振動と同時にX方向に機械的な微振動をボンディングヘッドを左右(X方向)に移動させることで得る。このときのX方向の振動幅は、5〜10μmの間で超音波の振動幅と同じ位にすることが好ましい。
この後、キャピラリーツール6を上昇し、金属ワイヤ5を適宜の長さの部分で切断する。このとき球状ワイヤの上面には切断時のひげが発生し、第一主面から更に凸状態となる。この上面をツールで押し叩いて平坦部15を有するバンプを形成する。
その後トーチ(図示せず)で加熱溶断し、切断部にボール部4が形成されるから回路基板1を連続して製造する場合の作業性が向上する。これにより貫通孔2が金属ワイヤ5の先端部が略半球状に形成されたボール部4により充填と同時に接合され電気的導通部を確保する。したがって、その貫通孔の気密性は従来に比べて著しく向上し、気密性が安定して維持される(図5J)。
図5K〜Mは本発明で製造した回路基板を用いた水晶振動子を搭載したパッケージの製造ステップである。図5Lで示すパッケージ寸法は、長胴方向長さが2.0mm、短胴方向長さが1.6mm、パッケージ厚は0.50mmであるが、本発明を用いることで、更に小型で薄型な(例えば長胴方向が1.6mmで短胴方向が1.0mm厚み0.4mm)パッケージを安価に製作することが可能となる。
図5Kでは本発明によって製作された回路基板(図5J)の第一主面Aの電子素子接続電極12に導電性接着剤11を塗布し水晶振動子を搭載している。これによって回路基板1の第二主面Bの外部接続電極13は貫通孔2の内壁に形成された金属皮膜3を介して電子素子接続電極12と導電性接着剤11によって水晶振動子と電気的に接続される。
次に真空雰囲気中で、回路基板1を位置決め用冶具(図示せず)にセット後蓋体8を位置合わせし被覆する。蓋体8の回路基板1との接続部には、接合層10が設けられているが本実施の形態3では無アルカリガラス上にスパッタリング法でクロムを0.1μm成膜し、その上にパラジウム0.05μmを成膜後に電解金めっきを0.5μm施し、更に接合材として金−錫合金めっきを10〜15μm電気めっきしている(図5L)。
次に蓋体8を5〜6×104Paで加圧しながら、290〜310℃のN2ガス雰囲気炉中で回路基板1と共に加熱する。この時の加熱時間は30秒から60秒が好ましい。これにより本発明の回路基板1と蓋体8は接合層10によって接合され、気密性に優れた水晶振動子用パッケージとなる。またこのパッケージの信頼性は、気密性ではPCT2気圧、100時間及びPCT3気圧、100時間とも問題なく、耐湿性においても60℃95%、1000時間を達成し、その他の信頼性試験でも問題なく、従来のセラミック製パッケージと同等であった。
本発明は、半導体素子や水晶振動子などを搭載する回路基板とその製造方法に関し、特にこの回路基板を容器の一部として使用した電子部品に有用であり、特に気密性改善に適している。
本発明の実施の形態1における回路基板の断面図 本発明の実施の形態2における回路基板の製造フローに沿った部分断面図 本発明の実施の形態3における電子部品の断面図 従来の電子部品の断面図 回路基板および回路基盤を用いた水晶振動子を搭載したパッケージの製造工程を示す断面図
符号の説明
1 回路基板
2 貫通孔
3 金属皮膜
4 ボール部
5 金属ワイヤ
6 キャピラリーツール
7 電子素子
8 蓋体
9 キャビティ
10 接合層
11 導電性接着剤
12 電子素子接続電極
13 外部接続電極
14 叩き用ツール
15 平坦部
101 電子素子(水晶片)
102 回路基板(セラミック基板)
103 蓋体
104 電子部品(水晶振動子)
105 キャビティ
106 スルーホール
107 配線層(メタライズ層)
108 電気的導通部
109 接合層(Au−Sn)
A 第一主面
B 第二主面

Claims (5)

  1. 絶縁基板の厚さ方向に、第一主面と第二主面とを接続するためのスルーホールが形成され、前記スルーホールの内壁と前記第一主面と前記第二主面のスルーホール開口部周囲とに導電膜が形成され、前記スルーホールに金属材が充填され、前記第一主面から突出した平坦部が形成されている回路基板。
  2. 前記絶縁基板がガラス基板である請求項1に記載の回路基板。
  3. 前記スルーホールは、前記第一主面から前記第二主面にかけてその内壁の径が漸次小さくなっている請求項1に記載の回路基板。
  4. 絶縁基板の厚さ方向に、第一主面と第二主面とを接続するためのスルーホールを形成し、前記スルーホールの内壁と前記第一主面と前記第二主面のスルーホール開口部周囲とに導電膜を形成し、前記スルーホールにキャピラリーツール先端に形成した球状ワイヤを超音波併用熱圧着法により充填接合し、充填接合した前記球状ワイヤの上面をサイドに設置したツールで押し叩いて平坦部を有したバンプを形成するか、または前記キャピラリーツールを叩き用ツールにきりかえて押し叩いて平坦部を有したバンプを形成する回路基板の製造方法。
  5. 前記絶縁基板がガラス基板である請求項4記載の回路基板の製造方法。
JP2006013763A 2006-01-23 2006-01-23 回路基板とその製造方法 Pending JP2007194553A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006013763A JP2007194553A (ja) 2006-01-23 2006-01-23 回路基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006013763A JP2007194553A (ja) 2006-01-23 2006-01-23 回路基板とその製造方法

Publications (1)

Publication Number Publication Date
JP2007194553A true JP2007194553A (ja) 2007-08-02

Family

ID=38449982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006013763A Pending JP2007194553A (ja) 2006-01-23 2006-01-23 回路基板とその製造方法

Country Status (1)

Country Link
JP (1) JP2007194553A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231509A (ja) * 2008-03-21 2009-10-08 Citizen Finetech Miyota Co Ltd 電子部品パッケージの製造方法および電子部品パッケージ
JP2013211358A (ja) * 2012-03-30 2013-10-10 Seiko Epson Corp 電子デバイス、電子デバイスの製造方法および電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260838A (ja) * 1996-03-22 1997-10-03 Matsushita Electric Works Ltd セラミック基板のスルーホールへの金属充填法
JP2002043456A (ja) * 2000-07-24 2002-02-08 Victor Co Of Japan Ltd 多層印刷配線基板
JP2005064446A (ja) * 2003-07-25 2005-03-10 Dainippon Printing Co Ltd 積層用モジュールの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260838A (ja) * 1996-03-22 1997-10-03 Matsushita Electric Works Ltd セラミック基板のスルーホールへの金属充填法
JP2002043456A (ja) * 2000-07-24 2002-02-08 Victor Co Of Japan Ltd 多層印刷配線基板
JP2005064446A (ja) * 2003-07-25 2005-03-10 Dainippon Printing Co Ltd 積層用モジュールの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231509A (ja) * 2008-03-21 2009-10-08 Citizen Finetech Miyota Co Ltd 電子部品パッケージの製造方法および電子部品パッケージ
JP2013211358A (ja) * 2012-03-30 2013-10-10 Seiko Epson Corp 電子デバイス、電子デバイスの製造方法および電子機器

Similar Documents

Publication Publication Date Title
JP4938779B2 (ja) 微小電子機械機構装置およびその製造方法
JP5275155B2 (ja) 電子デバイスの製造方法
KR101466428B1 (ko) 기밀 봉지용 캡
JP5318685B2 (ja) 電子部品およびその製造方法
WO2006025139A1 (ja) 回路基板とその製造方法及びこれを用いた電子部品
TW201240340A (en) Electronic component
JP5853702B2 (ja) 圧電振動デバイス
JP2010004216A (ja) 電子部品およびその電子部品を有する電子回路基板
JP2007194553A (ja) 回路基板とその製造方法
JP2006211089A (ja) 圧電振動デバイス
JP2007208040A (ja) 回路基板とその製造方法
JP5388601B2 (ja) 電子部品収納用パッケージ
JP2002261570A (ja) 水晶振動子用パッケージベースおよびそれを用いた水晶振動子パッケージ構造体の製造方法
JP2017212622A (ja) 水晶デバイス及びその製造方法
JP4116954B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP5919052B2 (ja) パッケージ及びパッケージの製造方法
JP2014086963A (ja) パッケージおよびパッケージの製造方法
JP6215663B2 (ja) 電子素子収納用パッケージおよび電子装置
JP2013115123A (ja) 配線基板およびその製造方法
JP2006074567A (ja) 圧電デバイス
JP2013045880A (ja) 電子デバイスの製造方法
JP5695409B2 (ja) 電子部品およびその製造方法
JP2012114119A (ja) 電子部品およびその製造方法
JP2007096250A (ja) 蓋体、電子部品収納用パッケージおよびこれを用いた電子装置
JP2017079258A (ja) 電子部品搭載用基板および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110111

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110909

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120130