JP6292236B2 - 複合電子部品 - Google Patents

複合電子部品 Download PDF

Info

Publication number
JP6292236B2
JP6292236B2 JP2015531738A JP2015531738A JP6292236B2 JP 6292236 B2 JP6292236 B2 JP 6292236B2 JP 2015531738 A JP2015531738 A JP 2015531738A JP 2015531738 A JP2015531738 A JP 2015531738A JP 6292236 B2 JP6292236 B2 JP 6292236B2
Authority
JP
Japan
Prior art keywords
electronic component
component element
wiring pattern
substrate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015531738A
Other languages
English (en)
Other versions
JPWO2015022808A1 (ja
Inventor
川上 弘倫
弘倫 川上
可児 直士
直士 可児
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2015022808A1 publication Critical patent/JPWO2015022808A1/ja
Application granted granted Critical
Publication of JP6292236B2 publication Critical patent/JP6292236B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/10Mounting in enclosures
    • H03H9/1007Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H03H9/1021Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device the BAW device being of the cantilever type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/0538Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0552Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the device and the other elements being mounted on opposite sides of a common substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Description

本発明は、複数の電子部品素子を内蔵した複合電子部品に関する。
従来より、複数の電子部品素子を内蔵した複合電子部品が既に多数提案されている。
例えば、特許文献1の埋め込み印刷回路基板は、キャビティが形成された絶縁層と、キャビティ内に実装された電子部品素子と、絶縁層上に形成された回路パターン層と、を備えている。
また、特許文献2の圧電デバイス(水晶発振器)は、水晶振動子が収容されたキャビティを有しているパケージと、ICが収容されたキャビティ底部を有している回路基板と、を上下に接合している。
また、特許文献3の圧電振動デバイス(水晶発振器)は、水晶振動子が収容された第1キャビティと、ICが収容された第2キャビティと、を有しているH形パケージを備えている。
特開2011−249792号公報 特開2007−235791号公報 特開2013−30910号公報
しかしながら、特許文献1の埋め込み印刷回路基板は、水平方向に配列して設けられたキャビティ内に電子部品素子が実装される構造であるため、占有面積が広くなり、小型化が困難であるという不具合があった。
また、特許文献2の圧電デバイス(水晶発振器)は、ICを収容するためのキャビティ底部を有している回路基板が必要であり、低背化が困難であるという不具合があった。
また、特許文献3の圧電振動デバイス(水晶発振器)は、印刷配線板に実装するための実装用ランドをキャビティの土手に設ける必要があるため、キャビティの土手を細くできない。このため、小型化が困難であるという不具合があった。
それゆえに、本発明の目的は、低背化および小型化が可能である複合電子部品を提供することである。
本発明は、第1電子部品素子が収容されて実装され、第1電子部品素子に電気的に接続された接続用端子を備えた第1基板と、第1電子部品素子に電気的に接続された第2電子部品素子が収容されて実装され、第1基板の接続用端子に電気的に接続される第2基板と、を備え、第2基板は、第2電子部品素子の周囲を覆うように設けられた絶縁層と、絶縁層の一方主面に設けられた銅箔からなる第1配線パターンおよび絶縁層の他方主面に設けられた銅箔からなる第2配線パターンと、第1配線パターンと第2配線パターンとを電気的に接続する層間接続導体と、で構成され、第1配線パターンの一方主面には第2電子部品素子が電気的に接続され、第1配線パターンの他方主面には接続用端子が電気的に接続され、層間接続導体は、絶縁層の側面に設けた側面配線パターンであり、第1配線パターン、側面配線パターン、および第2配線パターンが連続して形成されており、連続して形成された第1配線パターン、側面配線パターン、および第2配線パターンにより、絶縁層の側面を含む絶縁層の表面の少なくとも一部が覆われており、第1配線パターンと第2電子部品素子とが、第1配線パターンに直接に設けられた第2電子部品素子実装用ランドを介して電気的に接続されると共に固定され、第2電子部品素子実装用ランドの高さ寸法が、絶縁層を構成している絶縁材料のフィラー径の寸法より大きいこと、を特徴とする、複合電子部品である。
本発明では、第2基板が、第2電子部品素子の周囲を覆うように設けられた絶縁層と、絶縁層の一方主面に設けられた銅箔からなる第1配線パターンおよび絶縁層の他方主面に設けられた銅箔からなる第2配線パターンと、第1配線パターンと第2配線パターンとを電気的に接続する層間接続導体と、で構成されているため、従来のキャビティ構造が不要となり、低背化が可能である。さらに、従来のキャビティの土手が不要となるため、第2基板における第2電子部品素子の占有面積比率が高くなり、小型化が可能である。
さらに、本発明では、第1配線パターンおよび第2配線パターンが銅箔からなる導電性材料にて形成されている。銅箔は熱伝導性が良いため、搭載された電子部品からの熱伝導性(放熱性)が良くなる。
さらに、本発明では、印刷配線板に実装するための実装用ランドをキャビティの土手に設ける必要がなくなるため、実装用ランドの配置の自由度が大きくなる。
また、本発明は、第1電子部品素子が水晶振動子であり、第2電子部品素子がICであること、を特徴とする、複合電子部品である。本発明では、第2電子部品素子が温度検知機能を有している温度補償用ICの場合は、複合電子部品は水晶発振器となる。
また、本発明は、第1電子部品素子が水晶振動子であり、第2電子部品素子がサーミスタであること、を特徴とする、複合電子部品である。本発明では、複合電子部品は温度補償サーミスタ付き水晶発振器となる。
また、本発明は、層間接続導体が、第2基板の側面に設けた側面配線パターンであること、を特徴とする、複合電子部品である。本発明では、第2基板の側面に、第1配線パターンと第2配線パターンとを電気的に接続する配線パターンを配設する構造を採用しているため、第2基板における第2電子部品素子の占有面積比率がより一層高くなり、より一層の小型化が可能である。
また、本発明は、第1配線パターンと第2電子部品素子とが、第1配線パターンに直接に設けられた第2電子部品素子実装用ランドを介して電気的に接続されると共に固定され、第2電子部品素子実装用ランドの高さ寸法が、絶縁層を構成している絶縁材料のフィラー径の寸法より大きいこと、を特徴とする、複合電子部品である。
本発明では、絶縁層を構成している絶縁材料のフィラー径の寸法が、第2電子部品素子実装用ランドの高さ寸法より小さいため、第2電子部品素子実装用ランドによって形成された第2電子部品素子と第1配線パターンとの間の隙間にも絶縁材料が充填され易くなる。
また、本発明は、第1基板と第2基板とが、接着剤入りはんだで固定され、かつ、第1電子部品素子と第2電子部品素子とが、接着剤入りはんだを介して電気的に接続されていること、を特徴とする、複合電子部品である。
本発明では、接着剤入りはんだを用いているため、第1基板と第2基板との相互のセルフアライメント(位置ずれ)が抑えられ、第1基板と第2基板との接合ずれ(積層ズレ)が小さくなる。従って、複合電子部品の小型化がより一層達成できる。
本発明によれば、搭載された電子部品からの熱伝導性が良く、低背化および小型化が可能である複合電子部品を得ることができる。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
本発明に係る複合電子部品の一実施の形態を示す断面図である。 図1に示した第2基板の平面図である。 図1に示した複合電子部品の製造方法の一例を説明するための断面図である。
本発明に係る複合電子部品の一実施の形態を、その製造方法と共に説明する。
1.複合電子部品
図1は複合電子部品を示す垂直断面図であり、図2は図1に示した第2基板の平面図である。なお、図1は、図2のA−Aの部分を矢印方向に見た断面図である。
複合電子部品1は、第1電子部品素子20が内蔵された上段の第1基板2と、第2電子部品素子40が内蔵された下段の第2基板4と、を備えている。
第1基板2は、例えば、従来の水晶発振器など(特許文献2参照)に通常使用されているキャビティ構造の基板である。すなわち、矩形状の第1基板2は、セラミックなどで形成された基板本体22のキャビティ24の中に、第1電子部品素子20を収容している。
第1電子部品素子20は水晶振動子などであり、表面に一対の励振電極(図示せず)などが形成されている。第1電子部品素子20は、その一端側が第1電子部品素子実装用ランド26上に導電性接着剤を介して実装され、片持ち支持の状態で固定されている。第1電子部品素子実装用ランド26は基板本体22に形成された配線パターン(図示せず)により、基板本体22の底面の略四隅部に形成された4つの接続用端子28aおよび中央部に形成された2つの接続用端子28bに接続されている。
さらに、基板本体22の上面には、金属またはセラミックなどで形成された蓋30が、シース溶接などで接合されている。キャビティ24の内部は、蓋30によって気密封止され、減圧雰囲気または不活性ガス雰囲気が維持されている。
矩形状の第2基板4は、概略、絶縁層42と、絶縁層42に収容されている第2電子部品素子40および第2電子部品素子実装用ランド52と、絶縁層42の表裏面にそれぞれ設けられた銅箔からなる第1配線パターン44a,44bおよび第2配線パターン46と、第2基板4の側面に設けられた側面配線パターン(層間接続導体)48と、で構成されている。
第2電子部品素子40は、温度検知機能を有している温度補償用ICやサーミスタなどである。第2電子部品素子40として温度補償用ICが使用された場合、温度補償用ICは追随性が良いため、複合電子部品1は発振特性の優れた温度補償型水晶発振器(TCXO)となる。温度補償用ICは、第1電子部品素子20の水晶振動子励振させる発振回路や温度補償回路などを有している。また、第2電子部品素子40としてサーミスタが使用された場合、複合電子部品1は、空きスペースが広くなるため、他の電子部品素子まで搭載できる温度補償サーミスタ付き水晶発振器となる。
第2電子部品素子40の端子(図示せず)は、上側に向いており、はんだバンプ50で第2電子部品素子実装用ランド52に電気的に接続されている。第2電子部品素子実装用ランド52は、第1配線パターン44a,44bにそれぞれ直接に形成され、かつ、電気的に接続されている。従って、第1配線パターン44a,44bと第2電子部品素子40とは、第2電子部品素子実装用ランド52を介して電気的に接続されると共に固定されている。
絶縁層42は、フィラーが含有されているエポキシ系樹脂などの絶縁材料からなる。絶縁層42は、第2電子部品素子40、はんだバンプ50および第2電子部品素子実装用ランド52の周囲を覆うように形成されている。ここで、第2電子部品素子実装用ランド52の高さ寸法が、絶縁層42を構成するための絶縁材料のフィラー径の寸法より大きいことが好ましい。これにより、フィラー径の寸法が、第2電子部品素子実装用ランド52の高さ寸法より小さくなり、第2電子部品素子実装用ランド52によって形成された第2電子部品素子40と第1配線パターン44a,44bとの間の隙間にも絶縁材料が充填され易くなる。
第1配線パターン44a,44bは、図2に示すように、絶縁層42の上側面に形成されている。4つの第1配線パターン44aは、第2基板4の略四隅部にそれぞれ形成されている。2つの第1配線パターン44bは、第2基板4の中央部にそれぞれ形成されている。一方、第2配線パターン46は、絶縁層42の下側面に形成されている。4つの第2配線パターン46は、第2基板4の略四隅部にそれぞれ形成されている。
4つの側面配線パターン48は、図2に示すように、第2基板4の四隅部の側面に形成されている。そして、側面配線パターン48は、第2基板4の上側の四隅部にそれぞれ形成されている第1配線パターン44aと第2基板4の下側の四隅部にそれぞれ形成されている第2配線パターン46とを電気的に接続している。
上段の第1基板2と下段の第2基板4とは、第1基板2の接続用端子28a,28bと第2基板4の第1配線パターン44a,44bとが接着剤入りはんだ60を利用して固定されている。接着剤入りはんだ60は、第1基板2と第2基板4との相互のセルフアライメント(位置ずれ)を抑えることができ、第1基板2と第2基板4との接合ずれ(積層ズレ)を小さくすることができる。従って、複合電子部品1の小型化がより一層達成できる。
そして、第1基板2に内蔵された第1電子部品素子20と第2基板4に内蔵された第2電子部品素子40とは、接着剤入りはんだ60などを介して電気的に接続されている。従って、例えば、複合電子部品1が温度補償型水晶発振器(TCXO)の場合には、第2電子部品素子(IC)40に内蔵された発振回路にて励振された第1電子部品素子(水晶振動子)20の周波数信号が、第2基板4の第2配線パターン46から出力される。
以上の構成からなる複合電子部品1は、第2基板4が、第2電子部品素子40を内蔵した絶縁層42と、絶縁層42の表裏面にそれぞれ設けられた第1配線パターン44a,44bおよび第2配線パターン46と、で構成されているため、従来のキャビティ構造が不要となり、低背化が可能となる。さらに、従来のキャビティの土手が不要となるため、第2基板4における第2電子部品素子40の占有面積比率が高くなり、小型化が可能となる。
さらに、第1配線パターン44a,44bが、熱伝導性が良い銅箔からなる導電性材料にて形成されているので、第1電子部品素子(水晶振動子)20と第2電子部品素子(温度補償用IC)40との間の熱伝導性(熱追随性)が良くなり、両者の温度差を抑えることができる。
そして、銅箔からなる第1配線パターン44a,44bの表裏が、第1基板2の接続用端子28a,28bおよび第2電子部品素子40に電気的に接続されているため、優れた熱追随性と低背化が同時に実現できる。
さらに、複合電子部品1が印刷配線板などに実装される際に実装用ランドとして機能する第2配線パターン46を、従来の圧電デバイスのようにキャビティの土手に設ける必要がなくなるため、第2配線パターン46の配置の自由度が向上する。
さらに、第2基板4の側面に、第1配線パターン44aと第2配線パターン46とを電気的に接続する側面配線パターン48を配設する構造を採用しているため、第2基板4における第2電子部品素子40の占有面積比率がより一層高くなり、より一層の小型化が可能となる。
2.複合電子部品の製造方法
次に、複合電子部品1の製造方法を図3を参照して説明する。なお、第1基板2は、従来の水晶発振器など(特許文献2参照)に通常使用されているキャビティ構造の基板であるため、その製造方法は省略する。
第2基板4は、以下に説明する方法で作製される。本実施の形態では、量産性を良くするために、複数個の第2基板4が縦横に隙間無く(カット代が設定されること無く)配列された集合基板の形態で作製される。
先ず、図3(A)に示すように、所定の厚さ(例えば5〜20μm)の第1の銅箔70の粗面上に、Ni−Auの部分めっき処理法で、第2電子部品素子実装用ランド52が形成される。この第1の銅箔70は、最終的に第1配線パターン44a,44bとなるべきものである。第2電子部品素子実装用ランド52の高さ寸法は、後述の絶縁層42を構成するためのエポキシ系樹脂に含有されているシリカフィラー径の寸法より大きくなるように、めっき厚で調整される。
次に、図3(B)に示すように、第2電子部品素子40の端子(図示せず)が、フリップチップボンダーなどのはんだバンプ50を用いて、第2電子部品素子実装用ランド52に電気的に接続される。こうして、第2電子部品素子40は、第2電子部品素子実装用ランド52に固定される。
次に、図3(C)に示すように、第2電子部品素子40が搭載された第1の銅箔70上に、絶縁層42を構成するためのシリカフィラーを含有したエポキシ系樹脂が充填される。このとき、第2電子部品素子実装用ランド52の高さ寸法は、エポキシ系樹脂のシリカフィラー径の寸法より大きくなるように調整されているため、エポキシ系樹脂は、第2電子部品素子実装用ランド52によって形成された第2電子部品素子40の底面と第1の銅箔70との間の隙間にも容易に充填される。この結果、エポキシ系樹脂は、第2電子部品素子40、はんだバンプ50および第2電子部品素子実装用ランド52の周囲を完全に覆うことができる。
この後、エポキシ系樹脂の上に、所定の厚さ(例えば5〜20μm)の第2の銅箔72が、粗面を下側にして載置される。この第2の銅箔72は、最終的に第2配線パターン46となるべきものである。次に、この積層体は加温真空プレス成型され、エポキシ系樹脂は絶縁層42とされる。これにより、絶縁層42の表裏面にそれぞれ銅箔70,72が設けられた、第2電子部品素子40が内蔵された両面銅箔貼付基板が得られる。絶縁層42は、銅箔70,72の粗面にアンカー効果によって堅固に接合される。
次に、図3(D)に示すように、スルーホール用穴74が、4個の第2基板4が接する第2基板4の隅部の位置にそれぞれ形成される。すなわち、スルーホール用穴74は、後述の格子状の複数のカット線Cの交差位置にそれぞれ形成される。その後、スルーホール用穴74の穴内周面がCuめっきされ、スルーホール78が形成される。このスルーホール78は、両面銅箔貼付基板の表裏の銅箔70と銅箔72との間の電気的接続を行う。
この後、両面銅箔貼付基板は、ダイシングソーを使用して、スルーホール78を通るカット線Cに沿って、正方格子状に切断され、製品サイズの第2基板4が切り出される。スルーホール78は、平面視で4分割され、側面配線パターン48とされる(図2参照)。
なお、この両面銅箔貼付基板の切断は、後述の第2基板4の銅箔70,72のパターニングを行った後に行うようにしてもよい。
次に、図3(E)に示すように、第2基板4の銅箔70,72のパターニングを行うために、第2基板4の表面に所定のパターンのレジスト膜が形成された後、銅箔70,72がエッチングされる。第1の銅箔70は、エッチングされることによって、第1配線パターン44a,44bとされる。第2の銅箔72は、エッチングされることによって、第2配線パターン46とされる。その後、レジスト膜が除去される。さらに、第1配線パターン44a,44b、第2配線パターン46および側面配線パターン48の表面に、Ni−Auめっき膜が形成される。
次に、第1配線パターン44a,44bが上側になるように、第2基板4が上下反転される。その後、図1に示すように、第2基板4が下段、かつ、第1基板2が上段になるように組み合わされ、第1基板2の接続用端子28a,28bと第2基板4の第1配線パターン44a,44bとが接着剤入りはんだ60を利用して固定される。接着剤入りはんだ60は、第1基板2と第2基板4との相互のセルフアライメント(位置ずれ)を抑えることができる。
以上の方法によれば、低背化および小型化が可能な複合電子部品1を効率良く量産できる。
1.複合電子部品の低背化および小型化の評価
実施例の試料(複合電子部品1)として、第1電子部品素子20が水晶振動子で、かつ、第2電子部品素子40が温度補償用ICである水晶発振器が作製された。
また、比較例の試料として、H形パケージのキャビティの土手部近傍に内部ビアが形成されている従来の水晶発振器(特許文献3の水晶発振器と同様のもの)が作製された。
その結果、実施例の水晶発振器は、側面配線パターン48を、第2基板4の外周縁から内側に向かって200μm以下の位置に形成することができることが確認できた。一方、比較例の水晶発振器は、内部ビアを、H形パケージの外周縁から内側に向かって250μm以上離れた位置に形成しなければならないことが確認できた。そのため、比較例の水晶発振器は、実施例の水晶発振器と比較してサイズが大きくなった。
また、実施例の水晶発振器は、製造工程中、最終的に第1配線パターン44a,44bとなるべき第1の銅箔70上に第2電子部品素子40である温度補償用ICが搭載されているため、比較例の水晶発振器が必要とするIC搭載用キャビティ構造が不用となり、低背化が可能となることが確認できた。
2.複合電子部品の熱追随特性の評価
実施例の試料(複合電子部品1)として、第1電子部品素子20が水晶振動子で、かつ、第2電子部品素子40が温度補償用ICである水晶発振器が作製された。
また、比較例の試料として、水晶振動子が収容されたキャビティを有しているパケージと、ICが収容されたキャビティを有しているパケージと、を上下に接合している従来の水晶発振器が作製された。
その後、作製された実施例および比較例の水晶発振器は、それぞれ、温度サイクルが負荷された状態で発振特性の遅延時間が測定され、熱追随特性の評価が行われた。
その結果、比較例の水晶発振器の熱追随特性を1.0としたとき、実施例の水晶発振器の熱追随特性は0.5と非常に良好であることが確認できた。
3.複合電子部品の樹脂充填性の評価
実施例の試料(複合電子部品1)として、高さ寸法が50μmの第2電子部品素子実装用ランド52と、シリカフィラー径の最大寸法が30μmのエポキシ系樹脂からなる絶縁層42と、を有した水晶発振器が作製された。
また、別の実施例の試料(複合電子部品1)として、高さ寸法が10μmの第2電子部品素子実装用ランド52と、シリカフィラー径の最大寸法が30μmのエポキシ系樹脂からなる絶縁層42と、を有した水晶発振器が作製された。
その後、作製された実施例の水晶発振器1は、それぞれ外観観察され、第2電子部品素子40である温度補償用ICの周囲へのエポキシ系樹脂の充填度の評価が行われた。
その結果、高さ寸法が50μmの第2電子部品素子実装用ランド52を有した水晶発振器1は、エポキシ系樹脂が温度補償用IC40の周囲に十分に回り込んでおり、温度補償用IC40の露出は認められなかった。従って、樹脂充填性は良好であった。
一方、高さ寸法が10μmの第2電子部品素子実装用ランド52を有した水晶発振器1は、エポキシ系樹脂が温度補償用IC40の周囲に十分に回り込んでおらず、温度補償用IC40の露出が認められた。従って、樹脂充填性は不良であった。
4.複合電子部品の第1基板と第2基板とのセルフアライメント特性の評価
(評価試料の作製)
評価試料(複合電子部品1)の第2基板4として、ダイシングソーを使用して、集合基板である両面銅箔貼付基板から製品サイズの第2基板4が切り出す際に、正規のカット線Cに対して縦方向のオフセット量が0μmと50μmとになるように分割し、2種類の第2基板4が作製された。
次に、評価試料(複合電子部品1)の第1基板2として、基板本体22の底部の略四隅部に形成された4つの接続用端子28aおよび中央部に形成された2つの接続用端子28bの位置が、正規の位置から、前記第2基板4のオフセット量と逆に50μmと0μmだけ移動させた2種類の第1基板2が作製された。
次に、2種類の第1基板2と2種類の第2基板4とが、種々組み合わされて、外形合わせで重ね合わせられた。その後、それぞれの第1基板2と第2基板4とは、SnAgCuはんだ60、または、接着剤入りはんだ60を用いて固定され、評価試料の複合電子部品1(水晶発振器)とされた。
(セルフアライメント特性の評価および評価結果)
その後、作製された水晶発振器1のサイズが測定された。表1および表2は測定結果を示す。
表1より、SnAgCuはんだ60が使用された水晶発振器1の場合、SnAgCuはんだ60はセルフアライメント(位置ずれ)するはんだであるため、第1基板2と第2基板4とは相互に位置ずれした状態で固定されることが認められた。その結果、水晶発振器1はサイズが大きくなる。
一方、表2より、接着剤入りはんだ60が使用された水晶発振器1の場合、接着剤入りはんだ60がセルフアライメント(位置ずれ)を発生させ難い特性を有しているため、第1基板2と第2基板4とは、第2基板4の切断位置あるいは第1基板2の接続用端子28a,28bの配置位置のばらつきの影響を受けないで、固定できることが認められた。その結果、サイズの小さい水晶発振器1が得られる。
なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。例えば、上段の第1基板にICが収容されて実装され、下段の第2基板にコンデンサが収容されて実装された複合電子部品であってもよい。
1 複合電子部品(水晶発振器、温度補償サーミスタ付き水晶発振器)
2 第1基板
4 第2基板
20 第1電子部品素子(水晶振動子)
22 基板本体
24 キャビティ
26 第1電子部品素子実装用ランド
28a,28b 接続用端子
30 蓋
40 第2電子部品素子(温度補償用IC、サーミスタ)
42 絶縁層
44a,44b 第1配線パターン
46 第2配線パターン
48 側面配線パターン(層間接続導体)
50 はんだバンプ
52 第2電子部品素子実装用ランド
60 接着剤入りはんだ
70 第1の銅箔
72 第2の銅箔

Claims (5)

  1. 第1電子部品素子が収容されて実装され、前記第1電子部品素子に電気的に接続された接続用端子を備えた第1基板と、
    前記第1電子部品素子に電気的に接続された第2電子部品素子が収容されて実装され、前記第1基板の前記接続用端子に電気的に接続される第2基板と、を備え、
    前記第2基板は、前記第2電子部品素子の周囲を覆うように設けられた絶縁層と、前記絶縁層の一方主面に設けられた銅箔からなる第1配線パターンおよび前記絶縁層の他方主面に設けられた銅箔からなる第2配線パターンと、前記第1配線パターンと前記第2配線パターンとを電気的に接続する層間接続導体と、で構成され、
    前記第1配線パターンの一方主面には前記第2電子部品素子が電気的に接続され、前記第1配線パターンの他方主面には前記接続用端子が電気的に接続され、
    前記層間接続導体は、前記絶縁層の側面に設けた側面配線パターンであり、
    前記第1配線パターン、前記側面配線パターン、および前記第2配線パターンが連続して形成されており、連続して形成された前記第1配線パターン、前記側面配線パターン、および前記第2配線パターンにより、前記絶縁層の側面を含む前記絶縁層の表面の少なくとも一部が覆われており、
    前記第1配線パターンと前記第2電子部品素子とが、前記第1配線パターンに直接に設けられた第2電子部品素子実装用ランドを介して電気的に接続されると共に固定され、前記第2電子部品素子実装用ランドの高さ寸法が、前記絶縁層を構成している絶縁材料のフィラー径の寸法より大きいこと、を特徴とする、複合電子部品。
  2. 前記第1電子部品素子が水晶振動子であり、前記第2電子部品素子がICであること、を特徴とする、請求項1に記載の複合電子部品。
  3. 前記第1電子部品素子が水晶振動子であり、前記第2電子部品素子がサーミスタであること、を特徴とする、請求項1に記載の複合電子部品。
  4. 前記第1基板と前記第2基板とが、接着剤入りはんだで固定され、かつ、前記第1電子部品素子と前記第2電子部品素子とが、前記接着剤入りはんだを介して電気的に接続されていること、を特徴とする、請求項1〜請求項のいずれかに記載の複合電子部品。
  5. 第1電子部品素子が収容されて実装され、前記第1電子部品素子に電気的に接続された接続用端子を備えた第1基板と、
    前記第1電子部品素子に電気的に接続された第2電子部品素子が収容されて実装され、前記第1基板の前記接続用端子に電気的に接続される第2基板と、を備え、
    前記第2基板は、前記第2電子部品素子の周囲を覆うように設けられた絶縁層と、前記絶縁層の一方主面に設けられた銅箔からなる第1配線パターンおよび前記絶縁層の他方主面に設けられた銅箔からなる第2配線パターンと、前記第1配線パターンと前記第2配線パターンとを電気的に接続する層間接続導体と、で構成され、
    前記第1配線パターンの一方主面には前記第2電子部品素子が電気的に接続され、前記第1配線パターンの他方主面には前記接続用端子が電気的に接続され、
    前記第1配線パターンと前記第2電子部品素子とが、前記第1配線パターンに直接に設けられた第2電子部品素子実装用ランドを介して電気的に接続されると共に固定され、前記第2電子部品素子実装用ランドの高さ寸法が、前記絶縁層を構成している絶縁材料のフィラー径の寸法より大きいこと、を特徴とする、複合電子部品。
JP2015531738A 2013-08-13 2014-06-12 複合電子部品 Active JP6292236B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013167956 2013-08-13
JP2013167956 2013-08-13
PCT/JP2014/065646 WO2015022808A1 (ja) 2013-08-13 2014-06-12 複合電子部品

Publications (2)

Publication Number Publication Date
JPWO2015022808A1 JPWO2015022808A1 (ja) 2017-03-02
JP6292236B2 true JP6292236B2 (ja) 2018-03-14

Family

ID=52468198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015531738A Active JP6292236B2 (ja) 2013-08-13 2014-06-12 複合電子部品

Country Status (3)

Country Link
JP (1) JP6292236B2 (ja)
CN (1) CN105474538B (ja)
WO (1) WO2015022808A1 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3458700B2 (ja) * 1998-03-25 2003-10-20 千住金属工業株式会社 はんだバンプ一括形成法
JP2003347846A (ja) * 2002-05-22 2003-12-05 Murata Mfg Co Ltd 温度補償型水晶発振器
JP2004282659A (ja) * 2003-03-19 2004-10-07 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶発振器
JP4552524B2 (ja) * 2004-06-10 2010-09-29 パナソニック株式会社 複合型電子部品
JP4479413B2 (ja) * 2004-08-17 2010-06-09 セイコーエプソン株式会社 圧電発振器
JP4600663B2 (ja) * 2004-12-07 2010-12-15 セイコーエプソン株式会社 温度補償型圧電発振器
JP4784606B2 (ja) * 2005-09-30 2011-10-05 パナソニック株式会社 シート状複合電子部品とその製造方法
JP4145935B2 (ja) * 2006-04-27 2008-09-03 エプソントヨコム株式会社 圧電デバイス
JP4305502B2 (ja) * 2006-11-28 2009-07-29 カシオ計算機株式会社 半導体装置の製造方法
JP2009278399A (ja) * 2008-05-15 2009-11-26 Epson Toyocom Corp 圧電デバイス

Also Published As

Publication number Publication date
CN105474538B (zh) 2018-03-16
CN105474538A (zh) 2016-04-06
WO2015022808A1 (ja) 2015-02-19
JPWO2015022808A1 (ja) 2017-03-02

Similar Documents

Publication Publication Date Title
JP6496865B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
US7745978B2 (en) Quartz crystal device
JP5741578B2 (ja) 圧電振動デバイスの封止部材、および圧電振動デバイス
JP2010045201A (ja) 電子部品モジュール及びその製造方法
JP5853702B2 (ja) 圧電振動デバイス
JP5991452B2 (ja) 水晶振動装置及びその製造方法
JP2014103627A (ja) 圧電振動デバイスの実装構造
JP3406852B2 (ja) 水晶発振器
JP6292236B2 (ja) 複合電子部品
JP5097929B2 (ja) 電子部品の製造方法
JP2008219348A (ja) 圧電デバイスの製造方法および圧電デバイス
JP4493481B2 (ja) 多数個取り配線基板
US12028042B2 (en) Piezoelectric resonator device having a through hole and through electrode for conduction with an external electrode terminal
JP2019062259A (ja) セラミックパッケージ及びその製造方法、並びに圧電デバイス及び圧電デバイスの製造方法
JP5804762B2 (ja) 圧電デバイス
JP2011101213A (ja) 振動デバイス
US20220077841A1 (en) Piezoelectric resonator device
JP6050153B2 (ja) 表面実装型の低背水晶発振器
JP6601288B2 (ja) 圧電発振器
JP2019153857A (ja) パッケージ及びその製造方法、並びに圧電デバイス及び圧電デバイスの製造方法
JP2008187579A (ja) 水晶発振器
JP2006054784A (ja) 圧電発振器および圧電発振器の製造方法
JP2013098777A (ja) 水晶デバイス
JP2010056842A (ja) 圧電デバイス及び圧電デバイスの製造方法
KR20180062727A (ko) 수정 소자 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180129

R150 Certificate of patent or registration of utility model

Ref document number: 6292236

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150