KR100943370B1 - 기능 소자 패키지 - Google Patents

기능 소자 패키지 Download PDF

Info

Publication number
KR100943370B1
KR100943370B1 KR1020080011754A KR20080011754A KR100943370B1 KR 100943370 B1 KR100943370 B1 KR 100943370B1 KR 1020080011754 A KR1020080011754 A KR 1020080011754A KR 20080011754 A KR20080011754 A KR 20080011754A KR 100943370 B1 KR100943370 B1 KR 100943370B1
Authority
KR
South Korea
Prior art keywords
substrate
metallization
functional element
solder
package
Prior art date
Application number
KR1020080011754A
Other languages
English (en)
Other versions
KR20080081814A (ko
Inventor
쇼헤이 하따
나오끼 마쯔시마
에이지 사까모또
료지 오까다
다까노리 아오노
아쯔시 가자마
도시끼 기다
Original Assignee
히타치 긴조쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치 긴조쿠 가부시키가이샤 filed Critical 히타치 긴조쿠 가부시키가이샤
Publication of KR20080081814A publication Critical patent/KR20080081814A/ko
Application granted granted Critical
Publication of KR100943370B1 publication Critical patent/KR100943370B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Micromachines (AREA)

Abstract

땜납 접합에 의해 기능 소자를 웨이퍼 레벨로 기밀 밀봉하는 패키지 구조에서, 본 발명은 내부 표면에 메탈라이즈가 실시된 오목부를 갖는 제1 Si 기판과, 상기 오목부에 대향하는 위치에 메탈라이즈를 실시한 제2 Si 기판을 이용하고, 상기 제1 Si 기판의 상기 오목부의 내표면에 실시된 메탈라이즈와, 상기 제2 Si 기판의 상기 오목부에 대향하는 위치에 실시된 메탈라이즈를 용융 땜납으로 접속하여, 이 제1 Si 기판과 제2 Si 기판 사이에 상기 기능 소자를 기밀 밀봉한다. 이에 의해, 2개의 Si 기판에 대한 땜납의 습윤성이 향상되어, Si 기판간의 접합성이 높아져, 패키지의 제조 수율이 향상된다.
Si 기판, 기밀 밀봉부, 기능 소자, Si 산화막, 메탈라이즈, 땜납막

Description

기능 소자 패키지{FUNCTIONAL DEVICE PACKAGE}
[0001] 본 발명은, MEMS(Micro Electro Mechanical Systems) 기술 등에 의해, Si 기판(여기서, Si 기판이란, Si 웨이퍼, SiO2, 혹은 내부에 SiO2 절연층을 갖는 Si/SiO2/Si의 샌드위치 구조를 갖는 웨이퍼도 포함함(이하 동일함))을 에칭에 의해 가공하여, 제조할 수 있는 각종 센서, 액튜에이터 등의 기능 소자 패키지에 관한 것이다.
[0002] MEMS 기술을 이용한 각종 센서나 고주파 필터, 미러 기능 소자 등의 기능 소자가 제조되어 있다. 예를 들면 가속도의 센서에서는, 일반적으로, 추를 포함하는 구조체를 에칭 기술을 구사하여 형성하고, 추에 연결한 전극에서의 정전 용량 변화나, 추에 연결한 얇은 들보 위에 형성한 왜곡 검출 소자의 저항 변화 등을 판독함으로써, 추에 가해진 가속도를 판독할 수 있다. 고주파 필터에서는, 예를 들면 FBAR(Film Bulk Acoustic Resonator)이라고 불리는 구조에서는, Si 기판 상에 공동이 형성되고, 이 공동을 걸치도록, 전극 사이에 끼워진 AIN 압전막이 형성된다. 미러 디바이스에서는, Si의 미러부가 구동되어, 광로를 조정함으로써 화 상을 발생시킨다. 어느 MEMS 기능 소자에서도, 추, 압전막, 혹은 미러 등의 가동부를 포함한다. 이와 같은 가동부의 동작 특성은, 당연히, 가동부를 둘러싸는 분위기의 영향을 받는다. 따라서 가동부가 존재하는 공간의 기압은 일정하게 유지할 필요가 있어, 기밀 밀봉이 필요하게 된다.
[0003] 지금까지는, 기밀 밀봉을 행하면서, 기능 소자로부터의 전기 신호를 밖으로 취출하기 위해, 세라믹제의 패키지와 덮개가 이용되었다. 이 세라믹 패키지에는, 내부에 와이어본딩을 접속하기 위한 전극 패드가 형성되고, 이 전극과 연결하고, 또한 리크를 일으키지 않도록, 세라믹 패키지 내로부터 밖으로 배선이 취출되어 있다. 세라믹 패키지의 외측에서는, 이 내부로부터 나온 배선과 연결된 전극 패드가 형성되어 있다.
[0004] 그러나 최근, 소형화, 저가격화에의 요구는 강하고, 그것을 실현하는 수단으로서, 웨이퍼 레벨로의 패키징이 필요로 되고 있다. 웨이퍼 레벨로의 패키징이란, 각종 기능 소자를 형성한 웨이퍼에, 밀봉을 위한 별도의 웨이퍼를 접합하여 패키징을 완료하는 방법이다. 웨이퍼의 접합에 의해, 몇천, 몇만이라고 하는 기능 소자의 밀봉을 일괄하여 행할 수 있으므로, 저코스트화에 유리하다. 또한, 포토리소그래피 기술에 의해, 정밀한 밀봉부의 설계를 할 수 있으므로, 패키지의 소형화에도 유리하다.
[0005] 웨이퍼를 접합하는 수단으로서는, Si-Si의 직접 접합, 글래스 웨이퍼와 Si의 양극 접합 등, 몇 가지의 새로운 방법도 발표되어 있지만, 종래 반도체 부품의 패키징에서 이용되어, 실적이 있는 접합 방법으로서는, 땜납 접합을 예로 들 수 있다.
[0006] 여기서, 지금까지 개시된 기술로서, 웨이퍼 레벨 패키지가 아니지만, 땜납 접합에 의해 기능 소자를 패키지화하는 방법과, 웨이퍼 레벨로의 땜납에 의한 패키지 방법의 2가지에 대해서 설명한다.
[0007] 하기의 특허 문헌 1에는, 특히 발진 회로를 형성하는 고주파 IC를 기밀 봉입하는 패키지에 바람직하고, 진동 대책으로서 캡의 두께를 두껍게 하여 헤더측과의 접합 면적이 증대되어도, 충분한 접착 강도를 얻어 소용의 기밀 밀봉을 유지하는 패키지 구조가 기재되어 있다. 그 방법으로서, 캡에 접합하는 헤더의 접합면의 내주측과 외주측에 2중으로 고리 형상 오목홈을 형성하고, 이 내외주의 고리 형상 오목홈으로 둘러싸여지는 내측 접합부의 헤더와 캡을 경납재에 의해 용착함과 함께, 외주측의 고리 형상 오목홈보다도 외부의 외측 접합의 헤더와 캡을 레이저 용접에 의해 용착하고 있다. 그리고, 이 접합부에 형성된 내외주의 고리 형상 오목홈은, 경납재의 고주파 IC부에의 유입을 방지하기 위한 홈인 것이 개시되어 있다.
[0008] 또한, 하기의 특허 문헌 2에서는, 대구경의 웨이퍼끼리를 양호하게 접합한 마이크로 패키지를 제공하는 것을 과제로 하여, 마이크로 센서 또는 마이크로 액튜에이터의 복수의 능동 부분을 웨이퍼에 형성한 소자 웨이퍼와, 덮개 부재를, 접합부에 의해 소자 웨이퍼의 각 능동 부분의 주위에서 기밀에 밀봉하는 방법이 기재되어 있다. 이 접합에는, 땜납이 사용되는 것이 개시되어 있다.
[0009] [특허 문헌 1] 일본 특허 공개 평10-303323(패밀리 없음)
[특허 문헌 2] 일본 특허 공개 제2004-235440(패밀리 없음)
[0010] 특허 문헌 1에서는, 헤더와 캡의 접합부의 내외주에, 고리 형상 오목홈을 형성함으로써, 경납재의 비어져 나옴을 억제하는 것이 특징이다. 그러나 웨이퍼 레벨로의 접합재의 습윤성을 확보한 접합에 의해, 기능 소자의 기밀 밀봉을 실현하는 것은 고려되어 있지 않다.
[0011] 또한 특허 문헌 2는, 웨이퍼 레벨로 땜납 접합을 행하여 패키지화하는 것이지만, 높은 수율로 기밀 밀봉을 실현하기 위해, 땜납의 습윤성을 확보하는 것에 관해서는 충분히 고려되어 있지 않다. 마이크로 센서나 마이크로 액튜에이터의 패키징에서는, 먼지나 이물의 혼입을 방지하기 위해, 땜납 접합 시에 플럭스를 사용하는 것은 일반적으로는 곤란하다. 따라서, 플럭스리스로 땜납의 충분한 습윤을 실현하여, 땜납 접합을 행하는 것이 필수적이다.
[0012] 본 발명은, 상기한 바와 같은 과제를 해결하기 위해 이루어진 것이다.
[0013] 상기 과제를 해결하기 위해, 본 발명은,
기능 소자와,
내부 표면에 메탈라이즈가 실시된 오목부를 형성한 제1 Si 기판과,
상기 오목부에 대향하는 위치에 메탈라이즈를 실시한 제2 Si 기판을 구비하 고,
상기 제1 Si 기판에 형성된 상기 오목부의 내부 표면에 실시된 메탈라이즈와, 상기 오목부에 대향하는 상기 제2 Si 기판의 위치에 실시된 메탈라이즈 사이를 땜납을 용융하여 접속하고, 상기 제1 Si 기판과 제2 Si 기판을 접합하여 상기 기능 소자를 기밀 밀봉한 것을 특징으로 한다.
[0014] 또한, 상기 기능 소자가 상기 오목부에 둘러싸여져 상기 제1 Si 기판에 형성되어 있는 것을 특징으로 한다.
[0015] 또한, 상기 기능 소자가 상기 오목부에 대향하는 위치에 실시된 메탈라이즈에 둘러싸여져 상기 제2 Si 기판에 형성되어 있는 것을 특징으로 한다.
[0016] 또한, 상기 오목부가 복수 열 형성되어 있는 것을 특징으로 한다.
[0017] 또한, 오목부가 V형의 홈이며, 인접하는 상기 오목부의 측면에 의해 산형의 볼록부를 형성하고 있는 것을 특징으로 한다.
[0018] 또한, 상기 오목부의 깊이가 수㎛∼20㎛인 것을 특징으로 한다.
[0019] 또한, 상기 땜납이 Au-Sn, Sn-Ag, Sn-Cu, Sn-Ag-Cu, Sn-Zn, Sn-Pb, Sn-Bi 등의 합금을 주성분으로 하는 땜납재인 것을 특징으로 한다.
또한, 상기 제1 Si 기판의 표면의 상기 오목부의 외측에 메탈라이즈가 형성되고, 상기 오목부의 내부 표면에 형성되는 메탈라이즈와, 상기 제1 Si 기판의 표면의 상기 오목부의 외측의 메탈라이즈가 연결되어 있는 것을 특징으로 한다.
또한, 상기 제1 Si 기판의 상기 오목부의 내부 표면의 메탈라이즈, 및 상기 제1 Si 기판의 표면의 상기 오목부의 외측의 메탈라이즈와, 상기 오목부에 대향하 는 상기 제2 Si 기판의 위치에 실시된 메탈라이즈 사이를 땜납을 용융하여 접속하고, 상기 제1 Si 기판과 제2 Si 기판을 접합하여 상기 기능 소자를 기밀 밀봉한 것을 특징으로 한다.
또한, 상기 메탈라이즈가, Si 기판과의 접착층으로서 형성되는 Ti, Cr, W, V 등의 금속 중 적어도 하나를 포함하는 박막의 표면에, 상기 땜납과의 반응을 억제하기 위해 Ni, Cu, Pt, Pd 중 적어도 하나를 포함하는 박막을 형성하고, 또한 그 표면에 산화 방지를 위한 Au막을 형성한 구성인 것을 특징으로 한다.
[0020] 또한, 상기 제1 Si 기판 및 상기 제2 Si 기판이, Si 웨이퍼 또는 내부에 SiO2 절연층을 갖는 Si/SiO2/Si의 샌드위치 구조를 갖는 웨이퍼인 것을 특징으로 한다.
[0021] 또한, 어느 한쪽에 복수의 기능 소자를 형성한 2매의 Si 기판을 서로 겹치게 하여 땜납에 의해 접합하여, 웨이퍼 레벨로 기밀 밀봉한 후, 개개로 절단ㆍ분리된 패키지 구조를 갖는 기능 소자 패키지로서,
분리된 1개의 상기 기능 소자를 둘러싸도록 연속하여 1열 또는 복수 열로 형성되고, 또한 표면에 메탈라이즈가 실시된 오목부를 형성한 기능 소자측의 Si 기판과, 상기 기능 소자측의 Si 기판과 서로 겹치게 하였을 때에, 상기 오목부가 형성된 영역에 대향하는 표면에 메탈라이즈가 실시된 덮개측의 Si 기판을 구비하고,
상기 기능 소자측의 Si 기판에 형성된 상기 오목부의 메탈라이즈가 실시된 표면과, 상기 덮개측의 Si 기판의 상기 오목부가 형성된 영역에 대향하는 표면 사 이가 땜납에 의해 접합되어, 상기 1개의 기능 소자를 기밀 밀봉한 패키지 구조를 갖는 것을 특징으로 한다.
[0022] 또한, 기능 소자를 갖고, 상기 기능 소자를 둘러싸도록 형성되고 또한 표면에 메탈라이즈를 실시한 오목부를 형성한 기능 소자측의 Si 기판과,
상기 기능 소자측의 Si 기판의 상기 오목부에 대향하는 위치의 표면에 메탈라이즈를 실시한 덮개측의 Si 기판과,
상기 기능 소자와 전기적으로 연결되고, 또한 상기 기능 소자측의 Si 기판에 상기 오목부보다 내측에 형성된 오목부 형상의 제1 전극 메탈라이즈와,
상기 제1 전극 메탈라이즈에 대향하는 상기 덮개측의 Si 기판의 위치에 형성된 제2 전극 메탈라이즈와,
상기 제1 전극 메탈라이즈에 대향하는 상기 덮개측의 Si 기판의 위치에 관통하여 형성된 관통 구멍을 구비하고,
상기 기능 소자측의 Si 기판에 형성된 상기 오목부의 메탈라이즈가 실시된 표면과 상기 덮개측의 Si 기판의 상기 오목부가 형성된 영역에 대향하는 표면 사이, 및 상기 기능 소자측의 Si 기판에 형성된 상기 제1 전극 메탈라이즈와 상기 덮개측의 Si 기판에 형성된 제2 전극 메탈라이즈 사이가 땜납에 의해 접합되어, 상기 기능 소자를 기밀 밀봉한 패키지 구조를 갖는 것을 특징으로 한다.
[0023] 또한, 어느 한쪽에 복수의 기능 소자를 형성한 2매의 Si 기판을 서로 겹치게 하여 땜납에 의해 접합하여, 웨이퍼 레벨로 기밀 밀봉한 후, 개개로 절단ㆍ분리된 패키지 구조를 갖는 기능 소자 패키지로서,
분리된 1개의 상기 기능 소자를 둘러싸도록 연속하여 표면에 메탈라이즈가 실시된 기능 소자측의 Si 기판과,
상기 기능 소자측의 Si 기판과 서로 겹치게 하였을 때에, 상기 메탈라이즈가 형성된 영역에 대향하는 표면에, 1열 또는 복수 열로 형성되고, 또한 표면에 메탈라이즈가 실시된 오목부를 형성한 덮개측의 Si 기판을 구비하고,
상기 기능 소자측의 Si 기판에 형성된 상기 메탈라이즈와 상기 덮개측의 Si 기판의 상기 메탈라이즈가 형성된 영역에 대향하는 표면에, 1열 또는 복수 열로 형성되고, 또한 표면에 메탈라이즈가 실시된 오목부와의 사이가 땜납에 의해 접합되어, 상기 1개의 기능 소자를 기밀 밀봉한 패키지 구조를 갖는 것을 특징으로 한다.
[0024] 또한, 기능 소자를 갖고, 상기 기능 소자를 둘러싸도록 연속하여 표면에 메탈라이즈를 실시한 기능 소자측의 Si 기판과,
상기 기능 소자측의 Si 기판의 상기 메탈라이즈에 대향하는 위치의 표면에, 메탈라이즈를 실시한 오목부를 형성한 덮개측의 Si 기판과,
상기 기능 소자와 전기적으로 연결되고, 또한 상기 기능 소자측의 Si 기판에 상기 메탈라이즈보다 내측에 형성된 제1 전극 메탈라이즈와,
상기 제1 전극 메탈라이즈에 대향하는 상기 덮개측의 Si 기판의 위치에, 관통하여 형성된 관통 구멍 및 상기 관통 구멍을 둘러싸는 연속한 오목부와, 적어도 상기 오목부 표면을 덮는 제2 전극 메탈라이즈를 구비하고,
상기 기능 소자측의 Si 기판에 형성된 상기 메탈라이즈와,
상기 덮개측의 Si 기판의 상기 메탈라이즈에 대향하는 위치의 표면에, 메탈 라이즈를 실시한 오목부와의 사이, 및 상기 기능 소자측의 Si 기판에 형성된 상기 제1 전극 메탈라이즈와 상기 덮개측의 Si 기판에 형성된 제2 전극 메탈라이즈 사이가 땜납에 의해 접합되어, 상기 기능 소자를 기밀 밀봉한 패키지 구조를 갖는 것을 특징으로 한다.
[0025] 본 발명에 따르면, MEMS 등에 의한 기능 소자를 웨이퍼 상태에서 일괄하여 기밀 밀봉을 행할 수 있어, 신뢰성이 높고, 저가격의 기능 소자 패키지를 제공할 수 있다.
[0026] 이하, 본 발명을 실시하기 위한 최량의 형태에 대해, 도면을 참조하면서 설명한다.
<실시예 1>
[0027] 우선, 본 발명의 제1 실시예를 도 1과 도 2를 이용하여 설명한다. 도 1은, 웨이퍼 레벨로 기밀 밀봉을 행하는 모습을 도시하는 웨이퍼 상태에서의 접합의 모식도이다. 도 2는 기밀 밀봉부의 접속 프로세스를 도시하는 상세한 단면 구조도이다.
[0028] 도 1에서, 참조 부호 2는 기능 소자 1개분의 패턴을 나타내고 있다. Si 기판(기능 소자측)(1)에 형성된 기능 소자(4)의 외주에 기밀 밀봉부(기능 소자측)(3)가 형성되어 있다. 한편, 덮개측의 Si 기판(덮개측)(5)에는, 기능 소자측의 기밀 밀봉부(기능 소자측)(3)와 접속할 수 있도록, 대향하는 위치에 기밀 밀봉부 (덮개측)(6)가 형성되어 있다. Si 기판(기능 소자측)(1)과 Si 기판(덮개측)(5)의 기밀 밀봉부가 겹치도록 위치 정렬을 행하고, 이를 클램프, 혹은 나사 고정 등에 의해 지그에 가고정한다. 이 지그를 접합 장치의 챔버 내에 세트하고, 기판 전체에 수1000N∼10000N(수100kgf∼1020kgf) 정도의 하중을 부하하고, 기밀 밀봉부에 형성된 땜납의 융점 이상으로 가열함으로써, 땜납을 용융시켜 접속을 행하여, 웨이퍼 레벨로 기밀 밀봉을 행할 수 있다. 이 웨이퍼 레벨로 기밀 밀봉한 후, 개개로 절단ㆍ분리하여, 1개마다의 제품으로서, 기능 소자(2)를 패키징한 구조를 갖는 기능 소자 패키지를 제조한다.
[0029] 여기서, Si 기판으로서, 요구되는 Si 기판의 특성에 의해, Si 웨이퍼 혹은 내부에 SiO2 절연층을 갖는 Si/SiO2/Si의 샌드위치 구조를 갖는 웨이퍼를 구별하여 사용하면, 보다 저가격으로 할 수 있다.
[0030] 다음으로, 기밀 밀봉부의 상세 구조를, 그 접속 프로세스도 아울러, 도 2의 (a)∼(d)에 기초하여 상세하게 설명한다. 우선 접합 전의 상태를 도 2의 (a)에 의해 설명한다. Si 기판(기능 소자측)(1)에는, 포토리소그래피 기술에 의한 패턴 형성과, 드라이 에칭이나 웨트 에칭의 기법을 이용하여, 오목부(25)가 형성된다. 단결정의 Si 웨이퍼의 경우에는, 오목부 하면이 곡면으로 되는 경우도 생각되지만, 오목부 하면의 세세한 형상은, 본 실시예의 효과에는 큰 영향을 미치지 않으므로, 곡면 형상의 오목부도 본 실시예에 포함된다. 또한, 오목부는 수직인 측면을 갖지만, 에칭 공정에서의 사이드 엣치의 영향 등에 의해, 다소 비스듬하게 되는 경우도 있지만, 이들도 본 실시예에 포함된다. 또한, 본 실시예와 같은, 비교적 수직인 측면에서, 저면이 평탄한 오목부는, MEMS에서는 빈번하게 이용되는 SOI(Silicon On Insulator) 기판을 이용하여, 고속의 드라이 에칭을 행한 경우에 형성할 수 있다.
[0031] 본 실시예에서는 2열의 오목부(25)가 기능 소자의 외주에 형성되어 있고, 도 2의 (a)는 그 일부의 단면을 도시하고 있다. 오목부(25)의 깊이는, 땜납막(23)의 두께, 체적에 의존하여 설계할 필요가 있지만, 대강 수㎛∼20㎛ 정도의 깊이가 바람직하다. 오목부(25)를 형성한 후, Si 기판(기능 소자측)(1)은 열산화 등의 처리가 실시되어, Si 산화막(21A)이 형성된다. Si 산화막(21A)은, 일반적으로 기능 소자를 형성한 경우에, 웨이퍼 상의 배선간의 전기적인 단락을 방지하기 위해, Si 기판(기능 소자측)(1)의 표면을 절연하기 위해 형성되므로 도시하였지만, 접합에 특별한 효과는 특별히 없어, 기밀 밀봉만이 목적인 경우에는, Si 산화막(21A)은 형성하지 않아도 된다.
[0032] 다음으로, 기밀 밀봉부(기능 소자측)(3)의 영역에 메탈라이즈(22A)를 실시한다. 메탈라이즈(22A)의 패턴 형성은, 주로 2개의 방법을 이용할 수 있다. 우선, 포토리소그래피 기술에 의해 레지스트 패턴을 형성하고, 그 위로부터 메탈라이즈하여, 레지스트 상의 여분의 메탈라이즈를 제거하는 리프트-오프법이 있다. 다음으로, 최초로 Si 산화막(21A) 상에 메탈라이즈를 형성하고, 그 위로부터 레지스트를 도포하고, 포토리소그래피 기술에 의해 레지스트 패턴을 형성하고, 레지스트 패턴의 개구부의 메탈라이즈를 밀링에 의해 제거하는 방법이 있다. 혹은, 밀링 대신에, 웨트 에칭에 의해 레지스트 개구부의 메탈라이즈를 제거할 수도 있다.
[0033] 예를 들면 리프트-오프로 메탈라이즈 패턴을 형성하는 경우, 레지스트 패턴은 오목부(25)의 외측에서 패턴을 형성한다. 그 이유는, 오목부(25)의 내부에서는, 노광되는 레지스트 두께가 다른 장소와 상이하여, 명료한 패턴이 얻어지지 않기 때문이다. 또한, 후술하는 바와 같이, 본 실시예에서는 오목부(25), 혹은 볼록부(26)의 측면에 메탈라이즈되어 있는 것이, 효과를 만들어 내는 중요한 포인트이기도 하다. 이 때문에, 이 측면부에 확실하게 메탈라이즈가 형성되기 위해서는, 오목부(25)의 외측에서, 정확하게 레지스트 패턴을 형성할 필요가 있다. 따라서, 도면 중의 참조 부호 22C와 같이, 반드시 오목부(25)의 외측에서, 또한 Si 기판(기능 소자측)(1)의 표면에, 메탈라이즈(22A)가 형성된다.
[0034] 밀링이나 웨트 에칭에 의해 메탈라이즈 패턴을 형성하는 경우도, 참조 부호 22C와 같이, Si 기판(기능 소자측)(1)의 표면에서 오목부(25)의 외측에 메탈라이즈(22A)가 형성된다. 이들 공정에서는, 우선 메탈라이즈(22A)가 Si 기판(기능 소자측)(1)의 전체면에 형성되고, 다음으로 레지스트 도포, 레지스트 패턴 형성이 행해지지만, 역시 오목부(25)의 내부에서는 명료한 패턴 형성은 곤란하다. 오목부(25)의 외측까지 레지스트 패턴을 남겨 두지 않으면, 오목부(25)의 내부까지 밀링의 이온이나, 웨트 에칭의 액이 침입하여, 오목부(25)나 볼록부(26)의 측면의 메탈라이즈를 제거하게 될 가능성이 매우 높다. 따라서, 이들 공정에서도, 반드시 참조 부호 22C와 같이, 오목부(25)의 외측에서, 또한 Si 기판(기능 소자측)(1)의 표면의 부분에, 메탈라이즈(22A)가 연속하여 형성되게 된다.
[0035] 다음으로, 메탈라이즈(22A)의 구성에 대해 설명한다. 메탈라이즈(22A)는 Si 산화막(21A)과의 접착층으로서, Ti, Cr, W, V 등의 금속 중 적어도 하나를 포함하는 박막이 스퍼터 혹은 증착에 의해 형성된다. 그들 두께는, 0.1㎛∼0.3㎛ 정도가 바람직하다. 그 위에, 이들 접착층의 보호막으로서, Ni, Cu, Pt, Pd 등의 금속의 박막이 형성된다. 이들 두께는, 0.2∼5㎛ 등의 두께가 바람직하다. 이 프로세스에서도 스퍼터나 증착을 사용할 수 있지만, Ni이나 Cu의 메탈라이즈의 경우에는, 도금법의 적용도 가능하다. 스퍼터나 증착의 경우에는, 보호막의 두께는 얇아지고, 도금의 경우에는, 비교적 두꺼워지는 경향이 있다. 마지막으로, 표면에 Au를 성막한다. Au 메탈라이즈도 스퍼터나 증착법에 의해 성막할 수 있지만, 그 이외에는 전계, 또는 무전해에서의 도금을 행할 수 있다. Au의 두께는, 스퍼터나 증착의 경우에는 0.2∼0.5㎛, 도금의 경우에는 0.1∼3㎛ 등이 바람직하다.
[0036] 이들 공정은, 모두 스퍼터나 증착에 의해 행하는 경우에는, 성막 장치에 투입한 후는, 대기 중에 취출하지 않고, 연속하여 성막을 행하는 것이 일반적이다. 도금법을 이용하는 경우에는, 처음에 접착층의 Ti, Cr, W, V 등의 금속을 스퍼터 혹은 증착에 의해 형성하고, 그 후의 보호막 및 표면의 Au막은, 도금법으로 형성되는 것이 일반적이다.
[0037] 덮개측의 Si 기판(덮개측)(5)도, 기능 소자측의 Si 기판(기능 소자측)(1)과 마찬가지로, Si 산화막(21B) 상에, 메탈라이즈(22B)를 형성한다. 또한, 땜납 막(23)을 형성한다.
[0038] 땜납막의 형성 방법에는, 포토리소그래피 기술에 의해 레지스트 패턴 을 형성하고, 증착, 스퍼터 등의 방법에 의해 땜납을 퇴적한 후, 리프트-오프법에 의해 땜납 패턴을 형성하는 방법을 적용할 수 있다. 이 밖에는, 스크린 마스크나 메탈 마스크를 사용하여, 땜납 페이스트를 인쇄하고, Si 기판(덮개측)(5) 전체를 리플로우하여 땜납막(23)을 형성할 수도 있다. 혹은, 메탈라이즈(22) 상에, 땜납 도금을 실시함으로써 형성하는 것도 가능하다. 또한, 용융 토출법이라고 불리는 방법으로, 용융한 땜납의 미립을 직접 메탈라이즈에 내뿜어 땜납막을 형성하는 방법을 적용할 수도 있다.
[0039] 땜납으로서 이용할 수 있는 금속은, 예를 들면 Au-20∼37.6Sn(wt％), Au-90Sn, Sn-9Zn, Sn-3.5Ag, Sn-3Ag-0.5Cu, Pb-5Sn, Pb-10Sn, Sn-37Pb, Sn-57Bi 등, 전자 부품 실장에 널리 이용되는 땜납재를 적용할 수 있다. 땜납의 조성은 이들에 한정되는 것이 아니라, 미량의 합금 원소를 포함하는 것이나, 다소 조성이 어긋난 것도 포함된다.
[0040] 상기 땜납 조성에 대해서 설명한다. Au-Sn의 이원계의 땜납에서는, 일반적으로 Au-20Sn 공정이 사용된다. 그러나, 본 실시예와 같은 미량의 땜납을 사용하는 접합에서는, 땜납과 메탈라이즈의 반응을 고려한 땜납 조성의 설계가 필요로 된다. 즉, 메탈라이즈(22A), 혹은 메탈라이즈(22B)의 표면에는 Au가 존재하기 때문에, 이 Au가 땜납 중에 용해함으로써, 땜납의 습윤성이 변화하는 경우가 있다. 일반적으로는, 땜납의 조성이 Au-20Sn보다도 Au 리치의 레벨로 되면 습윤성이 저하된다. 따라서, 그 만큼 조성을 Sn측으로 편중시켜 두는 것이 유효하고, 그것은 Au-20Sn에서의 공정 반응이 포함되는 범위에서는, Au-37.6Sn까지 가능하다. 이 들 땜납에서의 접속 온도는, 일반적으로는 280℃(공정 온도) 내지 350℃ 정도까지의 범위가 선택된다.
[0041] 이 이외의 조성, 즉 Au-90Sn, Sn-9Zn, Sn-3.5Ag, Sn-3Ag-0.5Cu 등은, 대강 접속 온도가 220℃ 내지 260℃ 정도의 범위의 것이다. 이들 땜납은, 원래 땜납 중에 Sn이 많으므로, Au-20Sn 근방의 조성의 땜납과 같은, Au의 용해에 대한 상세한 조성의 설계는, 일반적으로는 불필요하다.
[0042] Pb-5Sn, Pb-10Sn은, 고Pb로 300℃ 부근에서 접속을 행하는 고융점의 땜납이다. 이와 같은 땜납재를 적용하는 것도 가능하지만, 환경에의 영향을 고려하여 Pb 프리화를 생각한 경우, Pb 함유 땜납을 사용하는 것은 바람직한 것은 아니다.
[0043] Sn-37Pb는, 220℃ 정도에서 접속할 수 있고, 또한 가장 일반적인 땜납이었다. 따라서, 이 땜납을 적용하는 것도 가능하기는 하지만, 역시 Pb 프리화의 관점에서는, 바람직한 것은 아니다.
[0044] Sn-57Bi는, 융점이 138℃ 근방인 저융점 땜납이다. 접속 온도를 160∼180℃ 정도로 내릴 수 있다. 기능 소자에의 열 영향을 저감할 수 있는 것이 이점이지만, 패키지된 기능 소자를 전자 기기에 실장할 때에, 땜납 접합부의 내열성을 고려한 실장 설계로 해야만 한다.
[0045] 이상, 땜납재에 대해서 설명하였지만, 이들 땜납재에는 공통의 과제가 있다. 도 2의 땜납막(23)을 형성한 경우, 일반적으로는 Sn이나 합금 원소의 산화막이 표면에 형성되는 경우가 많다. 이것이 산화막(24)이다. 이 산화막(24)은, 플럭스리스로 접합하는 경우, 습윤 불량을 야기하는 원인으로 된다.
[0046] 모두에서도 설명한 바와 같이, MEMS 기능 소자의 기밀 밀봉에서의 땜납 접합은, 완전한 플럭스리스가 전제로 된다. 따라서, 이 산화막(24)에 의한 습윤 불량의 회피가 필요로 된다.
[0047] 본 실시예에서는, 이를 위한 수단으로서, 우선 Si 기판(기능 소자측)(1)과 Si 기판(덮개측)(5)을 정확하게 위치를 맞추어, 가고정한 후, 챔버 내의 히터 상에 세트하고, 분위기를 진공이나 불활성한 가스로 채운다. 분위기의 종류, 기압은 MEMS 기능 소자의 특성으로부터 결정되지만, 적어도 접속 시에는 땜납의 산화를 일으키지 않는 분위기로 한다. 이 상태가 도 2의 (a)이다.
[0048] 다음으로, 오목부(25)에 의해 형성된 엣지, 본 실시예의 경우에는 볼록부(26)의 각의 부분을 포함하는 상면으로 되지만, 이를 땜납막(23)으로 누른다. 우선 땜납 용융 전에, 수1000N∼10000N(수100∼1020kgf)의 하중을 화살표의 방향으로 부하하여, 볼록부(26)를 땜납막(23)에 박히게 한다. 이 과정에서, 산화막(24)이 찢어진다. 분위기가 불활성이므로, 산화막이 찢어진 부분은 산화하지 않는다. 이것이 도 2의 (b)이다.
[0049] 또한, 하중을 부하한 채로 가열하고, 땜납의 융점 이상까지 가열한다. 땜납은 용융하고, 용융한 땜납(27)이 메탈라이즈(22A, 22B)에 널리 습윤된다. 이 상태가 도 2의 (c)이다.
[0050] 그리고, 볼록부(26) 상에 원래 존재한 산화막(24)이, 땜납 접속부의 내부에 일부 남겨지는 경우가 있지만, 대부분이 땜납 표면에 원래 존재하는 산화 막(24)은 볼록부(26)의 측면에 땜납이 널리 습윤되는 과정에서, 땜납 내에 취득하지 않고, 땜납의 밖으로 배출된다. 산화막의 비중은, 땜납에 비해 작으므로, 땜납 내에 침강하는 일은 없다. 오목부 및 그 사이의 볼록부는, MEMS 기능 소자의 외주를 둘러싸도록 형성되어 있으므로, 오목부(볼록부)의 측면에 땜납이 널리 습윤됨으로써, MEMS 기능 소자의 외주에 연속한 땜납에 의한 기밀 밀봉 구조가 형성된다. 이에 의해, 웨이퍼 레벨로의 접합재의 습윤성을 확보한 접합에 의해, 확실한 기능 소자의 기밀 밀봉을 실현할 수 있다. 이것이 도 2의 (d)이다.
[0051] 이와 같이, 본 실시예의 구조에서, 땜납의 습윤성이 양호해지는 것은, 상기에 설명한 것 외에, 오목부(25)의 엣지(본 실시예의 경우에는, 볼록부(26)의 엣지이기도 함)와, 메탈라이즈(22A)로 둘러싸여진 영역에 땜납이 필렛을 형성하여 널리 습윤되는 것이 하나의 이유이다. 이와 같은 메탈라이즈에 둘러싸여진 영역에서는, 땜납의 표면 장력에 의한, 소위 모세관 현상에 의해, 땜납이 널리 습윤되기 쉽다. 따라서, 그와 같은 필렛이, 기능 소자를 둘러싼 오목부의 엣지를 따라 형성되므로, 높은 수율로 기밀 밀봉을 행할 수 있다. 이 필렛 형성을 적극적으로 야기하기 위해서는, 오목부(25) 및 볼록부(26)의 측면에 메탈라이즈되어 있는 것이 필수적인 조건으로 된다. 이를 위해서는, 참조 부호 22C와 같이, 원래 메탈라이즈를 형성할 때에, 메탈라이즈가 오목부(25)의 외측까지 형성되도록 할 필요가 있다. 이 결과, 땜납은 접속 중에 널리 습윤되어, 도 2의 (d)와 같이, 오목부(25)의 외측의 메탈라이즈(22A), 즉 참조 부호 22C의 위치까지 널리 습윤되므로, 웨이퍼 레벨로의 확실한 기능 소자의 기밀 밀봉을 실현할 수 있는 것이다.
[0052] 특허 문헌 1에서는, 고리 형상 오목홈을 경납재의 비어져 나옴 방지에 사용하고 있었지만, 본 실시예는 경납재, 즉 땜납의 비어져 나옴 방지를 위해 오목부(25)를 형성하는 것은 아니다. 오목부 및 볼록부를 형성하는 목적은, 그 측면에도 메탈라이즈를 형성함으로써, 땜납의 필렛 형성을 이용하여, 고수율로 기밀 밀봉을 실현하는 것이며, 또한 실제로 오목부(25)의 외측까지 땜납이 비어져 나오는 것도, 특허 문헌 1과는 상이하다.
[0053] 또한 특허 문헌 2는, 웨이퍼 레벨로 땜납 접합을 행하는 것이지만, 땜납의 표면 산화에 의한 습윤 불량이 고려되어 있지 않다. 플럭스리스 접합이 전제인 기능 소자에서는, 땜납의 표면 산화는 습윤성을 저하시켜, 수율을 저하시키는 결정적인 인자이다.
[0054] 따라서, 본 실시예는 웨이퍼 레벨로의 땜납 접합이며, 또한 고수율의 땜납 접합을 실현하는 것으로서, 상기 특허 문헌 1이나 특허 문헌 2와는, 그 원리와 구조가 상이하다.
[0055] 또한 본 실시예에서는, 오목부(25)가 2열인 경우를 설명하였지만, 오목부(25)는 1열, 혹은 좀더 많은 열이 존재하여도 된다. 1열의 경우에는, 오목부(25)의 엣지 부분이 땜납막(23)에 박히고, 땜납이 오목부(25)의 측면에 널리 습윤되는 과정에서 기밀 밀봉이 행해진다. 오목부(25)가 좀더 많은 열로 형성되는 경우에는, 전체로서의 밀봉 폭이 넓어지지만, 보다 기밀 밀봉의 수율이 향상된다.
[0056] 또한, 본 실시예에서는, 기능 소자측의 Si 기판(기능 소자측)(1)에 오목부를 형성하였지만, 덮개측의 Si 기판(덮개측)(5)에 오목부를 형성하고, Si 기 판(기능 소자측)(1)에 땜납막을 형성하여도, 본 실시예의 효과는 전혀 문제없이 얻어진다.
[0057] 이상, 설명한 바와 같이 본 실시예에 따르면, 땜납의 필렛이, 기능 소자를 둘러싼 오목부의 엣지를 따라 형성되므로, 높은 수율로 기밀 밀봉을 행할 수 있어, 웨이퍼 레벨로의 확실한 기능 소자의 기밀 밀봉을 실현할 수 있다.
<실시예 2>
[0058] 다음으로, 본 발명의 실시예 2에 대해, 도 3의 (a)∼(d)를 이용하여 설명한다. 본 실시예는, 오목부의 내부에 땜납막을 형성하여 접속하는 구성이다. 도 3의 (a)와 같이, 덮개측의 Si 기판(덮개측)(5)에 오목부(25) 및 볼록부(26)가 형성되고, 그들 표면에 메탈라이즈(22B) 및 땜납막(23)이 형성되어 있다. 땜납막(23)에는, 기본적으로는 산화막(24)은 없는 쪽이 땜납의 습윤이 양호하지만, 본 실시예에서는 땜납 형성 방법에도 의존하지만 산화막(24)이 표면에 존재하는 경우를 설명한다.
[0059] 여기서, 메탈라이즈의 구성이나 형성 공정, 땜납의 조성이나 형성 방법에 대해서는, 실시예 1과 마찬가지이므로, 설명은 생략한다.
[0060] 또한, 땜납막(23)은 리프트-오프나 도금 등의 방법으로 공급하는 경우, 레지스트 패턴을 오목부(25)의 내부에서 정밀하게 형성하는 것은 어려우므로, 일부 오목부(25)의 외측에 형성되는 경우도 생각된다. 이 경우, 땜납의 비어져 나옴이 커질 것으로 예상된다. 따라서, 땜납 패턴을 위한 레지스트 패턴은, 가능하면 오목부(25)의 측면과 일치하도록 형성하고, 도 3과 같이 땜납막(23)이, 정확히 오목부(25)의 저면과, 볼록부(26)의 상면 및 측면에 형성되도록 하는 것이 바람직하다.
[0061] 접합에서는, 기판을 위치 정렬한 후, 클램프, 나사 고정 등을 이용하여 가고정하고, 챔버 내에 세트한다. 분위기는 불활성의 상태로 한다. 이와 같은 공정은 실시예 1과 마찬가지이다.
[0062] 땜납 용융 전에 기판끼리에 하중을 부하하면, 도 3의 (b)와 같이, 땜납막(23)이 소성 변형된다. 땜납이 옆으로 넓어지는 과정에서 표면적이 증대되고, 그래서 산화막(24)이 찢어진다. 분위기가 불활성이므로, 산화막(24)이 찢어진 부분에서 새로운 산화는 발생하지 않는다.
[0063] 이 상태에서 가열을 개시하고, 또한 화살표의 방향으로 하중을 가한 채로 해 두면, 도 3의 (c)와 같이 땜납이 용융하고, 산화막(24)이 찢어진 부분으로부터 땜납이 메탈라이즈(22A, 22B)에 널리 습윤된다. 일부에 산화막(24)은 남겨지지만, 최종적으로는 오목부(25)의 중심에 보이드(51)를 남기는 상태로, 오목부를 땜납 접속할 수 있어, 도 3의 (d)와 같이 기밀 밀봉을 행할 수 있다. 이 웨이퍼 레벨로 기밀 밀봉한 후, 개개로 절단ㆍ분리하여, 1개마다의 제품으로서의 패키지 구조를 갖는 기능 소자 패키지를 제조한다.
[0064] 또한 본 실시예에서는, 오목부(25)가 2열인 경우를 설명하였지만, 실시예 1과 마찬가지로, 오목부(25)는 1열, 혹은 좀더 많은 열이 존재하여도 된다. 1열의 경우에는, 오목부(25)의 엣지 부분이 땜납막(23)에 박히고, 땜납이 오목부(25)의 측면에 널리 습윤되는 과정에서 기밀 밀봉이 행해진다. 오목부(25)가 좀 더 많은 열로 형성되는 경우에는, 전체로서의 밀봉 폭이 넓어지지만, 보다 기밀 밀봉의 수율이 향상된다.
[0065] 또한, 본 실시예에서는, 덮개측의 Si 기판(덮개측)(5)에 오목부를 형성하였지만, 기능 소자측의 Si 기판(기능 소자측)(1)에 오목부를 형성하고, Si 기판(기능 소자측)(1)에 땜납막을 형성하여도, 본 실시예의 효과는 전혀 문제없이 얻어진다.
[0066] 본 실시예에서 얻어지는 효과로서는, 실시예 1의 효과 외에, 땜납 접합을 위한 오목부나, 땜납막 형성을, 덮개측의 Si 기판(5)에 행함으로써, 실시예 1에 비해, 기능 소자를 형성하는 Si 기판(1)의 공정을 삭감할 수 있는 것이다. 기능 소자를 형성한 후에, 땜납막 등을 형성하는 경우에는, 레지스트 도포, 땜납막 형성, 세정 등의 프로세스에 견딜 수 없는 기능 소자를 형성하게 되면, Si 기판(1)측에, 땜납막을 형성하는 것이 어렵다. 이와 같은 경우에는, 덮개측의 Si 기판(5)에 땜납막을 형성할 필요가 있으므로, 본 실시예의 구조가 바람직하다.
<실시예 3>
[0067] 본 발명의 실시예 3에 대해서, 도 4를 이용하여 설명한다. 여기서, 메탈라이즈의 구성이나 형성 공정, 땜납의 조성이나 형성 방법에 대해서는, 실시예 1과 마찬가지이므로, 설명은 생략하지만, 오목부(25)의 형성 방법이 지금까지의 실시예와 상이하다.
[0068] 실시예 1에서도 설명한 바와 같이, 오목부(25)는 Si 기판(기능 소자측)(1)을 드라이 에칭이나 웨트 에칭으로 형성할 수 있다. 특히, Si 기판의 표면 이 (100)면이 노출된 웨이퍼를 이용한 경우, 웨트 에칭에 의해서는, 본 실시예와 같이 가장 밀한 (111)면이 노출되어, V형의 홈을 형성할 수 있다. 이 결과, 인접하는 상기 오목부의 측면에 의해 산형의 볼록부(26)를 형성하고 있다. 이 경우라도, 지금까지의 실시예 1이나 2와 마찬가지로, 볼록부(26)를, 땜납 용융 전에 땜납막(23)에 박히게 함으로써, 산화막(24)의 일부를 파괴하고, 그 후의 용융한 땜납의 습윤 확대에 의해 산화막(24)의 말려 들어감이 적은 접합부가 형성되어, 기밀 밀봉을 행할 수 있다. 이 웨이퍼 레벨로 기밀 밀봉한 후, 개개로 절단ㆍ분리하여, 1개마다의 제품으로서의 패키지 구조를 갖는 기능 소자 패키지를 제조한다.
[0069] 또한 본 실시예에서는, 오목부(25)가 2열인 경우를 설명하였지만, 실시예 1이나 실시예 2와 마찬가지로, 오목부(25)는 1열, 혹은 좀더 많은 열이 존재하여도 된다. 1열의 경우에는, 오목부(25)의 엣지 부분이 땜납막(23)에 박히고, 땜납이 오목부(25)의 측면에 널리 습윤되는 과정에서 기밀 밀봉이 행해진다. 오목부(25)가 좀더 많은 열로 형성되는 경우에는, 전체로서의 밀봉 폭이 넓어지지만, 보다 기밀 밀봉의 수율이 향상된다.
[0070] 또한, 본 실시예에서는 기능 소자측의 Si 기판(기능 소자측)(1)에 오목부를 형성하였지만, 덮개측의 Si 기판(덮개측)(5)에 오목부를 형성하고, Si 기판(기능 소자측)(1)에 땜납막을 형성하여도, 본 실시예의 효과는 전혀 문제없이 얻어진다.
[0071] 본 실시예에서 얻어지는 효과로서는, 실시예 1의 효과 외에, 볼록부(26)가 산형이며, 끝이 뾰족하게 되어 있기 때문에, 땜납막(23)에 박히기 쉬워, 산화막(24)을 용이하게 뚫을 수 있는 것이다. 따라서, 비교적 낮은 하중으로 접합하는 것이 가능하게 된다.
<실시예 4>
[0072] 본 발명의 실시예 4에 대해서, 도 5 및 도 6을 이용하여 설명한다. 본 실시예는, 지금까지의 밀봉 구조를 적용한 MEMS 기능 소자 패키지를 설명하는 것이다. 도 5는 SOI 웨이퍼를 사용한 피에조 저항형의 3축 가속도 센서 1개분의 모식도이고, 도 6은 그 단면 구조를 도시하는 도면이다. 피에조 저항형의 가속도 센서의 동작 원리나 종래의 실장 구조에 대해서는 많은 문헌에서 설명되어 있으므로, 여기서는 생략한다.
[0073] SOI 기판(71)에는, 오목부(72)가 2열 형성되고, 그 위에 메탈라이즈(74A)가 형성된다. 오목부(72)의 내측에는 피에조 소자(75), 배선(76)이 형성된다. 또 SOI 기판(71)의 하면에는 글래스 기판(77)이 접합되어 있다.
[0074] 한쪽의 Si 캡 기판(78)에는 메탈라이즈(74B) 상에, 땜납막(79)이 형성되고, 또한 캐비티(80)도 형성되어 있다.
[0075] 도 6은 이들의 단면 구조를 도시하지만, 기능 소자측의 Si 기판(71)에, 오목부(72)보다 내측(피에조 소자(75)측)에 전극 메탈라이즈(73)가 형성되어 있다. 이 전극 메탈라이즈(73) 아래에는 관통 전극(81)이 형성되고, 전극(82)에 연결된다. 땜납막(79)은, 지금까지의 실시예와 마찬가지로, 오목부(72)에 눌러지고, 그 상태에서 땜납의 융점 이상으로 가열되어 접합, 및 기밀 밀봉이 행해진다.
[0076] 또한, 기밀 밀봉부의 구조는, 실시예 1 내지 실시예 3에서 설명한, 어느 구조를 적용하는 것이 가능하다.
[0077] 이상 설명한 바와 같이, 본 실시예에 따르면, 웨이퍼 상태에서 일괄하여 확실한 기밀 밀봉을 행할 수 있기 때문에, 신뢰성이 높고, 소형이며 저가격의 기능 소자 패키지를 실현할 수 있다.
<실시예 5>
[0078] 본 발명의 실시예 5에 대해서, 도 7을 이용하여 설명한다. 도 7은, 본 실시예에서의 MEMS 기능 소자(가속도 센서) 1개분의 단면 구조를 도시하는 도면이다. 본 실시예는, 실시예 4에서 형성되어 있던 관통 전극(81)을 불필요로 하는 구조에 관한 것이다. 또한, 도 6과 동일 부호의 것은 동일한 구성 요소를 나타내고, 설명상 일부 생략하고 있다.
[0079] Si 캡 기판(78)에, 관통 구멍(91)이 에칭, 혹은 샌드블러스트, 레이저 가공 등의 방법을 이용하여 형성되어 있다. Si 캡 기판(78)의 하면, 즉 접합면측에는 관통 구멍(91)의 주위는 메탈라이즈(74B)로 둘러싸여져 있고, 땜납막(79)도 형성되어 있다. 이것은, 피에조 소자(75)에 배선(76)을 통하여 연결한 전극 메탈라이즈(73)에 접속된다.
[0080] 기능 소자측의 Si 기판(71)에, 오목부(72)보다 내측(피에조 소자(75)측)에 전극 메탈라이즈(73)가 형성되어 있다. 이 전극 메탈라이즈(73)에는, 미리 오목부 형상으로 형성되어 있으므로, 메탈라이즈(74B)와 전극 메탈라이즈(73) 사이에서도, 지금까지의 실시예에서 설명한 바와 같이, 땜납의 습윤 확대나 필렛 형성에 의해, 고수율로 기밀 밀봉의 땜납 접합을 행할 수 있다. 실시예 4와 마찬가지 로, 실시예 1∼3 중 어느 구조도 모두 적용할 수 있다.
[0081] 본 실시예에서 얻어지는 효과로서는, 실시예 4의 효과 외에, 우선, 기능 소자를 형성하는 Si 기판(71)에의 관통 구멍 가공이 불필요하게 되는 것이다. 이 때문에, Si 캡 기판(78)은, 기능 소자를 형성하는 Si 기판(71)에 비해 얇게 할 수 있으므로, 관통 구멍의 가공은 실시예 4에 비해 용이하게 된다. 또한, 일반적으로 깊은 구멍을 뚫는 경우에는, 깊어질수록 구멍이 작아져 가므로, 조금 큰 개구부가 필요로 된다. 관통 구멍이 얕아지는 본 실시예에서는, 관통 구멍의 개구부의 직경을 작게 할 수 있으므로, 한층 더한 소형화에도 유리하다.
본 발명에 따른 몇 가지 실시예가 보여지고 기술되었지만 본 발명이 거기에 제한되지 않고 본 기술분야의 당업자에게 알려진 바와 같이 다수의 변경들 및 수정들이 허용될 수 있는 것이 이해된다. 따라서, 우리는 본 명세서에서 보여지고 기술된 세부 사항들로 제한되는 것을 바라지 않고, 첨부된 청구범위들의 범위에 의해 포함되는 모든 그러한 변경들 및 수정들을 포괄하도록 의도한다.
도 1은 본 발명의 실시예에서의 웨이퍼 상태에서의 접합의 모식도.
도 2는 본 발명의 실시예에서의 기밀 밀봉부의 접속 프로세스를 도시하는 상세한 단면 구조도.
도 3은 본 발명의 실시예에서의 기밀 밀봉부의 상세한 단면 구조를 도시하는 도면.
도 4는 본 발명의 실시예에서의 기밀 밀봉부의 상세한 단면 구조를 도시하는 도면.
도 5는 본 발명의 실시예에서의 MEMS 기능 소자(가속도 센서) 1개분의 모식도.
도 6은 본 발명의 실시예에서의 MEMS 기능 소자(가속도 센서) 1개분의 단면 구조를 도시하는 도면.
도 7은 본 발명의 실시예에서의 MEMS 기능 소자(가속도 센서) 1개분의 단면 구조를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : Si 기판(기능 소자측)
3 : 기밀 밀봉부(기능 소자측)
4 : 기능 소자
5 : Si 기판(덮개측)
6 : 기밀 밀봉부(덮개측)
21A : Si 산화막
22A : 메탈라이즈
23 : 땜납막
24 : 산화막
25 : 오목부
26 : 볼록부
27 : 땜납
71 : SOI 기판
72 : 오목부
74A : 메탈라이즈
75 : 피에조 소자
76 : 배선
77 : 글래스 기판
78 : Si 캡 기판
79 : 땜납막
80 : 캐비티
81 : 관통 전극
82 : 전극
91 : 관통 구멍

Claims (15)

  1. 기능 소자와,
    내부에 메탈라이즈가 실시된 오목부를 복수 열 형성한 제1 Si 기판과,
    상기 복수 열의 오목부에 대향하는 위치에 메탈라이즈를 실시한 제2 Si 기판을 포함하고,
    상기 제1 Si 기판의 표면의 상기 복수 열의 오목부의 사이에는 상기 복수 열의 오목부의 내부 표면에 실시된 메탈라이즈와 접속하는 메탈라이즈가 실시되어 있고, 상기 제1 Si 기판의 표면에 형성된 메탈라이즈와 상기 복수 열의 내부 표면에 실시된 메탈라이즈는, 상기 복수 열의 오목부 및 상기 복수의 오목부의 사이에 대향하는 상기 제2 Si 기판의 위치에 실시된 메탈라이즈와의 사이를 땜납을 용융하여 접속하고, 상기 제1 Si 기판과 제2 Si 기판을 접합하여 상기 기능 소자를 기밀 밀봉한 것을 특징으로 하는 기능 소자 패키지.
  2. 제1항에 있어서,
    상기 기능 소자가 상기 오목부에 둘러싸여져 상기 제1 Si 기판에 형성되어 있는 것을 특징으로 하는 기능 소자 패키지.
  3. 제1항에 있어서,
    상기 기능 소자가 상기 오목부에 대향하는 위치에 실시된 메탈라이즈에 둘러싸여져 상기 제2 Si 기판에 형성되어 있는 것을 특징으로 하는 기능 소자 패키지.
  4. 삭제
  5. 제1항에 있어서,
    상기 오목부가 V형의 홈이며, 인접하는 상기 오목부의 측면에 의해 산형의 볼록부를 형성하고 있는 것을 특징으로 하는 기능 소자 패키지.
  6. 제1항에 있어서,
    상기 오목부의 깊이가 수㎛∼20㎛인 것을 특징으로 하는 기능 소자 패키지.
  7. 제1항에 있어서,
    상기 땜납이 Au-Sn, Sn-Ag, Sn-Cu, Sn-Ag-Cu, Sn-Zn, Sn-Pb, Sn-Bi 등의 합금을 주성분으로 하는 땜납재인 것을 특징으로 하는 기능 소자 패키지.
  8. 제1항에 있어서,
    상기 메탈라이즈가, Si 기판과의 접착층으로서 형성되는 Ti, Cr, W, V 등의 금속 중 적어도 하나를 포함하는 박막의 표면에, 상기 땜납과의 반응을 억제하기 위해 Ni, Cu, Pt, Pd 중 적어도 하나를 포함하는 박막을 형성하고, 또한 그 표면에 산화 방지를 위한 Au막을 형성한 구성인 것을 특징으로 하는 기능 소자 패키지.
  9. 제1항에 있어서,
    상기 제1 Si 기판의 표면의 상기 오목부의 외측에 메탈라이즈가 형성되고, 상기 오목부의 내부 표면에 형성되는 메탈라이즈와,
    상기 제1 Si 기판의 표면의 상기 오목부의 외측의 메탈라이즈가 연결되어 있는 것을 특징으로 하는 기능 소자 패키지.
  10. 제1항에 있어서,
    상기 제1 Si 기판의 상기 오목부의 내부 표면의 메탈라이즈, 및 상기 제1 Si 기판의 표면의 상기 오목부의 외측의 메탈라이즈와,
    상기 오목부에 대향하는 상기 제2 Si 기판의 위치에 실시된 메탈라이즈와의 사이를 땜납을 용융하여 접속하고, 상기 제1 Si 기판과 제2 Si 기판을 접합하여 상기 기능 소자를 기밀 밀봉한 것을 특징으로 하는 기능 소자 패키지.
  11. 제1항에 있어서,
    상기 제1 Si 기판 및 상기 제2 Si 기판이, Si 웨이퍼 또는 내부에 SiO2 절연층을 갖는 Si/SiO2/Si의 샌드위치 구조를 갖는 웨이퍼인 것을 특징으로 하는 기능 소자 패키지.
  12. 어느 한쪽에 복수의 기능 소자를 형성한 2매의 Si 기판을 서로 겹치게 하여 땜납에 의해 접합하여, 웨이퍼 레벨로 기밀 밀봉한 후, 개개로 절단 또는 분리된 패키지 구조를 갖는 기능 소자 패키지로서,
    분리된 1개의 상기 기능 소자를 둘러싸도록 연속하여 복수 열로 형성되고, 또한 복수 열의 사이의 표면에 메탈라이즈가 실시된 오목부를 형성한 기능 소자측의 Si 기판과,
    상기 기능 소자측의 Si 기판과 서로 겹치게 하였을 때에, 상기 오목부가 복수 열로 형성된 영역에 대향하는 표면에 메탈라이즈가 실시된 덮개측의 Si 기판을 포함하고,
    상기 기능 소자측의 Si 기판에 형성된 상기 복수 열의 오목부와 상기 복수 열의 오목부의 사이의 메탈라이즈가 실시된 표면과, 상기 덮개측의 Si 기판의 상기 복수 열의 오목부가 형성된 영역과 상기 복수 열의 오목부의 사이의 영역에 대향하는 표면 사이가 땜납에 의해 접합되어, 상기 1개의 기능 소자를 기밀 밀봉한 패키지 구조를 갖는 것을 특징으로 하는 기능 소자 패키지.
  13. 기능 소자를 갖고, 상기 기능 소자를 둘러싸도록 형성되고 또한 표면에 메탈라이즈를 실시한 오목부를 형성한 기능 소자측의 Si 기판과,
    상기 기능 소자측의 Si 기판의 상기 오목부에 대향하는 위치의 표면에 메탈라이즈를 실시한 덮개측의 Si 기판과,
    상기 기능 소자와 전기적으로 연결되고, 또한 상기 기능 소자측의 Si 기판에 상기 오목부보다 내측에 형성된 오목부 형상의 제1 전극 메탈라이즈와,
    상기 제1 전극 메탈라이즈에 대향하는 상기 덮개측의 Si 기판의 위치에 형성된 제2 전극 메탈라이즈와,
    상기 제1 전극 메탈라이즈에 대향하는 상기 덮개측의 Si 기판의 위치에 관통하여 형성된 관통 구멍을 포함하고,
    상기 기능 소자측의 Si 기판에 형성된 상기 오목부의 메탈라이즈가 실시된 표면과 상기 덮개측의 Si 기판의 상기 오목부가 형성된 영역에 대향하는 표면과의 사이, 및 상기 기능 소자측의 Si 기판에 형성된 상기 제1 전극 메탈라이즈와 상기 덮개측의 Si 기판에 형성된 제2 전극 메탈라이즈와의 사이가 땜납에 의해 접합되어, 상기 기능 소자를 기밀 밀봉한 패키지 구조를 갖는 것을 특징으로 하는 기능 소자 패키지.
  14. 어느 한쪽에 복수의 기능 소자를 형성한 2매의 Si 기판을 서로 겹치게 하여 땜납에 의해 접합하여, 웨이퍼 레벨로 기밀 밀봉한 후, 개개로 절단ㆍ분리된 패키지 구조를 갖는 기능 소자 패키지로서,
    분리된 1개의 상기 기능 소자를 둘러싸도록 연속하여 표면에 메탈라이즈가 실시된 기능 소자측의 Si 기판과,
    상기 기능 소자측의 Si 기판과 서로 겹치게 하였을 때에, 상기 메탈라이즈가 형성된 영역에 대향하는 표면에, 복수 열로 형성되고, 또한 복수 열의 사이의 표면에 메탈라이즈가 실시된 오목부를 형성한 덮개측의 Si 기판을 포함하고,
    상기 기능 소자측의 Si 기판에 형성된 상기 메탈라이즈와,
    상기 덮개측의 Si 기판의 상기 메탈라이즈가 형성된 영역에 대향하는 표면에, 복수 열로 형성되고, 또한 복수 열의 사이 및 내부의 표면에 메탈라이즈가 실시된 오목부와의 사이가 땜납에 의해 접합되어, 상기 1개의 기능 소자를 기밀 밀봉한 패키지 구조를 갖는 것을 특징으로 하는 기능 소자 패키지.
  15. 기능 소자를 갖고, 상기 기능 소자를 둘러싸도록 연속하여 표면에 메탈라이즈를 실시한 기능 소자측의 Si 기판과,
    상기 기능 소자측의 Si 기판의 상기 메탈라이즈에 대향하는 위치의 표면에, 메탈라이즈를 실시한 오목부를 형성한 덮개측의 Si 기판과,
    상기 기능 소자와 전기적으로 연결되고, 또한 상기 기능 소자측의 Si 기판에 상기 메탈라이즈보다 내측에 형성된 제1 전극 메탈라이즈와,
    상기 제1 전극 메탈라이즈에 대향하는 상기 덮개측의 Si 기판의 위치에, 관통하여 형성된 관통 구멍 및 상기 관통 구멍을 둘러싸는 연속한 오목부와, 적어도 상기 오목부 표면을 덮는 제2 전극 메탈라이즈를 포함하고,
    상기 기능 소자측의 Si 기판에 형성된 상기 메탈라이즈와,
    상기 덮개측의 Si 기판의 상기 메탈라이즈에 대향하는 위치의 표면에, 메탈라이즈를 실시한 오목부와의 사이, 및 상기 기능 소자측의 Si 기판에 형성된 상기 제1 전극 메탈라이즈와 상기 덮개측의 Si 기판에 형성된 제2 전극 메탈라이즈와의 사이가 땜납에 의해 접합되어, 상기 기능 소자를 기밀 밀봉한 패키지 구조를 갖는 것을 특징으로 하는 기능 소자 패키지.
KR1020080011754A 2007-03-06 2008-02-05 기능 소자 패키지 KR100943370B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00055860 2007-03-06
JP2007055860A JP2008218811A (ja) 2007-03-06 2007-03-06 機能素子パッケージ

Publications (2)

Publication Number Publication Date
KR20080081814A KR20080081814A (ko) 2008-09-10
KR100943370B1 true KR100943370B1 (ko) 2010-02-18

Family

ID=39529753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080011754A KR100943370B1 (ko) 2007-03-06 2008-02-05 기능 소자 패키지

Country Status (6)

Country Link
US (1) US7939938B2 (ko)
EP (1) EP1967489A2 (ko)
JP (1) JP2008218811A (ko)
KR (1) KR100943370B1 (ko)
CN (1) CN101261964B (ko)
TW (1) TWI389265B (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008042347B4 (de) * 2008-09-25 2016-11-10 Robert Bosch Gmbh Mikromechanischer Sensor und Verfahren zu seiner Herstellung
KR100992582B1 (ko) * 2009-02-04 2010-11-05 삼성전기주식회사 웨이퍼 레벨 패키지 및 이의 제조 방법
JP4793496B2 (ja) 2009-04-06 2011-10-12 株式会社デンソー 半導体装置およびその製造方法
CN101533832A (zh) * 2009-04-14 2009-09-16 李刚 微机电系统器件与集成电路的集成芯片及集成方法
JP2010278236A (ja) * 2009-05-28 2010-12-09 Murata Mfg Co Ltd 電子部品の製造方法
EP2269946B1 (en) * 2009-06-29 2018-10-03 STMicroelectronics Srl Capped integrated device with protective cap, composite wafer incorporating integrated devices and process for bonding integrated devices with respective protective caps
US8709870B2 (en) * 2009-08-06 2014-04-29 Maxim Integrated Products, Inc. Method of forming solderable side-surface terminals of quad no-lead frame (QFN) integrated circuit packages
DE102009029180B4 (de) * 2009-09-03 2017-07-20 Robert Bosch Gmbh Mikrosystem
DE102009046687A1 (de) * 2009-11-13 2011-05-19 Robert Bosch Gmbh Mikromechanisches Verfahren und entsprechende Anordnung zum Bonden von Halbleitersubstraten sowie entsprechender gebondeter Halbleitechip
KR101107673B1 (ko) * 2010-01-18 2012-01-25 (주)와이솔 Ｅｄｌｃ 생산 시스템 및 방법
JP5398689B2 (ja) * 2010-02-22 2014-01-29 日本電波工業株式会社 圧電デバイス及びその製造方法
JP5298047B2 (ja) 2010-02-26 2013-09-25 日立オートモティブシステムズ株式会社 複合センサの製造方法
US8227879B2 (en) 2010-07-29 2012-07-24 Honeywell International Inc. Systems and methods for mounting inertial sensors
JP5799565B2 (ja) * 2011-04-22 2015-10-28 株式会社ソシオネクスト 半導体装置及びその製造方法
US10427153B2 (en) * 2011-08-25 2019-10-01 Microchips Biotech, Inc. Systems and methods for sealing a plurality of reservoirs of a microchip element with a sealing grid
JP5768975B2 (ja) * 2011-12-15 2015-08-26 オムロン株式会社 接合部の構造及びその接合方法並びに電子部品
DE102012206869B4 (de) * 2012-04-25 2021-05-27 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements
KR101867489B1 (ko) 2012-06-20 2018-06-14 삼성전자주식회사 웨이퍼 레벨 패키지 형성방법
CN103337583B (zh) * 2013-06-26 2016-08-24 深圳雷曼光电科技股份有限公司 Led倒装结构及倒装工艺
CN104347553A (zh) * 2013-07-23 2015-02-11 西安永电电气有限责任公司 一种挖槽阻焊型igbt模块底板
US9781842B2 (en) * 2013-08-05 2017-10-03 California Institute Of Technology Long-term packaging for the protection of implant electronics
JP6314690B2 (ja) * 2014-06-26 2018-04-25 株式会社島津製作所 真空容器の形成方法
JP6164538B2 (ja) * 2014-10-30 2017-07-19 日立金属株式会社 気密封止用リッドおよびその製造方法、それを用いた電子部品収納パッケージ
JP5931246B1 (ja) * 2015-04-03 2016-06-08 田中貴金属工業株式会社 パッケージの製造方法及び該方法により製造されるパッケージ
CN107104060A (zh) * 2016-02-22 2017-08-29 映瑞光电科技(上海)有限公司 用于图形化表面的金锡键合方法
DE112017007299T5 (de) * 2017-03-23 2020-01-02 Mitsubishi Electric Corporation Halbleiterelement-bonding-körper, halbleitereinheit und verfahren zur herstellung eines halbleiterelement-bonding-körpers
CN109422234B (zh) * 2017-09-01 2021-04-09 中芯国际集成电路制造(上海)有限公司 测试结构及其制造方法
US10431510B2 (en) * 2017-10-09 2019-10-01 Global Circuit Innovations, Inc. Hermetic lid seal printing method
CN110116984B (zh) * 2018-02-06 2022-01-28 中芯国际集成电路制造(上海)有限公司 Mems器件及其制备方法
JP2022527300A (ja) * 2019-03-27 2022-06-01 グローコス コーポレーション 眼内生理学的センサ
CN110155934A (zh) * 2019-04-22 2019-08-23 武汉衍熙微器件有限公司 一种mems器件及其制作方法
CN111245385A (zh) * 2019-12-04 2020-06-05 天津大学 芯片封装模块及封装方法及具有该模块的电子装置
FI20205075A1 (en) * 2020-01-24 2021-07-25 Teknologian Tutkimuskeskus Vtt Oy Disc level housing for the device
US20240043264A1 (en) * 2020-12-10 2024-02-08 Obsidian Sensors, Inc. Mems device manufacturing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246492A (ja) * 2001-02-20 2002-08-30 Matsushita Electric Ind Co Ltd 気密封止パッケージ
JP2005236159A (ja) * 2004-02-23 2005-09-02 Mitsubishi Electric Corp 気密封止パッケージ、ウエハレベル気密封止パッケージ、気密封止パッケージの製造方法、およびウエハレベル気密封止パッケージの製造方法
JP2006032492A (ja) * 2004-07-13 2006-02-02 Mitsubishi Electric Corp 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242315A (ja) 1997-02-28 1998-09-11 Kinseki Ltd 電子部品の収納容器
JPH10247695A (ja) 1997-03-05 1998-09-14 Sony Corp 半導体装置
JP3457829B2 (ja) 1997-03-12 2003-10-20 京セラ株式会社 光伝送モジュール用パッケージならびに光伝送モジュール
JPH10303323A (ja) 1997-04-25 1998-11-13 Fukushima Nippon Denki Kk 半導体集積回路の気密封止パッケージ
US6570251B1 (en) * 1999-09-02 2003-05-27 Micron Technology, Inc. Under bump metalization pad and solder bump connections
US6933537B2 (en) * 2001-09-28 2005-08-23 Osram Opto Semiconductors Gmbh Sealing for OLED devices
KR100447851B1 (ko) 2002-11-14 2004-09-08 삼성전자주식회사 반도체장치의 플립칩 방식 측면 접합 본딩 방법 및 이를이용한 ｍｅｍｓ 소자 패키지 및 패키지 방법
JP2004235440A (ja) 2003-01-30 2004-08-19 Mitsubishi Electric Corp マイクロパッケージとその製造方法
JP2004288737A (ja) 2003-03-19 2004-10-14 Kyocera Corp 電子部品搭載用基板およびそれを用いた電子装置
JP2004327562A (ja) 2003-04-22 2004-11-18 Kyocera Corp 電子部品収納用パッケージおよび電子装置
US6953990B2 (en) * 2003-09-19 2005-10-11 Agilent Technologies, Inc. Wafer-level packaging of optoelectronic devices
JP2005191240A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法
US7576427B2 (en) * 2004-05-28 2009-08-18 Stellar Micro Devices Cold weld hermetic MEMS package and method of manufacture
TW200709359A (en) * 2005-08-31 2007-03-01 Advanced Semiconductor Eng Wafer structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246492A (ja) * 2001-02-20 2002-08-30 Matsushita Electric Ind Co Ltd 気密封止パッケージ
JP2005236159A (ja) * 2004-02-23 2005-09-02 Mitsubishi Electric Corp 気密封止パッケージ、ウエハレベル気密封止パッケージ、気密封止パッケージの製造方法、およびウエハレベル気密封止パッケージの製造方法
JP2006032492A (ja) * 2004-07-13 2006-02-02 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JP2008218811A (ja) 2008-09-18
TWI389265B (zh) 2013-03-11
US7939938B2 (en) 2011-05-10
EP1967489A2 (en) 2008-09-10
CN101261964A (zh) 2008-09-10
TW200839964A (en) 2008-10-01
KR20080081814A (ko) 2008-09-10
US20080217752A1 (en) 2008-09-11
CN101261964B (zh) 2011-05-18

Similar Documents

Publication Publication Date Title
KR100943370B1 (ko) 기능 소자 패키지
JP4495711B2 (ja) 機能素子及びその製造方法
US7008817B2 (en) Method for manufacturing micro electro-mechanical systems using solder balls
JP3864134B2 (ja) 低温の酸化防止ハーメチックシーリング方法
JP4766831B2 (ja) 電子部品の製造方法
JP4938779B2 (ja) 微小電子機械機構装置およびその製造方法
JP5024290B2 (ja) 圧電振動デバイス
JP2009512369A (ja) 機械的に敏感な電子構成素子のための中空室を備えたハウジングおよび該ハウジングを製造するための方法
KR20040055642A (ko) 관통 전극의 형성방법 및 관통 전극을 갖는 기판
JP2007149742A (ja) パッケージおよびそれを用いた電子装置
JP5251224B2 (ja) 圧電振動デバイスの製造方法および圧電振動デバイス
JP5227834B2 (ja) 機能素子パッケージの製造方法
JP2010165731A (ja) 機能素子パッケージ
JP4268480B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP4964505B2 (ja) 半導体装置およびその製造方法、並びに電子部品
JP2008135594A (ja) 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法
JP2004202604A (ja) パッケージ構造および製造方法
US8204352B2 (en) Optical apparatus, sealing substrate, and method of manufacturing optical apparatus
FR2479639A1 (fr) Dispositif d&#39;assemblage entre composants electroniques de caracteristiques mecaniques differentes et son procede de realisation
JP4116954B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP6465484B2 (ja) パッケージ用部品、電子部品および電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150121

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160112

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee