CN101261964A - 功能元件封装 - Google Patents

功能元件封装 Download PDF

Info

Publication number
CN101261964A
CN101261964A CNA2008100086967A CN200810008696A CN101261964A CN 101261964 A CN101261964 A CN 101261964A CN A2008100086967 A CNA2008100086967 A CN A2008100086967A CN 200810008696 A CN200810008696 A CN 200810008696A CN 101261964 A CN101261964 A CN 101261964A
Authority
CN
China
Prior art keywords
substrate
function element
recess
film
metalized film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100086967A
Other languages
English (en)
Other versions
CN101261964B (zh
Inventor
秦昌平
松岛直树
坂本英次
冈田亮二
青野宇纪
风间敦
木田年纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Publication of CN101261964A publication Critical patent/CN101261964A/zh
Application granted granted Critical
Publication of CN101261964B publication Critical patent/CN101261964B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明提供一种功能元件封装，是利用焊接对功能元件进行晶片级气密密封的封装结构，本发明中采用具有在内部表面实施金属化膜的凹部的第1Si基板，和在所述凹部相对的位置上实施金属化膜的第2Si基板，在所述第1Si基板的所述凹部的内表面实施的金属化膜，和所述第2Si基板的与所述凹部相对的位置上实施金属化膜，通过熔融焊料来进行连接，将所述功能元件气密密封在该第1Si基板和第2Si基板之间。这样，能够提高焊料对2个Si基板的润湿性，增强Si基板之间的接合性，提高封装的制造成品率。

Description

功能元件封装
技术领域
本发明涉及利用MEMS(Micro Electro Mechanical Systems，微机电系统)技术等，通过蚀刻加工Si基板(这里，Si基板是指包含具有Si晶片、SiO2或者在内部具有SiO2绝缘层的Si/SiO2/Si的夹层结构的晶片(以下相同))，来制造的各种传感器、执行器等的功能元件封装。
背景技术
使用MEMS技术的各种传感器或高频滤波器、反射功能元件等的功能元件一直被制造。例如，在加速度的传感器中，通常，使用蚀刻技术形成含锤的构造体，通过读取连接于锤的电极的静电容量变化，或在连接于锤的薄梁上形成的形变检测元件的电阻变化等，来读取施加于锤的加速度。在高频滤波器中，例如被称作FBAR(Film Bulk Acoustic Resonator，薄膜腔声波谐振器)的构造中，在Si基板上形成空洞，形成被电极夹住的A1N压电膜来跨过该空洞。在反射装置中，通过驱动Si的反射部、调整光路来产生图像。无论在哪种MEMS中，都含有锤、压电膜或反射镜等可动部。这样的可动部的动作特性虽是理所当然的，但也受到环绕可动部的气体氛围的影响。因而，可动部存在的空间的气压需要保持一定，这就需要气密密封。
目前为止，为了一边进行气密密封，一边向外部导出缘自功能元件的电信号，而使用陶瓷制的封装和盖子。该陶瓷封装中，在内部形成用于导线连接的电极块(electrode pad)，为了与该电极连接，并且不发生漏损，而从陶瓷封装内向外部导出配线。在陶瓷封装的外侧形成电极块，使其与从封装内部导出的配线连接。
但是近年，对小型化、低价格化的要求越发强烈，作为实现此要求的方法，就需要晶片级的封装。所说的晶片级的封装是指，在形成各种功能元件的晶片上，接合用于密封的其他晶片，从而完成封装的方法。利用晶片接合，可以一并地密封成千上万的功能元件，因此有利于低成本化。另外，利用光刻技术，能够设计精密的密封部，因此也有利于封装的小型化。
作为接合晶片的方法，也已经发表了Si-Si直接接合、玻璃晶片与Si的阳极接合等几种新的方法，以往，作为在半导体部件的封装中使用的具有实效的接合方法，可以例举出焊接。
这里，作为此前公开的技术，并不是晶片级封装，对利用焊接来封装功能元件和利用晶片级的焊料来封装的这两种方法进行说明。
在下述的专利文献1中，记载的封装结构特别适于气密密封形成振荡电路的高频IC的封装，作为振动对策是增厚盖子的壁厚，即使与底板侧的接合面积增大，也能得到足够的粘接强度，维持需要的气密密封。作为其方法，是在与盖接合的底板的接合面的内周侧和外周侧上设置二重环状凹槽，将用该内外周的环状凹槽围绕的内侧接合部的底板和盖子用钎料进行熔敷，同时，将外周侧的环状凹槽更外部的外侧接合的底板和盖子用激光焊接来熔敷。并且，显示出形成于该接合部的内外周的环状凹槽，是用于防止钎料流入的高频IC部的槽。
另外，下述的专利文献2的课题是提供一种使大口径的晶片彼此之间良好地接合的微型封装，其记载的方法为，将微型传感器或微型执行器的多个能动部分形成在晶片上的元件晶片与盖部件，利用接合部在元件晶片的各能动部分的周围进行气密密封的方法。在该接合中，公开了使用焊料。
专利文献1：日本特开平10-303323(无相似)
专利文献2：日本特开2004-235440(无相似)
发明内容
专利文献1的特征为，通过在底板和盖子的接合部的内外周形成环状凹槽，来抑制钎料的溢出。但是，并未考虑利用确保晶片级的接合材料的润湿性的接合，来实现功能元件的气密密封。
另外，专利文献2是以晶片级进行焊接来进行封装的发明，并未充分考虑到为了以高成品率实现气密密封，而要确保焊料的润湿性。在微型传感器或微型执行器的封装中，为了防止混入垃圾或异物，而难以在焊接时使用助熔剂。因而，必须用非助熔剂实现焊料的充分的润湿性，进行焊接。
本发明是为了解决上述课题来提出的。
为了解决上述课题，本发明的特征为，具备功能元件、形成在内部表面实施了金属化膜的凹部的第1Si基板、在所述凹部的相对位置上实施金属化膜的第2Si基板，将所述第1Si基板上形成的所述凹部的内部表面上所实施的金属化膜，与所述凹部相对的所述第2Si基板的位置上所实施的金属化膜之间，通过熔融焊料来连接，接合所述第1Si基板和第2Si基板来气密密封所述功能元件。
另外，本发明的特征为，所述功能元件被所述凹部围绕并形成在所述第1Si基板上。
另外，本发明的特征为，所述功能元件被在所述凹部相对的位置上实施的金属化膜围绕并形成在所述第2Si基板上。
另外，本发明的特征为，形成多列所述凹部。
另外，本发明的特征为，凹部是V形槽，相邻的所述凹部的侧面形成山形的凸部。
另外，本发明的特征为，所述凹部的深度为数μm～20μm。
另外，本发明的特征为，所述焊料是以Au-Sn、Sn-Ag、Sn-Cu、Sn-Ag-Cu、Sn-Zn、Sn-Pb、Sn-Bi等合金为主成分的焊接材料。
另外，本发明的特征为，在所述第1Si基板的表面的所述凹部的外侧形成金属化膜，在所述凹部的内部表面形成的金属化膜与所述第1Si基板表面的所述凹部的外侧的金属化膜连接。
另外，本发明的特征为，将所述第1Si基板的所述凹部的内部表面的金属化膜以及所述第1Si基板的表面的所述凹部的外侧的金属化膜和所述凹部相对的所述第2Si基板的位置上所实施的金属化膜之间，通过熔融焊料来连接，接合所述第1Si基板和第2Si基板，气密密封所述功能元件。
另外，本发明的特征为，所述金属化膜的结构是，在作为与Si基板的粘接层而形成的含有Ti、Cr、W、V等金属的至少一种的薄膜的表面上，形成用于抑制与所述焊料反应的含有Ni、Cu、Pt、Pd的至少一种的薄膜，进一步在其表面形成用于抗氧化的Au膜。
另外，本发明的特征为，所述第1Si基板和所述第2Si基板是Si晶片或在内部具有SiO2绝缘层的具有Si/SiO2/Si夹层结构的晶片。
另外，本发明的特征为，其为将在任一方上形成多个功能元件的2片Si基板重合，并利用焊料来接合，进行晶片级的气密密封后，具有逐个地切断、分割的封装结构的功能元件封装，
其具备的封装结构是：设置了凹部的功能元件侧的Si基板，所述凹部以一列或多列的方式连续地形成，使凹部能围绕分割的单个的所述功能元件，并且在凹部表面上实施金属化膜；以及，在与所述功能元件侧的Si基板重合时，在面向形成所述凹部的区域的表面上实施金属化膜的盖侧的Si基板，
设置在所述功能元件侧的Si基板的所述凹部的实施金属化膜的表面与所述盖侧的Si基板的与形成所述凹部的区域相对的表面之间，利用焊料来接合，气密密封所述单个的功能元件。
另外，本发明的功能元件的封装结构的特征为，其具备：具有功能元件，且设置了凹部的功能元件侧Si基板，该凹部以围绕所述功能元件的方式来形成并且在其表面上实施金属化膜；在与所述功能元件侧的Si基板的所述凹部相对的位置的表面上实施金属化膜的盖侧Si基板；与所述功能元件电连接，并且被设置在所述功能元件侧Si基板的、所述凹部更内侧的、凹部形状的第1电极金属化膜；设置在与所述第1电极金属化膜相对的所述盖侧的Si基板的位置上的第2电极金属化膜；在与所述第1电极金属化膜相对的所述盖侧的Si基板的位置上贯通设置的贯通孔，
所述功能元件侧的Si基板上设置的所述凹部的实施金属化膜的表面，与所述盖侧的Si基板的相对于形成所述凹部的区域的表面之间，以及所述功能元件侧的Si基板上设置的所述第1电极金属化膜，与所述盖侧的Si基板上设置的第2电极金属化膜之间，都是利用焊料来接合，气密密封所述功能元件。
另外，本发明的功能元件的封装结构的特征为，其为将在任一方上形成多个功能元件的2片Si基板重合，利用焊料来接合，进行晶片级气密密封后，具有逐个地切断、分割的封装结构的功能元件封装，
其具备：连续地在表面实施金属化膜的功能元件侧的Si基板，使其围绕分割的单个的所述功能元件；与所述功能元件侧的Si基板重合时，在与所述金属化膜所形成的区域相对的表面上设置凹部的盖侧的Si基板，该凹部是以一列或多列的方式形成，并且在表面上实施金属化膜，
所述功能元件的Si基板上设置的所述金属化膜，和在所述盖侧的Si基板的与形成所述金属化膜的区域相对的表面上形成的一列或多列并且在表面上实施金属化膜的凹部之间，利用焊料来接合，气密密封所述单个的功能元件。
此外，本发明的功能元件的封装结构的特征为，其具备：具有功能元件，连续地在表面实施金属化膜的功能元件侧的Si基板，使其围绕所述功能元件；在与所述功能元件侧的Si基板的所述金属化膜相对的位置的表面上，设置实施金属化膜的凹部的盖侧的Si基板；与所述功能元件电连接，并且在所述功能元件侧的Si基板的比所述金属化膜更内侧上设置的第1电极金属化膜；在与所述第1电极金属化膜相对的所述盖侧的Si基板的位置上，贯通设置的贯通孔以及围绕所述贯通孔的连续的凹部；至少覆盖所述凹部表面的第2电极金属化膜，
所述功能元件侧的Si基板上设置的所述金属化膜，和所述盖侧的Si基板与所述金属化膜相对的位置的表面上实施金属化膜的凹部之间，以及所述功能元件侧的Si基板上设置的所述第1电极金属化膜，和设置于所述盖侧的Si基板上的第2电极金属化膜之间，都利用焊料来接合，有气密密封所述功能元件。
根据本发明，可以以晶片状态将MEMS等形成的功能元件一并地气密密封，并能够提供高可靠性、廉价的功能元件封装。
附图说明
图1是本发明的实施例的晶片状态的接合的模式图；
图2是表示本发明的实施例的气密密封部的连接工艺的详细的断面结构图；
图3是表示本发明的实施例的气密密封部的详细的断面结构的图；
图4是表示本发明的实施例的气密密封部的详细的断面结构的图；
图5是1个本发明的实施例的MEMS功能元件(加速度传感器)的模式图；
图6是表示1个本发明的实施例的MEMS功能元件(加速度传感器)的断面结构的图；
图7是表示1个本发明的实施例的MEMS功能元件(加速度传感器)的断面结构的图。
具体实施方式
以下，对于实施本发明的最佳方式，参照附图来进行说明。
实施例1
首先，采用图1和图2来说明本发明的第1实施例。图1是表示以晶片级进行气密密封的样子的晶片状态的接合的模式图。图2是表示气密密封部的连接工艺的详细的断面结构图。
在图1中，2表示1个功能元件的图案。设置在Si基板(功能元件侧)1上的功能元件4的外周上，形成气密密封部(功能元件侧)3。另一方面，在盖侧的Si基板(盖侧)5中，为了能与功能元件侧的气密密封部(功能元件侧)3连接，而在相对的位置上形成气密密封部(盖侧)6。进行位置调整，以使Si基板(功能元件侧)1和Si基板(盖侧)5的气密密封部重合，将其用夹子或螺丝等临时固定在夹具上。将该夹具放置在接合装置的腔内，在基板整体上施加1000N～10000N(数100kgf～1020kgf)左右的荷重，加热使温度达到形成在气密密封部的焊料的熔点以上，使焊料熔融进行连接，从而能够进行晶片级的气密密封。以该晶片级进行气密密封后，一个一个地切断、分割，作为每一个制品，制造出具有封装功能元件2的结构的功能元件封装。
这里，作为Si基板，根据所要求的Si基板的特性，如果使用Si晶片或在内部具有SiO2绝缘层的具有Si/SiO2/Si的夹层结构的晶片，则能够进一步降低价格。
接着，基于图2(a)～(d)，结合其连接工艺对气密密封部的详细结构进行详细说明。首先，利用图2(a)来说明接合前的状态。在Si基板(功能元件侧)1中，利用光刻技术形成图案时，采用干式蚀刻或湿式蚀刻的技术形成凹部25。单晶的Si晶片的情形中，也要考虑凹部下面会形成曲面，但由于凹部下面细小的形状对本实施例的效果不会有大的影响，因此本实施例中也包含曲面形状的凹部。另外，凹部具有垂直的侧面，但由于蚀刻工序的侧蚀的影响等，也会形成少许的倾斜，这些也包含在本实施例中。本实施例这样的侧面比较垂直且底面平坦的凹部，是采用在MEMS中经常使用的SOI(Silicon onInsulator，绝缘硅)基板，进行高速的干式蚀刻时来形成的。
在本实施例中，在功能元件外周形成二列凹部25，图2(a)表示其一部分断面。凹部25的深度需要依据焊料膜23的厚度、体积来设计，较为合适的情况是大概为数μm～20μm左右的深度。形成凹部25后，对Si基板(功能元件侧)1实施热氧化等处理，形成Si氧化膜21A。通常在形成功能元件时，为了防止晶片上的配线之间的电短路，而形成图示的Si氧化膜21A，用于使Si基板(功能元件侧)1的表面绝缘，但对接合并无特别的效果，只为了气密密封时，可以不形成Si氧化膜21A。
接着，在气密密封部(功能元件侧)3的区域中实施金属化膜22A。形成金属化膜22A的图案主要可以使用两种方法。其一有剥离法(lift-off)，即首先，利用光刻技术来形成抗蚀图案，在其上实施金属化膜，再除去抗蚀层上多余的金属化膜。其二的方法有，最初，在Si氧化膜21A上形成金属化膜，在其上涂布抗蚀层，利用光刻技术形成抗蚀图案，利用研磨来除去抗蚀图案的开口部的金属化膜。或者也可以代替研磨，利用湿式蚀刻来除去抗蚀层开口部的金属化膜。
例如，用剥离法形成金属化膜图案时，抗蚀图案是在凹部25的外侧上形成图案。其理由是因为，在凹部25的内部中，曝光的抗蚀层的厚度与其他地方不同，不能得到明了的图案。另外，如后所述，在本实施例中，凹部25或凸部26的侧面上形成金属化膜，也是产生效果的重要因素。因此，为了在该侧面部上确实地形成金属化膜，需要在凹部25的外侧上，正确地形成抗蚀图案。因而，如图中的22C所示，必须在凹部25的外侧并且在Si基板(功能元件侧)1的表面上形成金属化膜22A。
利用研磨或湿式蚀刻形成金属化膜图案时，如22C所示，在Si基板(功能元件侧)1的表面且凹部25外侧上形成金属化膜22A。在这些工序中，首先，是在Si基板(功能元件侧)1的整个面上形成金属化膜22A，接着，涂布抗蚀层形成抗蚀图案，但是在凹部25的内部，难以形成明了的图案。如果不将抗蚀图案残留至凹部25的外侧，则研磨的离子或湿式蚀刻的液体就侵入至凹部25的内部，除去凹部25或凸部26的侧面的金属化膜的可能性就非常高。因而，在这些工序中，必须像22C那样，在凹部25的外侧并且是Si基板(功能元件侧)1的表面的部分上，连续地形成金属化膜22A。
接着，对金属化膜22A的构成进行说明。金属化膜22A作为与Si氧化膜21A接触的粘接层，是用溅射或蒸镀形成含有Ti、Cr、W、V等金属的至少一种的薄膜。其厚度最好是0.1μm～0.3μm左右。作为这些粘接层的保护膜，在其上形成Ni、Cu、Pt、Pd等的金属薄膜。这些厚度最好是0.2～5μm等的厚度。在该工艺中，可以使用溅射或蒸镀，但在Ni或Cu的金属化膜的情形中，也可以使用镀敷法。溅射或蒸镀的情形中，保护膜的厚度具有偏薄的倾向，在镀敷的情形中，具有偏于较厚的倾向。最后，在表面形成Au膜。Au金属化膜也能够利用溅射或蒸镀法来成膜，除此之外可以由电镀或者化学镀来进行成膜。Au的厚度在溅射或蒸镀的情形中最好是0.2～0.5μm，镀敷的情形中，最好是0.1～3μm等。
这些工序全部用溅射或蒸镀实施时，通常是在投入成膜装置后，不取出到大气中而连续地实施成膜。使用镀敷法时，通常开始用溅射或蒸镀来形成作为粘接层的Ti、Cr、W、V等的金属，其后的保护膜和表面的Au膜用镀敷法来形成。
盖侧的Si基板(盖侧)5也与功能元件侧的Si基板(功能元件侧)1相同，在Si氧化膜21B上形成金属化膜22B。进一步，形成焊料膜23。
在焊料膜的形成方法中，可以应用的方法为，利用光刻技术形成抗蚀图案，用蒸镀、溅射等方法堆积焊料膜后，利用剥离法形成焊料图案。此外，使用印网掩模或金属掩模，印刷焊料糊剂，回流整个Si基板(盖侧)5，也能够形成焊料膜23。或者，在金属化膜22上实施焊料镀敷也能够形成。另外，用被称作熔融排出法的方法，将熔融的焊料的微粒直接吹附在金属化膜上，来形成焊料膜的方法也能够使用。
能够作为焊料来使用的金属，可以应用例如Au-20～37.6Sn(wt％)、Au-90Sn、Sn-9Zn、Sn-3.5Ag、Sn-3Ag-0.5Cu、Pb-5Sn、Pb-10Sn、Sn-37Pb、Sn-57Bi等在电子部件实装中广泛使用的焊接材料。焊料的组成并不限定于这些，也包括含有微量的合金元素的焊料或组成有少许偏差的焊料。
对上述焊料组成进行说明。在Au-Sn的二元系的焊料中，通常使用Au-20Sn共晶。但是，在使用本实施例这样的微量的焊料的接合中，需要对考虑焊料和金属化膜的反应的焊料组成进行设计。即，由于金属化膜22A或金属化膜22B的表面上存在Au，因此该Au熔解在焊料中使得焊料的润湿性变化。通常，如果焊料的组成比Au-20Sn含Au的水平高，则润湿性降低。因而，其份数、组成偏向于Sn侧是有效的，其在含有Au-20Sn的共晶反应的范围中，可以到Au-37.6Sn。这些焊料的连接温度通常选择从280℃(共晶温度)到350℃左右的范围。
此外的组成，即，Au-90Sn、Sn-9Zn、Sn-3.5Ag、Sn-3Ag-0.5Cu等，连接温度大概是从220℃到260℃左右的范围。这些焊料原本在焊料中多含有Sn，因此，通常不需要对Au-20Sn附近的组成的焊料这样的对Au的熔解的详细组成进行设计。
Pb-5Sn、Pb-10Sn是高Pb且在300℃附近进行连接的高熔点焊料。也可以应用这样的焊接材料，但考虑到对环境的影响想无Pb化时，并不希望使用含Pb焊料。
Sn-37Pb可以在220℃左右连接，曾是最普通的焊料。因而，也能够应用该焊料，但从无Pb化的角度考虑，则不希望使用这种焊料。
Sn-57Bi是熔点在138℃附近的低熔点焊料。能够将连接温度降低到160～180℃左右。具有能够降低对功能元件产生热影响的优点，但在将被封装的功能元件实装入电子装置中时，就必须是考虑了焊料接合部的耐热性的实装设计。
以上，对焊接材料进行说明，这些焊接材料中有共通的课题。形成图2的焊料膜23时，通常，在其表面上多形成Sn或合金元素的氧化膜，即是氧化膜24。用无助熔剂接合时，该氧化膜24会成为引起润湿不良的原因。
如开头所述，MEMS功能元件用气密密封的焊接是以完全的无助熔剂为前提。因而，需要回避该氧化膜24所产生的润湿不良。
在本实施例中，作为该方法，首先，将Si基板(功能元件侧)1和Si基板(盖侧)5进行正确地位置对接，临时固定后，放置在室内的加热器上，使其氛围为真空或充满惰性气体。气体氛围的种类、气压是由MEMS功能元件的特性决定，至少在连接时形成不引起焊料氧化的氛围。该状态为图2(a)。
接着，将由凹部25形成的边缘、本实施例的情形中的凸部26的角的部分作为上面，将其挤压在焊料膜23上。首先，在焊料熔融前，沿箭头方向负荷数1000N～10000N(数100～1020kgf)的荷重，使凸部26压入焊料膜23中。在该过程中，氧化膜24被破坏。由于氛围气体是惰性的，因此氧化膜破损的部分不会氧化。这反映在图2(b)中。
此外，负荷荷重的过程中加热，加热至焊料的熔点以上。熔融焊料，熔融的焊料27向金属化膜22A和B润湿扩展。该状态是图2(c)。
并且，凸部26上原本存在的氧化膜24会有一部分残留在焊料连接部的内部，大部分原来存在于焊料表面的氧化膜24在焊料润湿扩展于凸部26的侧面上的过程中，没有被压入焊料内，而是排出到焊料外。氧化膜的比重比焊料小，因此不会沉降于焊料内。凹部和其间的凸部是以围绕MEMS功能元件的外周的形式来形成的，因此通过焊料在凹部(凸部)的侧面上润湿扩展，使得在MEMS功能元件的外周上形成由连续的焊料所产生的气密密封结构。这样，利用确保晶片级的接合材料的润湿性的接合，能够实现确实的功能元件的气密密封。这反映在图2(d)中。
如此，在本实施例的结构中，除了上述之外，焊料的润湿性良好的原因之一是，在凹部25的边缘(本实施例中，也包括凸部26的边缘)和金属化膜22A围绕的区域中，焊料是形成焊脚(fillet)来润湿扩展。被这样的金属化膜围绕的区域中，由于焊料的表面张力，就是所谓的毛细管现象，使得焊料容易润湿扩展。因而，这样的焊脚是沿着围绕功能元件的凹部的边缘而形成的，能够以高成品率实施气密密封。为了积极地形成该焊脚，在凹部25和凸部26的侧面上形成金属化膜就成为必要的条件。因此，如22C那样，原本形成金属化膜时，需要将金属化膜形成至凹部25的外侧。其结果为，焊料在连接中润湿扩展，如图2(d)所示，扩展至凹部25外侧的金属化膜22A，即22C的位置上，因此能够实现晶片级的确实的功能元件的气密密封。
在专利文献1中，环状凹槽是用于防止钎料的溢出，但本实施例并不是为了防止钎料，即焊料的溢出而形成凹部25的。形成凹部和凸部的目的是，通过在其侧面也形成金属化膜，来形成焊料的焊脚，利用焊脚实现高成品率的气密密封，另外，实际情况中焊料溢出到凹部25的外侧，这也与专利文献1不同。
另外，专利文献2是以晶片级来实施焊料接合，但并没有考虑焊料的表面氧化所引起的润湿性不良。在无助熔剂接合为前提的功能元件中，焊料的表面氧化会降低润湿性，成为降低成品率的决定因素。
因而，本实施例是晶片级的焊接，并且能够实现高成品率的焊接，上述专利文献1或专利文献2与其原理和结构不同。
在本实施例中，凹部25表示为两列的情形，但凹部25也可以以一列或更多的列数存在。一列时，凹部25的边缘部分压入焊料膜23中，在焊料润湿扩展至凹部25的侧面的过程中，完成气密密封。以更多的列数形成凹部25时，作为整体的密封幅度宽，能够进一步提高气密密封的成品率。
另外，在本实施例中，是在功能元件侧的Si基板(功能元件侧)1上形成凹部，不过，即使在盖侧的Si基板(盖侧)5上形成凹部，在Si基板(功能元件侧)1上形成焊料膜，也会毫无问题地得到本实施例的效果。
如上所述，根据本实施例，沿着围绕功能元件的凹部的边缘形成焊料的焊脚，因此能够以高成品率来实施气密密封，能够实现晶片级的确实的功能元件的气密密封。
实施例2
接着，对于本发明的实施例2，采用图3(a)～(d)进行说明。本实施例是在凹部的内部形成焊料膜来连接的结构。如图3(a)所示，在盖侧的Si基板(盖侧)5上形成凹部25和凸部26，在它们的表面形成金属化膜22B和焊料膜23。在焊料膜23中，基本上在没有氧化膜24时的润湿性良好，在本实施例中，虽然也取决于焊料形成方法，但还是对氧化膜24存在于表面的情形进行说明。
这里，金属化膜的结构或形成工序、焊料的组成或形成方法与实施例1相同，因此省略说明。
焊料膜23用剥离或镀敷等方法供给时，难以在凹部25的内部精密地形成抗蚀图案，因此，也考虑将一部分形成在凹部25的外侧。此时，能够预想到焊料溢出增大。因而，用于焊料图案的抗蚀图案尽可能地形成与凹部25的侧面一致，如图3所示，理想情况是焊料膜23正好形成在凹部25的底面、凸部26的上面和侧面。
在接合中，使基板对正位置后，用夹子、螺丝等临时固定，放置在腔内。气体氛围为非活性状态。这种工序与实施例1相同。
如果在焊料熔融之前就对基板彼此之间负荷荷重，则如图3(b)所示，焊料膜23会产生塑性变形。焊料在向横向扩展的过程中表面积增大，因此氧化膜24被破坏。由于气体氛围是非活性状态，因此氧化膜24被破坏的部分上不会产生新的氧化。
以这种状态开始加热，进一步沿着箭头的方向施加荷重时，如图3(c)所示，焊料熔融，焊料从氧化膜24破坏的部分润湿扩展到金属化膜22A、B上。一部分氧化膜24会残留，但最后，能够以在凹部25中心残留空隙51的状态来焊接凹部内，进行像图3(d)那样的气密密封。以该晶片级气密密封后，一个一个地切断、分割，来制造功能元件，该功能元件具有作为单个制品的封装结构。
在本实施例中，凹部25表示为两列的情形，但与实施例1一样，凹部25可以以一列或更多的列存在。一列的情形中，凹部25的边缘部分压入焊料膜23中，焊料在润湿扩展至凹部25的侧面的过程中实施气密密封。凹部25以更多列形成时，作为整体的密封幅度宽，可进一步提高气密密封的成品率。
另外，在本实施例中，是在盖侧的Si基板(盖侧)5上形成凹部，不过，即使在功能元件侧的Si基板(功能元件侧)1上形成凹部，在Si基板(功能元件侧)1上形成焊料膜，也会毫无问题地得到本实施例的效果。
作为在本实施例中得到的效果，除了实施例1的效果之外，通过在盖侧的Si基板5上形成用于焊接的凹部或焊料膜，与实施例1相比，能够削减形成功能元件的Si基板1的工序。形成功能元件后，在形成焊料膜等情况中，如果形成的功能元件不能耐受抗蚀层涂布、焊料膜形成和洗净等工艺，则难以在Si基板1侧形成焊料膜。这样情形，就需要在盖侧的Si基板5上形成焊料膜，因此本实施例的结构正合适。
实施例3
对于本发明的实施例3，采用图4进行说明。这里，对于金属化膜的结构或形成工序、焊料的组成或形成方法，与实施例1一样，因此省略说明，但凹部25的形成方法与此前的实施例不同。
如实施例1所述，可以对Si基板(功能元件侧)1进行干式蚀刻或湿式蚀刻来形成凹部25。特别是使用Si基板表面露出(100)面的晶片时，在湿式蚀刻中，如本实施例所示，露出最密的(111)面，能够形成V形槽。该结果为，相邻的所述凹部的侧面形成山形的凸部26。此时，与此前的实施例1或2一样，在焊料熔融前将凸部26压入焊料膜23中，破坏一部分氧化膜24，利用之后的熔融的焊料的润湿扩展能够形成氧化膜24混入少的接合部，实施气密密封。这种晶片级的气密密封后，将其一个一个地切断、分割，来制造功能元件，该功能元件具有作为单个制品的封装结构。
在本实施例中，凹部25表示为两列的情形，但与实施例1或实施例2一样，凹部25可以以一列或更多的列存在。一列的情形中，凹部25的边缘部分压入焊料膜23中，焊料在润湿扩展至凹部25的侧面的过程中实施气密密封。凹部25以更多列形成时，作为整体的密封幅度宽，可进一步提高气密密封的成品率。
另外，在本实施例中，是在功能元件侧的Si基板(功能元件侧)1上形成凹部，不过，即使在盖侧的Si基板(盖侧)5上形成凹部，在Si基板(功能元件侧)1上形成焊料膜，也会毫无问题地得到本实施例的效果。
作为在本实施例中得到的效果，除了实施例1的效果之外，凸部26为山形，顶端是尖的，因此容易压入焊料膜23中，能够容易地刺破氧化膜24。因而，能够以比较低的荷重接合。
实施例4
对于本发明的实施例4，采用图5和图6进行说明。本实施例是对应用此前的密封结构的MEMS功能元件封装进行说明。图5是1个使用SOI晶片的压电电阻型的三维加速度传感器的模式图，图6是表示其断面结构的图。关于压电电阻型的加速度传感器的动作原理和以往的实装结构已在很多文献中做了说明，因此，此处省略。
在SOI基板71中，形成两列凹部72，在其上形成金属化膜74A。在凹部72的内侧，形成压电元件75、配线76。另外，在SOI基板71的下面，接合玻璃基板77。
在另一方的Si盖基板78中，在金属化膜74B上，形成焊料膜79，另外，还形成空腔80。
图6表示它们的断面结构，在功能元件侧的Si基板71上，也就是凹部72的更内侧(压电元件75方向)上设置电极金属化膜73。在该电极金属化膜73的下面形成贯通电极81，来连接电极82。焊料膜79与此前的实施例一样，向凹部72挤压，以这种状态加热至焊料的熔点以上进行接合和气密密封。
气密密封部的结构在实施例1至实施例3中已叙述，可以应用任一种结构。
如上所述，根据本实施例，能够以晶片状态一并地实施确实的气密密封，因此能够实现可靠性高、小型且廉价的功能元件封装。
实施例5
对于本发明的实施例5，采用图7进行说明。图7表示1个本实施例的MEMS功能元件(加速度传感器)的断面结构的图。本实施例涉及不需要在实施例4中形成的贯通电极81的结构。与图6相同的符号表示相同的结构要素，在说明上省略一部分。
利用蚀刻或喷砂、激光加工等方法在Si盖基板78上形成贯通孔91。Si盖基板78的下面，即接合面侧上，用金属化膜74B围绕贯通孔91的周围，形成焊料膜79。它被连接到电极金属化膜73上，该电极金属化膜73通过配线76连接到压电元件75上。
在功能元件的Si基板71上，即凹部72的更内侧(压电元件75方向)上设置电极金属化膜73。在该电极金属化膜73中，预先形成凹部形状，因此，金属化膜74B和电极金属化膜73之间，如此前的实施例所述，由于焊料的润湿扩展或焊脚的形成，而能够以高成品率进行气密密封的焊接。与实施例4相同，也能够完全应用实施例1～3中的任一种结构。
作为在本实施例中得到的效果，除了实施例4的效果之外，首先，不需要对形成功能元件的Si基板71进行贯通孔加工。因此，Si盖基板78能够做得比形成功能元件的Si基板71薄，因此比实施例4能够容易地进行贯通孔的加工。另外，通常在打深孔时，打得越深，孔越小，因此需要稍大的开口部。在贯通孔浅的本实施例中，能够减小贯通孔的开口部的口径，因此更有利于小型化。

Claims (15)

1.一种功能元件封装，其特征为，具备：
功能元件，
形成凹部的第1Si基板，所述凹部在内部表面实施金属化膜，
在与所述凹部相对的位置上实施金属化膜的第2Si基板，
将所述第1Si基板上形成的所述凹部的内部表面上所实施的金属化膜，与所述凹部相对的所述第2Si基板的位置上所实施的金属化膜之间，通过熔融焊料来连接，接合所述第1Si基板和第2Si基板来气密密封所述功能元件。
2.根据权利要求1所述的功能元件封装，其特征为，所述功能元件被所述凹部围绕并形成在所述第1Si基板上。
3.根据权利要求1所述的功能元件封装，其特征为，所述功能元件被实施在所述凹部相对的位置上的金属化膜围绕并形成在所述第2Si基板上。
4.根据权利要求1所述的功能元件封装，其特征为，形成多列所述凹部。
5.根据权利要求4所述的功能元件封装，其特征为，所述凹部是V形槽，相邻的所述凹部的侧面形成山形的凸部。
6.根据权利要求1所述的功能元件封装，其特征为，所述凹部的深度为数μm～20μm。
7.根据权利要求1所述的功能元件封装，其特征为，所述焊料是以Au-Sn、Sn-Ag、Sn-Cu、Sn-Ag-Cu、Sn-Zn、Sn-Pb、Sn-Bi等合金为主成分的焊接材料。
8.根据权利要求1所述的功能元件封装，其特征为，所述金属化膜是在作为与Si基板的粘接层而形成的含有Ti、Cr、W、V等金属的至少一种的薄膜的表面上，形成用于抑制与所述焊料的反应的含有Ni、Cu、Pt、Pd的至少一种的薄膜，进一步在其表面形成用于抗氧化的Au膜。
9.根据权利要求1所述的功能元件封装，其特征为，在所述第1Si基板的表面的所述凹部的外侧上形成金属化膜，所述凹部的内部表面上形成的金属化膜与所述第1Si基板的表面的所述凹部的外侧的金属化膜连接。
10.根据权利要求1所述的功能元件封装，其特征为，
将所述第1Si基板的所述凹部的内部表面的金属化膜以及所述第1Si基板的表面的所述凹部的外侧的金属化膜，和与所述凹部相对的所述第2Si基板的位置上所实施的金属化膜之间，
通过熔融焊料来连接，使所述第1Si基板与第2Si基板接合，从而气密密封所述功能元件。
11.根据权利要求1所述的功能元件封装，其特征为，所述第1Si基板和所述第2Si基板是Si晶片或在内部具有SiO2绝缘层的具有Si/SiO2/Si夹层结构的晶片。
12.一种功能元件封装，其具有的封装结构为，将在任一方上形成多个功能元件的2片Si基板重合，并利用焊料来接合，进行晶片级的气密密封后，逐个地切断或分割，
其特征为，其具备：设置了凹部的功能元件侧的Si基板，所述凹部以一列或多列的方式连续地形成，使所述凹部能围绕分割的单个的所述功能元件，并且在所述凹部的表面上实施金属化膜；在与所述功能元件侧的Si基板重合时，在与形成所述凹部的区域所相对的表面上实施金属化膜的盖侧的Si基板，
在所述功能元件侧的Si基板设置的所述凹部的实施了金属化膜的表面和所述盖侧的Si基板的与形成所述凹部的区域相对的表面之间，利用焊料来接合，气密密封所述单个的功能元件。
13.一种功能元件封装，其特征为，其具备：
具有功能元件，且设置了凹部的功能元件侧Si基板，该凹部以围绕所述功能元件的方式来形成并且在该凹部的表面上实施金属化膜；
在与所述功能元件侧的Si基板的所述凹部相对的位置的表面上实施金属化膜的盖侧Si基板；
与所述功能元件电连接，并且被设置在所述功能元件侧Si基板的所述凹部更内侧的凹部形状的第1电极金属化膜；
在与所述第1电极金属化膜相对的所述盖侧的Si基板的位置上设置的第2电极金属化膜；
在与所述第1电极金属化膜相对的所述盖侧的Si基板的位置上贯通设置的贯通孔，
所述功能元件侧的Si基板上设置的所述凹部的实施了金属化膜的表面，与所述盖侧的Si基板的相对于形成所述凹部的区域的表面之间，
以及所述功能元件侧的Si基板上设置的所述第1电极金属化膜，与所述盖侧的Si基板上设置的第2电极金属化膜之间，
都是利用焊料来接合，从而气密密封所述功能元件。
14.一种功能元件封装，其封装结构为，将在任一方上形成多个功能元件的2片Si基板重合，利用焊料来接合，进行晶片级气密密封后，逐个地切断或分割，
其特征为，其具备：
连续地在表面实施金属化膜的功能元件侧的Si基板，使金属化膜围绕分割的单个的所述功能元件；
与所述功能元件侧的Si基板重合时，在与所述金属化膜所形成的区域相对的表面上设置凹部的盖侧的Si基板，该凹部是以一列或多列的方式形成，并且在表面上实施金属化膜，
所述功能元件的Si基板上设置的所述金属化膜，和在所述盖侧的Si基板的与形成所述金属化膜的区域相对的表面上形成的一列或多列并且在表面上实施金属化膜的凹部之间，利用焊料来接合，从而气密密封所述单个的功能元件。
15.一种功能元件封装，其特征为，其具备：
具有功能元件，连续地在表面实施金属化膜的功能元件侧的Si基板，使金属化膜围绕所述功能元件；
在与所述功能元件侧的Si基板的所述金属化膜相对的位置的表面上，设置实施金属化膜的凹部的盖侧的Si基板；
与所述功能元件电连接，并且在所述功能元件侧的Si基板的比所述金属化膜更内侧上设置的第1电极金属化膜；
在与所述第1电极金属化膜相对的所述盖侧的Si基板的位置上，贯通设置的贯通孔以及围绕所述贯通孔的连续的凹部；
至少覆盖所述凹部表面的第2电极金属化膜，
所述功能元件侧的Si基板上设置的所述金属化膜，和所述盖侧的Si基板的与所述金属化膜相对的位置的表面上实施了金属化膜的凹部之间，
以及所述功能元件侧的Si基板上设置的所述第1电极金属化膜，和设置于所述盖侧的Si基板上的第2电极金属化膜之间，
都利用焊料来接合，从而气密密封所述功能元件。
CN2008100086967A 2007-03-06 2008-02-05 功能元件封装 Expired - Fee Related CN101261964B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007055860 2007-03-06
JP2007055860A JP2008218811A (ja) 2007-03-06 2007-03-06 機能素子パッケージ
JP2007-055860 2007-03-06

Publications (2)

Publication Number Publication Date
CN101261964A true CN101261964A (zh) 2008-09-10
CN101261964B CN101261964B (zh) 2011-05-18

Family

ID=39529753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100086967A Expired - Fee Related CN101261964B (zh) 2007-03-06 2008-02-05 功能元件封装

Country Status (6)

Country Link
US (1) US7939938B2 (zh)
EP (1) EP1967489A2 (zh)
JP (1) JP2008218811A (zh)
KR (1) KR100943370B1 (zh)
CN (1) CN101261964B (zh)
TW (1) TWI389265B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024721A (zh) * 2009-08-06 2011-04-20 美士美积体产品公司 形成qfn集成电路封装的可焊接侧表面端子的方法
CN102666368A (zh) * 2009-11-13 2012-09-12 罗伯特·博世有限公司 用于半导体衬底接合的微机械方法和相应的装置以及相应的接合的半导体芯片
CN103337583A (zh) * 2013-06-26 2013-10-02 深圳雷曼光电科技股份有限公司 Led倒装结构及倒装工艺
WO2015010586A1 (zh) * 2013-07-23 2015-01-29 西安永电电气有限责任公司 一种挖槽阻焊型igbt模块底板
CN105324101A (zh) * 2013-08-05 2016-02-10 加州理工学院 用于保护植入式电子装置的长期封装
CN105575912A (zh) * 2014-10-30 2016-05-11 日立金属株式会社 气密密封用盖及其制造方法、电子零件收纳封装包
CN107104060A (zh) * 2016-02-22 2017-08-29 映瑞光电科技(上海)有限公司 用于图形化表面的金锡键合方法
CN107408535A (zh) * 2015-04-03 2017-11-28 田中贵金属工业株式会社 封装体的制造方法和通过该方法制造的封装体
CN110116984A (zh) * 2018-02-06 2019-08-13 中芯国际集成电路制造(上海)有限公司 Mems器件及其制备方法
CN110155934A (zh) * 2019-04-22 2019-08-23 武汉衍熙微器件有限公司 一种mems器件及其制作方法
CN110419097A (zh) * 2017-03-23 2019-11-05 三菱电机株式会社 半导体元件接合体、半导体装置以及半导体元件接合体的制造方法
WO2021109443A1 (zh) * 2019-12-04 2021-06-10 天津大学 芯片封装模块及封装方法及具有该模块的电子装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008042347B4 (de) * 2008-09-25 2016-11-10 Robert Bosch Gmbh Mikromechanischer Sensor und Verfahren zu seiner Herstellung
KR100992582B1 (ko) * 2009-02-04 2010-11-05 삼성전기주식회사 웨이퍼 레벨 패키지 및 이의 제조 방법
JP4793496B2 (ja) 2009-04-06 2011-10-12 株式会社デンソー 半導体装置およびその製造方法
CN101533832A (zh) * 2009-04-14 2009-09-16 李刚 微机电系统器件与集成电路的集成芯片及集成方法
JP2010278236A (ja) * 2009-05-28 2010-12-09 Murata Mfg Co Ltd 電子部品の製造方法
EP2269946B1 (en) 2009-06-29 2018-10-03 STMicroelectronics Srl Capped integrated device with protective cap, composite wafer incorporating integrated devices and process for bonding integrated devices with respective protective caps
DE102009029180B4 (de) * 2009-09-03 2017-07-20 Robert Bosch Gmbh Mikrosystem
KR101107673B1 (ko) * 2010-01-18 2012-01-25 (주)와이솔 Ｅｄｌｃ 생산 시스템 및 방법
JP5398689B2 (ja) * 2010-02-22 2014-01-29 日本電波工業株式会社 圧電デバイス及びその製造方法
JP5298047B2 (ja) 2010-02-26 2013-09-25 日立オートモティブシステムズ株式会社 複合センサの製造方法
US8227879B2 (en) * 2010-07-29 2012-07-24 Honeywell International Inc. Systems and methods for mounting inertial sensors
JP5799565B2 (ja) * 2011-04-22 2015-10-28 株式会社ソシオネクスト 半導体装置及びその製造方法
US10427153B2 (en) 2011-08-25 2019-10-01 Microchips Biotech, Inc. Systems and methods for sealing a plurality of reservoirs of a microchip element with a sealing grid
JP5768975B2 (ja) 2011-12-15 2015-08-26 オムロン株式会社 接合部の構造及びその接合方法並びに電子部品
DE102012206869B4 (de) * 2012-04-25 2021-05-27 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements
KR101867489B1 (ko) 2012-06-20 2018-06-14 삼성전자주식회사 웨이퍼 레벨 패키지 형성방법
JP6314690B2 (ja) * 2014-06-26 2018-04-25 株式会社島津製作所 真空容器の形成方法
CN109422234B (zh) * 2017-09-01 2021-04-09 中芯国际集成电路制造(上海)有限公司 测试结构及其制造方法
US10431510B2 (en) * 2017-10-09 2019-10-01 Global Circuit Innovations, Inc. Hermetic lid seal printing method
EP3945998A4 (en) * 2019-03-27 2022-12-21 Glaukos Corporation INTRAOCULAR PHYSIOLOGICAL SENSOR
FI20205075A1 (en) * 2020-01-24 2021-07-25 Teknologian Tutkimuskeskus Vtt Oy Disc level housing for the device
CN116761772A (zh) * 2020-12-10 2023-09-15 曜晶科技股份有限公司 Mems器件制造

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242315A (ja) 1997-02-28 1998-09-11 Kinseki Ltd 電子部品の収納容器
JPH10247695A (ja) 1997-03-05 1998-09-14 Sony Corp 半導体装置
JP3457829B2 (ja) 1997-03-12 2003-10-20 京セラ株式会社 光伝送モジュール用パッケージならびに光伝送モジュール
JPH10303323A (ja) 1997-04-25 1998-11-13 Fukushima Nippon Denki Kk 半導体集積回路の気密封止パッケージ
US6570251B1 (en) * 1999-09-02 2003-05-27 Micron Technology, Inc. Under bump metalization pad and solder bump connections
JP2002246492A (ja) * 2001-02-20 2002-08-30 Matsushita Electric Ind Co Ltd 気密封止パッケージ
US6933537B2 (en) 2001-09-28 2005-08-23 Osram Opto Semiconductors Gmbh Sealing for OLED devices
KR100447851B1 (ko) 2002-11-14 2004-09-08 삼성전자주식회사 반도체장치의 플립칩 방식 측면 접합 본딩 방법 및 이를이용한 ｍｅｍｓ 소자 패키지 및 패키지 방법
JP2004235440A (ja) 2003-01-30 2004-08-19 Mitsubishi Electric Corp マイクロパッケージとその製造方法
JP2004288737A (ja) 2003-03-19 2004-10-14 Kyocera Corp 電子部品搭載用基板およびそれを用いた電子装置
JP2004327562A (ja) 2003-04-22 2004-11-18 Kyocera Corp 電子部品収納用パッケージおよび電子装置
US6953990B2 (en) 2003-09-19 2005-10-11 Agilent Technologies, Inc. Wafer-level packaging of optoelectronic devices
JP2005191240A (ja) 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法
JP4475976B2 (ja) * 2004-02-23 2010-06-09 三菱電機株式会社 気密封止パッケージ
US7576427B2 (en) * 2004-05-28 2009-08-18 Stellar Micro Devices Cold weld hermetic MEMS package and method of manufacture
JP2006032492A (ja) * 2004-07-13 2006-02-02 Mitsubishi Electric Corp 半導体装置
TW200709359A (en) 2005-08-31 2007-03-01 Advanced Semiconductor Eng Wafer structure

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024721B (zh) * 2009-08-06 2015-07-01 马克西姆综合产品公司 形成qfn集成电路封装的可焊接侧表面端子的方法
CN102024721A (zh) * 2009-08-06 2011-04-20 美士美积体产品公司 形成qfn集成电路封装的可焊接侧表面端子的方法
CN102666368A (zh) * 2009-11-13 2012-09-12 罗伯特·博世有限公司 用于半导体衬底接合的微机械方法和相应的装置以及相应的接合的半导体芯片
CN103337583A (zh) * 2013-06-26 2013-10-02 深圳雷曼光电科技股份有限公司 Led倒装结构及倒装工艺
CN103337583B (zh) * 2013-06-26 2016-08-24 深圳雷曼光电科技股份有限公司 Led倒装结构及倒装工艺
WO2015010586A1 (zh) * 2013-07-23 2015-01-29 西安永电电气有限责任公司 一种挖槽阻焊型igbt模块底板
CN105324101A (zh) * 2013-08-05 2016-02-10 加州理工学院 用于保护植入式电子装置的长期封装
CN105324101B (zh) * 2013-08-05 2019-05-03 加州理工学院 用于保护植入式电子装置的长期封装
CN105575912A (zh) * 2014-10-30 2016-05-11 日立金属株式会社 气密密封用盖及其制造方法、电子零件收纳封装包
CN105575912B (zh) * 2014-10-30 2018-05-01 日立金属株式会社 气密密封用盖及其制造方法、电子零件收纳封装包
CN107408535B (zh) * 2015-04-03 2019-11-29 田中贵金属工业株式会社 封装体的制造方法和通过该方法制造的封装体
CN107408535A (zh) * 2015-04-03 2017-11-28 田中贵金属工业株式会社 封装体的制造方法和通过该方法制造的封装体
CN107104060A (zh) * 2016-02-22 2017-08-29 映瑞光电科技(上海)有限公司 用于图形化表面的金锡键合方法
CN110419097A (zh) * 2017-03-23 2019-11-05 三菱电机株式会社 半导体元件接合体、半导体装置以及半导体元件接合体的制造方法
CN110419097B (zh) * 2017-03-23 2023-04-18 三菱电机株式会社 半导体元件接合体及其制造方法、半导体装置
CN110116984A (zh) * 2018-02-06 2019-08-13 中芯国际集成电路制造(上海)有限公司 Mems器件及其制备方法
CN110116984B (zh) * 2018-02-06 2022-01-28 中芯国际集成电路制造(上海)有限公司 Mems器件及其制备方法
CN110155934A (zh) * 2019-04-22 2019-08-23 武汉衍熙微器件有限公司 一种mems器件及其制作方法
WO2021109443A1 (zh) * 2019-12-04 2021-06-10 天津大学 芯片封装模块及封装方法及具有该模块的电子装置

Also Published As

Publication number Publication date
TWI389265B (zh) 2013-03-11
US20080217752A1 (en) 2008-09-11
TW200839964A (en) 2008-10-01
CN101261964B (zh) 2011-05-18
KR100943370B1 (ko) 2010-02-18
KR20080081814A (ko) 2008-09-10
EP1967489A2 (en) 2008-09-10
JP2008218811A (ja) 2008-09-18
US7939938B2 (en) 2011-05-10

Similar Documents

Publication Publication Date Title
CN101261964B (zh) 功能元件封装
JP4766831B2 (ja) 電子部品の製造方法
JP3864134B2 (ja) 低温の酸化防止ハーメチックシーリング方法
JP5262946B2 (ja) 電子デバイス
US20060220223A1 (en) Reactive nano-layer material for MEMS packaging
EP2498942B1 (en) Soldering method
JP5275155B2 (ja) 電子デバイスの製造方法
JP2008105162A (ja) 機能素子
KR20080075122A (ko) 커버 웨이퍼 또는 소자 커버, 웨이퍼 구성품 또는마이크로시스템 기술로 설치될 수 있는 소자 및 관련웨이퍼 구성품들이나 소자 부품들을 접합하기 위한 납땜방법
WO2008018222A1 (fr) Dispositif piézoélectrique de vibrations
JP4475976B2 (ja) 気密封止パッケージ
EP3213101B1 (en) Non-magnetic package and method of manufacture
WO2004061936A1 (en) Low stress semiconductor die attach
JP5227834B2 (ja) 機能素子パッケージの製造方法
JP2001068511A (ja) 電子デバイス素子の実装方法、および弾性表面波装置の製造方法
JP2010165731A (ja) 機能素子パッケージ
TWI538268B (zh) 用來連接一第一電子元件及一第二元件之方法
JP2005353885A (ja) 電子デバイスの製造方法
KR100908648B1 (ko) 복층 범프 구조물 및 그 제조 방법
WO2004109796A1 (ja) 電子部品装置
JP2008109430A (ja) 圧電デバイス
KR100631875B1 (ko) 마이크로 전자 부품 패키지 및 그 제조 방법
KR100941446B1 (ko) 복층 범프 구조물 및 그 제조 방법
JPH0810737B2 (ja) チップキャリア及びその製造方法
JP2006010625A (ja) 圧電振動ジャイロ及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110518

Termination date: 20170205

CF01 Termination of patent right due to non-payment of annual fee