KR101107673B1 - Edlc 생산 시스템 및 방법 - Google Patents
Edlc 생산 시스템 및 방법 Download PDFInfo
- Publication number
- KR101107673B1 KR101107673B1 KR1020100004389A KR20100004389A KR101107673B1 KR 101107673 B1 KR101107673 B1 KR 101107673B1 KR 1020100004389 A KR1020100004389 A KR 1020100004389A KR 20100004389 A KR20100004389 A KR 20100004389A KR 101107673 B1 KR101107673 B1 KR 101107673B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- electrode
- lead
- lattice
- mounting
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Wire Bonding (AREA)
Abstract
Description
도 2는 기판 형성부에 의해서 완성된 기판 전체의 모습을 나타낸 개략도.
도 3은 완성된 기판의 일부를 확대하여 나타낸 개략도.
도 4는 본 발명과 관련된 EDLC 생산 방법을 나타낸 흐름도.
도 5는 본 발명과 관련된 EDLC 생산 방법을 나타낸 개략도.
도 6에 종래의 FDB방식에서 접속된 표면 탄성파 장치를 나타낸 개략도.
도 7은 종래의 EDLC 생산 방법을 나타낸 개략도.
150...제2 전극 실장부 170...접합부
190...절단부 210...기판
220...제1 전극 230...전해층
240...리드 250...제2 전극
213...제1 면 217...절단 홈
Claims (12)
- 개구부가 형성된 복수의 격자 배열이 구비된 기판에서 상기 개구부에 제1 전극을 실장하고 상기 제1 전극 상에 전해층을 형성하는 제1 전극 실장부;
상기 기판에 구비된 복수의 격자 배열 전체를 덮는 리드(LID)에서 상기 개구부와 대응되는 위치에 제2 전극을 실장하는 제2 전극 실장부; 및
상기 제2 전극이 상기 전해층에 밀착되도록 상기 리드를 상기 기판에 접합시키는 접합부;
를 포함하며,
상기 기판에 구비된 격자 배열 각각의 외곽선에 절단 홈이 형성되고,
상기 제2 전극 실장부는 상기 리드에서 상기 기판과의 접합면에 접착 재료를 도포하는 EDLC 생산 시스템
- 제 1 항에 있어서,
상기 리드와 상기 기판의 접합체를 상기 격자 배열 단위로 절단하는 절단부를 더 포함하는 EDLC 생산 시스템.
- 제 1 항에 있어서,
상기 기판에 복수의 격자 배열을 형성하고 상기 격자 배열의 중앙에 개구부를 형성하는 기판 형성부를 더 포함하는 EDLC 생산 시스템.
- 삭제
- 제 1 항에 있어서,
상기 기판에 구비된 격자 배열 각각의 외곽선에 절단 홈을 형성하는 홈 형성부를 더 포함하는 EDLC 생산 시스템.
- 제 1 항 또는 제 5항에 있어서,
상기 절단 홈은 상기 제1 전극의 실장면 또는 상기 실장면의 반대면 중 적어도 어느 하나에 형성되는 EDLC 생산 시스템.
- 삭제
- 개구부가 형성된 복수의 격자 배열이 구비된 기판의 복수의 격자 배열 각각의 경계선에 절단 홈을 형성하는 단계;
상기 기판에서 상기 개구부에 제1 전극을 실장하는 단계;
상기 제1 전극 상에 전해층을 형성하는 단계;
상기 기판에 구비된 복수의 격자 배열 전체를 덮는 리드(LID)에서 상기 개구부와 대응되는 위치에 제2 전극을 실장하는 단계;
상기 제2 전극이 상기 전해층에 밀착되도록 상기 리드에서 상기 기판과의 접합면에 접착 재료를 도포하고 상기 리드를 상기 기판에 접합시키는 단계;
를 포함하는 EDLC 생산 방법.
- 제 8 항에 있어서,
상기 제1 전극 실장 단계 이전에 상기 기판에 개구부가 형성된 복수의 격자 배열을 형성하는 단계를 더 포함하는 EDLC 생산 방법.
- 제 9 항에 있어서,
상기 복수의 격자 배열 각각은 서로 인접해서 형성되는 EDLC 생산 방법.
- 삭제
- 제 8 항에 있어서,
상기 접합 단계 이후에,
상기 리드와 상기 기판의 접합체를 상기 격자 배열 단위로 절단하는 단계를 더 포함하는 EDLC 생산 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100004389A KR101107673B1 (ko) | 2010-01-18 | 2010-01-18 | Edlc 생산 시스템 및 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100004389A KR101107673B1 (ko) | 2010-01-18 | 2010-01-18 | Edlc 생산 시스템 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110084696A KR20110084696A (ko) | 2011-07-26 |
KR101107673B1 true KR101107673B1 (ko) | 2012-01-25 |
Family
ID=44921742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100004389A KR101107673B1 (ko) | 2010-01-18 | 2010-01-18 | Edlc 생산 시스템 및 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101107673B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170041111A (ko) | 2015-10-06 | 2017-04-14 | 송석식 | 전기이중층 캐패시터 용접장비 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070040954A (ko) * | 2005-10-13 | 2007-04-18 | 엘지전자 주식회사 | 초박형 전기 이중층 캐패시터의 제조방법 |
KR20080081814A (ko) * | 2007-03-06 | 2008-09-10 | 히타치 긴조쿠 가부시키가이샤 | 기능 소자 패키지 |
-
2010
- 2010-01-18 KR KR1020100004389A patent/KR101107673B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070040954A (ko) * | 2005-10-13 | 2007-04-18 | 엘지전자 주식회사 | 초박형 전기 이중층 캐패시터의 제조방법 |
KR20080081814A (ko) * | 2007-03-06 | 2008-09-10 | 히타치 긴조쿠 가부시키가이샤 | 기능 소자 패키지 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170041111A (ko) | 2015-10-06 | 2017-04-14 | 송석식 | 전기이중층 캐패시터 용접장비 |
Also Published As
Publication number | Publication date |
---|---|
KR20110084696A (ko) | 2011-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11394362B2 (en) | Electronic component housing package, electronic apparatus, and electronic module | |
EP3288184A1 (en) | Embedded rf filter package structure and method of manufacturing thereof | |
JP6242597B2 (ja) | 弾性波デバイス及びその製造方法 | |
JP2006352617A (ja) | 電子部品の製造方法 | |
CN109088614A (zh) | 声表面波滤波器及其封装方法和电子设备 | |
US20100038122A1 (en) | Electronic component module and method for manufacturing the same | |
JP2013251323A (ja) | 電子部品 | |
JP5340756B2 (ja) | 電子部品、およびその製造方法 | |
JP5873311B2 (ja) | 弾性波デバイス及び多層基板 | |
CN113675102A (zh) | 用于芯片封装的方法和芯片颗粒 | |
US20080025532A1 (en) | Microphone case and condenser microphone | |
KR101107673B1 (ko) | Edlc 생산 시스템 및 방법 | |
JP2014155132A (ja) | 回路基板およびその製造方法 | |
KR101142150B1 (ko) | 표면 실장형 반도체 패키지, 표면 실장형 반도체 패키지 생산 시스템 및 방법 | |
KR20180055369A (ko) | 표면탄성파 소자 패키지 및 그 제작 방법 | |
KR101145258B1 (ko) | 반도체 패키지 생산 시스템 및 방법 | |
JP4511278B2 (ja) | セラミックパッケージ | |
KR101633643B1 (ko) | 필터 모듈 | |
KR102556333B1 (ko) | 표면 탄성파 웨이퍼 레벨 패키지 및 이를 위한 pcb 제작 방법 | |
WO2021200280A1 (ja) | 電子部品 | |
US8839502B2 (en) | Production method of electronic component | |
KR102393573B1 (ko) | 표면 탄성파 웨이퍼 레벨 패키지 및 그 제작 방법 | |
CN220067387U (zh) | 一种声表滤波器射频模组封装结构、电子设备 | |
JPH1168505A (ja) | 弾性表面波デバイス並びに該弾性表面波デバイスを基板へ取り付ける実装構造及び実装方法 | |
JP2003163563A (ja) | 圧電装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150108 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160106 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170113 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20171222 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190115 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20191212 Year of fee payment: 9 |