JP5136431B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5136431B2
JP5136431B2 JP2009006378A JP2009006378A JP5136431B2 JP 5136431 B2 JP5136431 B2 JP 5136431B2 JP 2009006378 A JP2009006378 A JP 2009006378A JP 2009006378 A JP2009006378 A JP 2009006378A JP 5136431 B2 JP5136431 B2 JP 5136431B2
Authority
JP
Japan
Prior art keywords
layer
sacrificial layer
region
laser light
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009006378A
Other languages
English (en)
Other versions
JP2010164394A (ja
Inventor
勝彦 金森
浩 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2009006378A priority Critical patent/JP5136431B2/ja
Publication of JP2010164394A publication Critical patent/JP2010164394A/ja
Application granted granted Critical
Publication of JP5136431B2 publication Critical patent/JP5136431B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Gyroscopes (AREA)
  • Laser Beam Processing (AREA)
  • Pressure Sensors (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Description

本発明は、犠牲層を含んだ基板において、該犠牲層にレーザ光を照射して多孔質化した後に該多孔質化した犠牲層を除去することにより得られる半導体装置の製造方法に関する。
従来より、中空構造体の製造方法が、例えば特許文献1で提案されている。具体的に、特許文献1では、基板側電極と、この基板側電極に対して空隙を挟んで一定距離で対向した薄膜構造体とからなる中空構造体の該空隙の形成方法が提案されている。基板側電極の上にはエッチングストッパ膜が設けられ、薄膜構造体は支持体とメンブレン電極とが積層されて構成されている。
上記の中空構造体を製造するためには、まず、基板側電極の上にエッチングストッパ膜、犠牲層、支持体、メンブレン電極を順に積層したものを用意する。次に、メンブレン電極の上にレジストを塗布して所定の場所に開口部を形成し、該開口部から露出したメンブレン電極をドライエッチングにより除去する。続いて、メンブレン電極から露出した支持体をエッチングにより除去する。これにより、メンブレン電極および支持体の開口部から犠牲層が露出する。
この後、メンブレン電極および支持体の開口部を介して犠牲層のプラズマエッチングを行う。これにより、エッチングストッパ膜と支持体との間の犠牲層を除去する。こうして、エッチングストッパ膜と支持体との間に空隙を設ける。以上により、中空構造体が完成する。
特開2003−305697号公報
しかしながら、上記従来の技術では、メンブレン電極および支持体に設けた開口部を介してエッチング媒体を導入しているため、エッチング媒体に触れる犠牲層の表面積が小さく、長時間のエッチング時間が必要になってしまう。すなわち、メンブレン電極および支持体の開口部から遠い場所に位置する犠牲層にエッチング媒体が供給されるまでに長時間を要してしまう。このため、開口部付近に位置する犠牲層と開口部から遠い場所に位置する犠牲層とでエッチングが不均一となる。これにより、既に犠牲層が除去された部分にも引き続きエッチング媒体が供給され続けるため、エッチング媒体によって構造体が損傷を受けてしまうという問題がある。
本発明は上記点に鑑み、構造体に損傷を与えることなく犠牲層を除去することができる半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、第1の層(11)の上に犠牲層(12)が形成され、この犠牲層(12)の上に形成された第2の層(13)が形成された基板(10)において、第2の層(13)を貫通した開口部(15)により画定された構造体(22〜24)と開口部(15)とを含んだ犠牲層領域(17)に位置する犠牲層(12)にレーザ光を照射することにより、犠牲層領域(17)に位置する犠牲層(12)を多孔質化するレーザ光照射工程と、犠牲層(12)を多孔質化した後、開口部(15)からエッチング媒体を導入し、多孔質化した犠牲層(12)をエッチングして除去することにより、第1の層(11)に対して構造体(22〜24)を浮遊させるエッチング工程とを含んでいることを特徴とする。
これによると、犠牲層(12)が多孔質化したことで該犠牲層(12)内にエッチング媒体が入り込みやすくなるので、犠牲層(12)が多孔質化していない場合よりもエッチングにより犠牲層(12)を除去する時間を短くすることができる。したがって、構造体(22〜24)がエッチング媒体にさらされる時間が短くなるので、構造体(22〜24)に損傷を与えることなく犠牲層(12)を除去することができる。
また、請求項に記載の発明では、レーザ光照射工程を行った後、第2の層(13)に開口部(15)を形成する工程を行い、この後、エッチング工程を行うことを特徴とする。
これによると、犠牲層(12)にレーザ光を照射する際に第2の層(13)に開口部(15)が形成されていないので、レーザ光の照射に該開口部(15)による影響を与えないようにすることができる。
請求項に記載の発明では、レーザ光照射工程では、犠牲層(12)のうち犠牲層領域(17)に位置する犠牲層(12)に一定の走査幅でレーザ光を照射することにより、犠牲層領域(17)に位置する犠牲層(12)を一定間隔で多孔質化することを特徴とする。
これによると、犠牲層領域(17)に位置する犠牲層(12)の一部が多孔質化するので、開口部(15)から遠い場所に位置する犠牲層(12)に素早くエッチング媒体を供給することができる。
請求項に記載の発明では、レーザ光照射工程では、犠牲層(12)のうち犠牲層領域(17)に位置する犠牲層(12)全体にレーザ光を照射することにより、犠牲層領域(17)に位置する犠牲層(12)全体を多孔質化することを特徴とする。
これによると、犠牲層(12)全体に均一に隙間が形成されているので、犠牲層(12)のエッチングを均一に行うことができる。
また、例えば、1枚の基板(10)に多数の構造体(22〜24)を形成する場合、各構造体(22〜24)と第1の層(11)との間の犠牲層(12)を除去する時間を各構造体(22〜24)で一定にすることができる。この場合、各構造体(22〜24)における犠牲層(12)のエッチング時間はほぼ同じであるから、オーバーエッチング量も必要最小限で済むようにすることができる。
請求項に記載の発明では、レーザ光照射工程では、犠牲層(12)のうち第2の層(13)側にレーザ光を照射することにより、犠牲層(12)のうち第2の層(13)側を多孔質化することを特徴とする。
これによると、犠牲層(12)のうち第2の層(13)側が選択的に多孔質化しているので、犠牲層(12)のうち第2の層(13)側を第1の層(11)側よりも速くエッチングすることができる。これにより、犠牲層(12)に対して第1の層(11)の平面方向にエッチング媒体が素早く行き渡るので、犠牲層(12)に対するエッチング媒体の該平面方向の接触面積を大きくすることができる。したがって、先に犠牲層(12)のうちの第2の層(13)側を第1の層(11)の平面方向に除去した後、犠牲層(12)のうちの第1の層(11)側を該犠牲層(12)の厚さ方向に第1の層(11)側に均一にエッチングすることができる。
請求項に記載の発明では、開口部(15)を形成する工程では、第2の層(13)のうち開口部(15)の形成予定領域に第2の層(13)に吸収される波長のレーザ光を照射することにより、開口部(15)の形成予定領域に位置する第2の層(13)を多孔質化する工程と、第2の層(13)のうち多孔質化した部分をエッチングして除去することにより、第2の層(13)に開口部(15)を形成する工程とを含んでいることを特徴とする。
これによると、第2の層(13)の一部が多孔質化したことで該第2の層(13)にエッチング媒体が入り込みやすくなるので、該第2の層(13)をエッチングする時間を短くすることができる。これにより、構造体(22〜24)がエッチング媒体にさらされる時間が短くなるので、構造体(22〜24)に損傷を与えないようにすることができる。
請求項に記載の発明では、第2の層(13)は、可動電極(23)を有する可動部(20)と固定電極(32)を有する固定部(30)とを有し、可動部(20)は、構造体として、可動電極(23)と、梁部(24)と、錘部(22)とを有し、可動部(20)および固定部(30)は、可動電極(23)と固定電極(32)との間に形成される容量に基づいて物理量を検出するように構成されており、構造体としての可動電極(23)、梁部(24)、および錘部(22)を第1の層(11)に対して浮遊させることを特徴とする。
このように、第1の層(11)に対して浮いた状態とされた可動電極(23)、梁部(24)、および錘部(22)の形成について、上記のように犠牲層(12)を多孔質化して除去する方法を適用することができる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態に係る製造方法により製造された加速度センサの部分断面斜視図である。 図1のA−A断面図である。 レーザ光照射装置の全体構成を示した図である。 1枚のSOI基板を示した平面図である。 図1に示される半導体装置の製造工程を示した図である。 チップ領域のうちの犠牲層領域を示した平面図である。 図5に続く製造工程を示した図である。 本発明の第2実施形態に係るレーザ光照射工程を示した図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
(第1実施形態)
以下、本発明の第1実施形態について図を参照して説明する。以下で示される半導体装置は、可動部を有する加速度センサや角速度センサ(ジャイロセンサ)等の力学量センサであり、例えば車両の加速度や角速度の検出に用いられるものである。
図1は、本実施形態に係る製造方法により製造された加速度センサの部分断面斜視図である。また、図2は、図1のA−A断面図である。
図1に示されるように、本実施形態の加速度センサは、SOI基板10に形成されている。このSOI基板10は、支持基板11の上に犠牲層12が形成され、この犠牲層12の上に形成された半導体層13により構成されたものである。支持基板11の厚さは、例えば500μm、犠牲層12の厚さは例えば3μm、半導体層13の厚さは例えば20μmである。
支持基板11および半導体層13として、例えばN型の単結晶シリコンが採用される。また、犠牲層12として例えばSiOが採用される。
半導体層13の上には、図2に示されるように、熱酸化膜14が形成されている。この熱酸化膜14は半導体層13の表面が熱酸化されたことにより形成されたものである。熱酸化膜14は、例えばSiOである。なお、図1では熱酸化膜14を省略している。
SOI基板10のうちの犠牲層12は、支持基板11と半導体層13とを絶縁すると共に、両者の間に一定の間隔を形成するためのものである。また、半導体層13は、可動部20と、固定部30と、および周辺部40とを有している。
これら可動部20、固定部30、および周辺部40は、半導体層13を貫通した開口部15により構成されている。つまり、半導体層13は開口部15が形成されていることにより、可動部20、固定部30、および周辺部40にそれぞれ分離されている。そして、可動部20および固定部30により加速度等の物理量を検出するためのセンシング部が構成されている。
可動部20は、アンカー部21、錘部22、可動電極23、および梁部24を備えて構成されている。
アンカー部21は、支持基板11に対して錘部22を浮かせて支持するためのものである。このアンカー部21はブロック状をなしており、犠牲層12の上に2箇所設けられている。
錘部22は、半導体装置に加速度等が印加されたときに各アンカー部21に対して可動電極23を移動させる錘として機能するものであり、細長状をなしている。この錘部22には、複数のエッチングホール22aが形成されている。このエッチングホール22aは、錘部22と支持基板11との間の犠牲層12を除去する際のエッチング媒体の導入孔として用いられる。
可動電極23は、錘部22を構成する細長状の部位から直角方向に延設され、複数本が設けられることで櫛歯状に配置されている。各可動電極23の間隔は、一定間隔とされており、各可動電極23の幅、長さも一定とされている。
梁部24は、アンカー部21と錘部22とを連結するものである。この梁部は、平行な2本の梁がその両端で連結された矩形枠状をなしており、2本の梁の長手方向と直交する方向に変位するバネ機能を有するものである。このような梁部24により、錘部22がアンカー部21に一体に連結されて支持されている。本実施形態では、2つの梁部24がアンカー部21と錘部22とをそれぞれ連結している。
そして、梁部24、錘部22、および可動電極23の下部の犠牲層12は部分的に除去され、梁部24、錘部22、および可動電極23は支持基板11の上に一定の間隔で浮遊した状態になっている。すなわち、「一定の間隔」とは、梁部24、錘部22、および可動電極23を構成する半導体層13と支持基板11との間の間隔であり、犠牲層12の厚みに相当する。
したがって、図2に示されるように、梁部24の下部の犠牲層12は除去されており、該梁部24は支持基板11に対して一定の間隔で浮遊している。図2では可動部20のうち梁部24のみが示されているが、錘部22や可動電極23についても同様に支持基板11に対して一定の間隔で浮遊している。
一方、固定部30は、可動部20を構成する細長状の錘部22の長辺と対向するように配置されている。したがって、2つの固定部30が錘部22を挟むように配置されている。図1では2つの固定部30のうちの一方は全体が図示され、他方は一部が図示されている。このような固定部30は、配線部31と固定電極32とを備えて構成されている。
配線部31は、固定電極32と外部とを電気的に接続するための配線として機能する部位である。
固定電極32は、配線部31のうちの錘部22と対向する辺から直角方向に延設され、配線部31に複数本ずつ備えられることで櫛歯状に配置されている。各固定電極32の間隔は一定間隔とされており、各固定電極32の幅、長さも一定とされている。
そして、各固定電極32が各可動電極23に対向配置され、各固定電極32と各可動電極23との間にコンデンサが形成されている。つまり、可動部20および固定部30は、可動電極23と固定電極32との間に形成される容量に基づいて物理量を検出するように構成されている。このため、支持基板11の平面方向であって錘部22の長手方向に加速度等が印加されたときに、該コンデンサの容量値の変化に基づいてその加速度等を検出することが可能になっている。
本実施形態では、配線部31は犠牲層12の上に形成されており、該犠牲層12を介して支持基板11に固定されている。一方、固定電極32と支持基板11との間の犠牲層12が除去されており、固定電極32は支持基板11に対して浮いた状態になっている。
周辺部40は、可動部20や固定部30の周囲に配置されたものである。本実施形態では、可動部20および固定部30を一周して囲むように形成されている。
上記の半導体装置の構成において、2つのアンカー部21のうちの一方には可動部用パッド25が設けられている。また、固定部30の配線部31には固定部用パッド33が設けられている。さらに、周辺部40には周辺部用パッド41が設けられている。
これらの各パッド25、33、41は、図2に示されるように熱酸化膜14に設けられたコンタクト孔14aを介してアンカー部21、配線部31、周辺部40を構成する半導体層13にそれぞれ電気的に接続されている。
そして、各パッド25、33、41に図示しないボンディングワイヤが接合されることで、各部と外部とが電気的に接続されるようになっている。例えば、アンカー部21や配線部31には所定の電位が印加され、周辺部40はGNDに接続される。このようなパッド25、33、41としては、例えばAlが採用される。以上が、本実施形態に係る半導体装置の構成である。
次に、上記半導体装置の製造方法について、図3〜図7を参照して説明する。まず、半導体装置を製造する際に、犠牲層12の一部を除去するために用いるレーザ光照射装置50について、図3を参照して説明する。
図3は、レーザ光照射装置の全体構成を示した図である。この図に示されるように、レーザ光照射装置50は、レーザ光源駆動部51と、レーザ光源52と、ミラー53と、集光レンズ54と、ステージ55と、ステージ駆動部56と、制御部57とを備えて構成されている。
レーザ光源駆動部51は、制御部57の指令に従ってレーザ光源52からレーザ光を照射させるための駆動装置である。
レーザ光源52は、レーザ光を発するものである。レーザ光源52としては、発振波長が1064nm、発振周波数が80kHz、出力が0.96WのYAGレーザが用いられる。レーザ光としては、該レーザ光が支持基板11や半導体層13に吸収されないものを用いる。上記のレーザ光の条件は、レーザ光が支持基板11および半導体層13を透過するため、レーザ光が支持基板11や半導体層13に吸収されることはない。なお、このレーザ光源52の仕様は一例であり、レーザ光源52として他の仕様のものを用いても構わない。
ミラー53は、レーザ光源52から発せられたレーザ光をステージ55側に導く反射板である。
集光レンズ54は、レーザ光源52から発せられ、ミラー53で反射したレーザ光を入射して集光するものである。この集光レンズ54の焦点がSOI基板10のうちの犠牲層12に設定されている。また、集光レンズ54により集光されたレーザ光のスポット径は例えば3μm程度である。本実施形態では、集光レンズ54の焦点は、犠牲層12の厚さ方向の中央に位置するように設定されている。つまり、レーザ光のスポットは、犠牲層12のうち該犠牲層12の厚さ方向の中央に位置する。
なお、ステージ55の設置面55aに対する集光レンズ54の高さが変更可能になっている。すなわち、集光レンズ54は、ステージ55の設置面55aに対して垂直な方向、つまりZ軸方向への移動が可能になっている。これにより、Z軸方向のレーザ光の焦点位置を変更することができる。このような集光レンズ54の位置の変更は、制御部57から指令を受けたレーザ光源駆動部51により行われる。
ステージ55は、該ステージ55の設置面55aに平行なX−Y方向に移動可能な台である。ステージ55の設置面55aには、ウエハ状のSOI基板10が配置される。
ステージ駆動部56は、制御部57の指令に従ってステージ55をX−Y方向に移動させるための駆動装置である。
制御部57は、レーザ光源駆動部51とステージ駆動部56とにそれぞれ指令を出すことにより、レーザ光源52からレーザ光を照射させると共にステージ55を移動させるための中央制御装置である。制御部57は、予め用意されたプログラムに従って上記指令を実行する。
具体的には、まず、制御部57は、レーザ光のスポットが犠牲層12のうち該犠牲層12の厚さ方向の中央に位置するようにレーザ光源駆動部51に指令を出す。そして、制御部57は、SOI基板10の犠牲層12の平面方向のうちレーザ光を照射したい場所にレーザ光のスポット光が位置するようにステージ55を移動させ、その位置でレーザ光を照射するようにレーザ光源駆動部51とステージ駆動部56に指令を出す。したがって、犠牲層12のうち一定の領域にレーザ光を照射する場合には、制御部57はステージ55の移動とレーザ光の照射のタイミングとが合うように、レーザ光源駆動部51とステージ駆動部56とを駆動することとなる。以上が、レーザ光照射装置の構成である。
図4は、1枚のSOI基板10を示した平面図である。この図に示されるように、SOI基板10のチップ製作領域に図示しない多数のチップ領域が配置されている。チップ領域16については、後述する図6に描かれているように、例えば2mm×2mm四方の領域であり、このサイズは半導体装置のサイズに相当する。そして、以下で示される工程を行うことにより、図4に示される1枚のSOI基板10に多数の半導体装置を製造する。
このため、まず、支持基板11と半導体層13とで犠牲層12を挟み込んだSOI基板10を用意する。上述のように、SOI基板10は例えば5インチのウエハである。
図5は、半導体装置の製造工程を示した図である。図5は、図1のA−A断面に相当する図であり、1つのチップ領域16の断面を示している。
そして、図5(a)に示す工程では、レーザ光照射工程を行う。本工程では、最初に、図3に示されたレーザ光照射装置50のステージ55の設置面55aにSOI基板10を配置する。次に、SOI基板10の犠牲層12のうちの犠牲層領域にレーザ光を照射する。具体的には、以下のように行う。
図6は、チップ領域16のうちの犠牲層領域17を示した平面図である。この図に示されるように、破線で囲まれた犠牲層領域17は、半導体層13において、開口部15が形成される領域と、可動部20のうちの梁部24、錘部22、および可動電極23が形成される領域と、固定電極32が形成される領域とを含んだ領域である。図6では、犠牲層領域17を斜線のハッチングで示してある。
したがって、レーザ光照射装置50を用いて、犠牲層領域17に位置する犠牲層12に集光レンズ54の焦点を合わせてレーザ光を照射する。この場合、犠牲層12の厚さは3μmであり、レーザ光のスポット径はおよそ3μmであるので、集光レンズ54の焦点を犠牲層12の厚さ方向の中央に位置させることにより、犠牲層12の厚さ方向全体にレーザ光を照射することができる。
なお、犠牲層12に対する集光レンズ54の焦点位置は、以下のように合わせることができる。まず、ステージ55の設置面55aにSOI基板10を設置する。続いて、SOI基板10のうちチップ領域16が設けられていない外縁部にレーザ光が照射されるようにステージ55を移動させる。この後、レーザ光を照射させると共に、レーザ光源駆動部51によって集光レンズ54の位置を微調整することにより犠牲層12における集光レンズ54の焦点位置を合わせる。
上記のように、犠牲層領域17の犠牲層12にレーザ光を照射すると、レーザ光が照射された犠牲層12は多孔質化する。「多孔質化」とは、犠牲層12がポーラス化することであり、犠牲層12を構成する結晶構造が破壊された状態を指す。つまり、多孔質化した犠牲層12は、隙間だらけの改質層18になっている。言い換えると、犠牲層12のうちレーザ光が照射された部分に改質層18が形成される。
本実施形態では、レーザ光を一方向に一定の走査幅で走査する。これにより、犠牲層領域17に位置する犠牲層12を一定間隔で多孔質化する。レーザ光の走査幅は例えば20μmである。この場合、犠牲層領域17のコーナー部分にもレーザ光を照射する。これは、該コーナー部分を起点として改質層18をエッチングさせていくためである。また、犠牲層領域17のうち周辺部40と固定部30との間や周辺部40と可動部20との間の狭い領域にもレーザ光を照射する。これは、周辺部40と固定部30との間や周辺部40と可動部20との犠牲層12を確実に除去するためである。
そして、制御部57がステージ駆動部56に指令を出してステージを移動させることにより、図4に示されたチップ製作領域の各チップ領域16の犠牲層領域17すべてにレーザ光を照射する。
本工程が終了した後、SOI基板10をクリーンルームに移動させる。そして、以下に示す各工程をクリーンルームで行う。
図5(b)に示す工程では、酸素雰囲気中でSOI基板10を熱酸化することにより、単結晶シリコンである半導体層13の表面に数μmの厚さの熱酸化膜14を形成する。形成された熱酸化膜14は、SiOである。
図5(c)に示す工程では、熱酸化膜14の上にレジスト60を形成する。そして、レジスト60のうち、可動部用パッド25、固定部用パッド33、および周辺部用パッド41の各コンタクト孔14aとなる部分が開口するように、レジスト60をホトリソプロセスでパターニングする。
図5(d)に示す工程では、図5(c)に示す工程で形成したレジスト60をマスクとして、熱酸化膜14を例えばウェットエッチングする。これにより、熱酸化膜14に各コンタクト孔14aを形成し、該コンタクト孔14aから半導体層13を露出させる。この後、レジスト60を除去する。
続いて、図7(a)に示す工程では、各コンタクト孔14aから露出した半導体層13の上および熱酸化膜14の上に、例えばPVD法によりAlの金属層61を形成する。
図7(b)に示す工程では、金属層61の上に図示しないフォトマスクを形成し、該フォトマスクを用いて金属層61をウェットエッチングすることにより金属層61をパターニングする。これにより、金属層61から可動部用パッド25、固定部用パッド33、および周辺部用パッド41をそれぞれ形成する。
図7(c)に示す工程では、半導体層13に開口部15を形成する。具体的には、熱酸化膜14および各パッド25、33、41の上にレジスト62を形成し、該レジスト62のうち開口部15に対応した部分が開口するようにレジスト62をパターニングする。これにより、レジスト62のうち開口部15に対応した部分の熱酸化膜14が露出する。
この後、レジスト62から露出した熱酸化膜14をドライエッチングで除去し、エッチングガスを変更して熱酸化膜14から露出した半導体層13をドライエッチングにより除去する。このようにして、半導体層13を貫通した開口部15を形成する。これにより、開口部15から改質層18が露出する。そして、レジスト62を除去する。
図7(d)に示す工程では、ドライエッチングにより改質層18を除去するエッチング工程を行う。すなわち、開口部15からエッチング媒体を導入し、多孔質化した犠牲層12、つまり改質層18をエッチングして除去する。
この場合、改質層18は犠牲層12が多孔質化した部位であるので、隙間だらけの状態になっている。このため、開口部15から露出した改質層18がエッチングされ始めるまでのインキュベーション時間がほとんどなく、開口部15にエッチング媒体が導入されると、エッチングは直ぐに始まる。これは、改質層18が隙間だらけになっているため、エッチング媒体が改質層18に入り込みやすくなっていると共に、改質層18の内部においてエッチング媒体にさらされる表面積が増加したので、改質層18に接触するエッチング媒体の量が増えたからである。
そして、犠牲層12がSiOの場合、多孔質化していない犠牲層12に対して改質層18は、およそ65倍のエッチング比でエッチングされる。すなわち、改質層18は、多孔質化していない犠牲層12に対して65倍の速さで選択的にエッチングされていく。このように、改質層18は多孔質化していない犠牲層12よりも速くエッチングされていくので、改質層18のエッチングが均一に進む。
また、本実施形態では、レーザ光の走査幅を20μmとしているので、犠牲層領域17には多孔質化していない犠牲層12が存在するが、上述のように改質層18が素早くエッチングされていくため、開口部15から遠い場所に位置する多孔質化していない犠牲層12にもエッチング媒体が素早く供給される。したがって、犠牲層領域17全体のエッチングが均一に進む。
その結果、犠牲層領域17に位置する犠牲層12を除去する時間が、犠牲層12に改質層18を形成しない場合よりも短くなる。つまり、半導体層13、熱酸化膜14、および各パッド25、33、41がエッチング媒体にさらされる時間が、犠牲層12に改質層18を形成しない場合よりも短くなる。このため、各パッド25、33、41の面荒れが最低限に抑えられ、梁部24等の微細構造体の変形もない。さらに、各チップ領域16の各犠牲層領域17に位置する犠牲層12を除去する時間が各チップ領域16で一定となるので、オーバーエッチング量も必要最小限で済む。
以上のようにして犠牲層領域17に位置する犠牲層12、すなわち多孔質化していない犠牲層12および改質層18を除去することにより、支持基板11から梁部24、錘部22、可動電極23、および固定電極32をリリースする。これにより、SOI基板10に多数の半導体装置を形成する。この後、SOI基板10をチップ領域16ごとにダイシングカットすることにより、図1に示される半導体装置が完成する。
続いて、半導体装置における加速度等の物理量の検出方法について説明する。半導体装置が外部から加速度を受けると、可動部20の梁部24がたわみ、位置が固定された固定電極32に対して、錘部22が該錘部22の長手方向に移動する。このため、可動電極23と固定電極32との間の距離が変化するので、可動電極23と固定電極32とで構成されるコンデンサの容量値が変化する。この容量値の変化を検出することで半導体装置が受ける加速度等が得られるようになっている。
以上説明したように、本実施形態では、SOI基板10のうちの犠牲層12において、犠牲層領域17に位置する犠牲層12にレーザ光を照射することにより、該レーザ光を照射した犠牲層12を多孔質化して改質層18を形成し、改質層18を選択的にエッチングすることが特徴となっている。
これによると、隙間だらけの改質層18の内部にエッチング媒体が入り込みやすくなるので、犠牲層12が多孔質化していない場合よりもエッチングにより犠牲層12を除去する時間を短くすることができる。このように、可動部20等を構成する半導体層13がエッチング媒体にさらされる時間が短くなるので、可動部20等に損傷を与えることなく犠牲層領域17に位置する犠牲層12を除去することができる。
また、本実施形態では、SOI基板10を用意し、レーザ光照射工程を行った後、半導体層13に開口部15を形成し、この後、エッチング工程を行っている。
これによると、レーザ光照射工程を行う際には未だ半導体層13に開口部15等の構造が形成されていないので、開口部15等の構造がレーザ光の照射に影響を及ぼさないようにすることができる。本実施形態では、SOI基板10に熱酸化膜14や各パッド25、33、41を形成する前にレーザ光を照射しているので、半導体層13の表面構造が該レーザ光の照射に影響を及ぼすということもない。
また、近年では、加速度センサ等の半導体装置の低コスト化や小型化の要望により、梁部24等の梁構造物が微細化されている。これに伴い、エッチング媒体による梁構造物自体への損傷、あるいは固定電極32と可動電極23とのギャップが狭くなり、エッチング時間が長くなることで互いが貼り付いてしまうステッキングが発生することが多くなっている。
しかしながら、上述のように、SOI基板10のうちの犠牲層領域17に改質層18を形成し、犠牲層領域17に位置する犠牲層12のエッチングを均一に、そして短時間で行っている。つまり、梁構造物がエッチング媒体にさらされる時間が短くなるので、エッチング媒体による梁構造物自体への損傷を抑制できる。すなわち、梁構造物に歪みや微細な凹凸が形成されてしまうことを防止できる。これにより、半導体装置の動作特性の低下を防止することができる。また、エッチング時間が短くなることから、ステッキングを防止することができる。したがって、半導体装置の歩留まりも向上する。
そして、近年では、構造物の微細化に伴い、エッチング媒体が構造物の奥まで浸透・供給されなくなってきている。しかしながら、本実施形態で示されたように、犠牲層12に隙間だらけの改質層18を形成しているので、エッチング媒体が構造物の奥まで供給されやすくなる。したがって、構造物が微細化されたものであっても、確実に犠牲層12を除去することが可能である。
なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、支持基板11が特許請求の範囲の第1の層に対応し、半導体層13が特許請求の範囲の第2の層に対応する。また、SOI基板10が特許請求の範囲の基板に対応し、梁部24、錘部22、および可動電極23が特許請求の範囲の構造体に対応する。
(第2実施形態)
本実施形態では、第1実施形態と異なる部分についてのみ説明する。上記第1実施形態では、レーザ光照射工程において、犠牲層12のうち該犠牲層12の厚さ方向全体にレーザ光を照射して多孔質化していた。本実施形態では、犠牲層領域17に位置する犠牲層12のうち半導体層13側を多孔質化することが特徴となっている。
図8は、本実施形態に係るレーザ光照射工程を示した図である。この図に示されるように、犠牲層領域17に位置する犠牲層12のうち半導体層13側にレーザ光を照射することにより、該犠牲層12のうち半導体層13側を選択的に多孔質化する。
この場合、集光レンズ54の焦点を犠牲層12のうち半導体層13側に位置させてレーザ光を照射することになる。したがって、レーザ光のスポットが半導体層13にも及ぶことになる。しかしながら、半導体層13はレーザ光を吸収しない材料であると共に、レーザ光が走査されることによりレーザ光のスポットは常に移動しているので、半導体層13には熱が一瞬与えられるだけで済み、半導体層13の材質が変化するということは起こらない。
この後、図5(b)〜図5(d)、図7(a)〜図7(c)に示す工程を行い、図7(d)に示す工程でエッチング工程を行う。
エッチング工程では、開口部15から改質層18が露出しているので、開口部15から導入されたエッチング媒体が隙間だらけの改質層18に入り込んで改質層18が素早くエッチングされていく。上述のように、改質層18は多孔質化していない犠牲層12に対しておよそ65倍の速さでエッチングされるので、犠牲層12の厚さ方向に1の割合で多孔質化していない犠牲層12がエッチングされると共に、犠牲層12の平面方向に65の割合で改質層18がエッチングされていく。
したがって、犠牲層領域17における改質層18が先にエッチングにより除去される。これにより、犠牲層12のうち支持基板11側が残されるが、エッチング媒体に接触する面積が犠牲層12の平面方向に増加するため、エッチングが支持基板11側に均一に進んでいく。こうして、犠牲層領域17に位置する犠牲層12を除去することができる。
以上のように、犠牲層領域17に位置する犠牲層12のうちの半導体層13側を選択的に多孔質化することにより、犠牲層12のうち半導体層13側を支持基板11側よりも速くエッチングすることができる。これにより、犠牲層12に対して該犠牲層12の平面方向にエッチング媒体を均一に素早く行き渡らせ、ひいては犠牲層12に対するエッチング媒体の該平面方向の接触面積を大きくすることが可能となる。したがって、犠牲層12を半導体層13側に均一にエッチングすることができる。
(第3実施形態)
本実施形態では、第1、第2実施形態と異なる部分についてのみ説明する。上記第1、第2実施形態では、レーザ光照射工程を行った後、半導体層13に開口部15を形成し、この後、エッチング工程を行っていたが、本実施形態では、先に半導体層13に開口部15を形成し、この後にレーザ光照射工程およびエッチング工程を行うことが特徴となっている。
すなわち、本実施形態では、まず、図5(b)〜図5(d)、図7(a)〜図7(c)に示す工程を行って半導体層13に開口部15を形成した後、図5(a)に示すレーザ光照射工程を行う。
このような順序で半導体装置を形成することにより、半導体層13に開口部15を形成する際に犠牲層領域17に位置する犠牲層12は多孔質化していないので、開口部15を形成するためのエッチング媒体が犠牲層12の内部に入り込むことを防止できる。したがって、該開口部15のエッチング媒体が犠牲層12のエッチングに影響を与えないようにすることができる。
(他の実施形態)
上記各実施形態では、加速度等の物理量を検出するものを製造する場合について説明したが、SOI基板10のうちの犠牲層12を部分的に取り除くことにより支持基板11から半導体層13の一部を浮遊させる他の構造を製造する場合にも適用することができる。例えば、加速度センサの他、ジャイロセンサ、メンブレン構造、マルチガスセンサ、サーフェス型センサ等に適用できる。この他、犠牲層12を2層で挟んだ構造に広く利用することができる。
また、上記各実施形態では、支持基板11や半導体層13は各々が一層で構成されたものであるが、支持基板11や半導体層13は多層で構成されたものでも良い。犠牲層12についても、一層に限ることなく多層になっていても良い。
上記各実施形態では、犠牲層領域17は、固定電極32を含んだ領域になっているが、犠牲層領域17は、少なくとも半導体層13において開口部15が形成される領域と、可動部20のうち梁部24、錘部22、および可動電極23が形成される領域とを含んだ領域であれば良い。すなわち、可動部20のうち、梁部24、錘部22、可動電極23が支持基板11に対して浮いた状態になれば、可動電極23と固定電極32との間の容量の変化を検出できるからである。もちろん、犠牲層領域17は、製造対象物によって適宜設定することができる。
図7(c)および図7(d)に示す工程では、ドライエッチングにより半導体層13や犠牲層領域17に位置する犠牲層12をエッチングしたが、フッ酸(HF)を用いたウェットエッチングにより半導体層13や犠牲層12を除去しても良い。この場合においても、上述のようにエッチング時間が短くなるので、フッ酸は酸化力が強いが、各パッド25、33、41等の溶解を抑制できる。
上記各実施形態では、犠牲層領域17に位置する犠牲層12に対して例えば20μmの走査幅でレーザ光を照射していた。しかしながら、犠牲層領域17に位置する犠牲層12全体にレーザ光を照射することにより、犠牲層領域17に位置する犠牲層12全体を多孔質化しても良い。
これにより、犠牲層領域17の犠牲層12全体が改質層18となるので、改質層18のエッチングを均一に行うことができる。また、1枚のSOI基板10の各チップ領域16における犠牲層領域17に位置する犠牲層12がすべて改質層18となるので、改質層18を除去する時間を各チップ領域16で一定にすることができる。これにより、オーバーエッチング量も必要最小限で済むようにすることができる。
一方、犠牲層領域17に位置する犠牲層12全体にレーザ光を照射するのではなく、犠牲層12の一部にレーザ光を照射しても良い。例えば、可動電極23となる部分と固定電極32となる部分との間の隙間にのみレーザ光を照射することもできる。
上記各実施形態では、レジスト62を用いた方法により半導体層13に開口部15を形成していたが、犠牲層12を多孔質化する方法と同じ方法で該開口部15を形成することもできる。この場合、半導体層13のうち開口部15の形成予定領域にレーザ光を照射することにより、開口部15の形成予定領域に位置する半導体層13を多孔質化する。したがって、半導体層13に吸収される波長等のレーザ光を用いる。続いて、半導体層13のうち多孔質化した部分をエッチングして除去することにより、半導体層13に開口部15を形成する。
これにより、半導体層13の一部が多孔質化して隙間だらけになっているので、エッチング媒体にさらされる半導体層13の表面積が増大しており、該半導体層13のエッチング時間を短くすることができる。これにより、半導体層13がエッチング媒体にさらされる時間が短くなるので、開口部15によって構成された梁部24等の構造に損傷を与えないようにすることができる。
上記第1実施形態ではSOI基板10を用意した後、図5(a)に示す工程でレーザ光照射工程を行い、第3実施形態では図7(c)に示す工程を行った後にレーザ光照射工程を行っていたが、レーザ光照射工程を行うタイミングはこれらに限定されるものではない。つまり、レーザ光照射工程は犠牲層領域17に位置する犠牲層12をエッチングする前であれば、どの段階で行っても良い。例えば、図7(b)に工程を終えた後にレーザ光照射工程を行うこともできる。この場合、各パッド25、33、41が形成された後であるので、各パッド25、33、41をレーザ光の照射の位置決めに用いることができる。
上記各実施形態では、SOI基板10の半導体層13側から犠牲層12にレーザ光を照射しているが、支持基板11側から犠牲層12にレーザ光を照射しても良い。
また、図3に示されたレーザ光照射装置50では、SOI基板10に対する集光レンズ54の向きを変更する機構を設けることもできる。これによると、集光レンズ54の姿勢が変更されるので、集光レンズ54から射出されたレーザ光はSOI基板10の表面に対して垂直に入射するだけでなく、SOI基板10の表面に対して垂直ではない方向からのレーザ光の入射が可能となる。つまり、高速ビーム走査を行うことができる。これによると、SOI基板10をステージ55によって移動させるだけではなく、集光レンズ54の姿勢を変更することによってレーザ光の照射方向を変更できる。このため、より早くレーザ光の走査を行うことができ、ひいてはレーザ光照射工程にかかる時間を短縮することができる。
上記各実施形態では、犠牲層12の厚さがレーザ光のスポット径とほぼ同じであったので、犠牲層12のうち該犠牲層12の厚さ方向全体にレーザ光が照射されていた。しかしながら、犠牲層12がレーザ光のスポット径よりも厚い場合も当然あり得る。この場合には、レーザ光源駆動部51によりステージ55の設置面55aに対する集光レンズ54の高さを変更することにより、レーザ光のスポットを犠牲層12の厚さ方向に移動させて犠牲層12の厚さ方向全体にレーザ光を照射することができる。
10 SOI基板
11 支持基板
12 犠牲層
13 半導体層
15 開口部
17 犠牲層領域
20 可動部
22 錘部
23 可動電極
24 梁部
30 固定部
32 固定電極

Claims (6)

  1. 第1の層(11)の上に犠牲層(12)が形成され、この犠牲層(12)の上に第2の層(13)が形成された基板(10)を備え、
    前記第2の層(13)は、前記第2の層(13)を貫通した開口部(15)により画定された構造体(22〜24)を有し、
    前記構造体(22〜24)と前記開口部(15)とを含んだ領域を犠牲層領域(17)として、前記犠牲層領域(17)に位置する前記犠牲層(12)が除去されたことにより、前記構造体(22〜24)が前記第1の層(11)に対して浮遊した構造を有する半導体装置の製造方法であって、
    前記犠牲層領域(17)に位置する前記犠牲層(12)にレーザ光を照射することにより、前記犠牲層領域(17)に位置する前記犠牲層(12)を多孔質化するレーザ光照射工程と、
    前記犠牲層(12)を多孔質化した後、前記開口部(15)からエッチング媒体を導入し、前記多孔質化した犠牲層(12)をエッチングして除去することにより、前記第1の層(11)に対して前記構造体(22〜24)を浮遊させるエッチング工程とを含み、
    前記レーザ光照射工程を行った後、前記第2の層(13)に前記開口部(15)を形成する工程を行い、この後、前記エッチング工程を行うことを特徴とする半導体装置の製造方法。
  2. 前記レーザ光照射工程では、前記犠牲層(12)のうち前記犠牲層領域(17)に位置する犠牲層(12)に一定間隔で前記レーザ光を照射することにより、前記犠牲層領域(17)に位置する前記犠牲層(12)を一定間隔で多孔質化することを特徴とする請求項に記載の半導体装置の製造方法。
  3. 前記レーザ光照射工程では、前記犠牲層(12)のうち前記犠牲層領域(17)に位置する犠牲層(12)全体に前記レーザ光を照射することにより、前記犠牲層領域(17)に位置する前記犠牲層(12)全体を多孔質化することを特徴とする請求項に記載の半導体装置の製造方法。
  4. 前記レーザ光照射工程では、前記犠牲層(12)のうち前記第2の層(13)側に前記レーザ光を照射することにより、前記犠牲層(12)のうち前記第2の層(13)側を多孔質化することを特徴とする請求項1ないしのいずれか1つに記載の半導体装置の製造方法。
  5. 前記開口部(15)を形成する工程では、
    前記第2の層(13)のうち前記開口部(15)の形成予定領域に前記第2の層(13)に吸収される波長のレーザ光を照射することにより、前記開口部(15)の形成予定領域に位置する前記第2の層(13)を多孔質化する工程と、
    前記第2の層(13)のうち多孔質化した部分をエッチングして除去することにより、前記第2の層(13)に前記開口部(15)を形成する工程とを含んでいることを特徴とする請求項ないしのいずれか1つに記載の半導体装置の製造方法。
  6. 前記第2の層(13)は、可動電極(23)を有する可動部(20)と固定電極(32)を有する固定部(30)とを有し、
    前記可動部(20)は、前記構造体として、前記可動電極(23)と、梁部(24)と、錘部(22)とを有し、
    前記可動部(20)および前記固定部(30)は、前記可動電極(23)と前記固定電極(32)との間に形成される容量に基づいて物理量を検出するように構成されており、
    前記構造体としての前記可動電極(23)、前記梁部(24)、および前記錘部(22)を前記第1の層(11)に対して浮遊させることを特徴とする請求項1ないしのいずれか1つに記載の半導体装置の製造方法。
JP2009006378A 2009-01-15 2009-01-15 半導体装置の製造方法 Expired - Fee Related JP5136431B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009006378A JP5136431B2 (ja) 2009-01-15 2009-01-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009006378A JP5136431B2 (ja) 2009-01-15 2009-01-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010164394A JP2010164394A (ja) 2010-07-29
JP5136431B2 true JP5136431B2 (ja) 2013-02-06

Family

ID=42580681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009006378A Expired - Fee Related JP5136431B2 (ja) 2009-01-15 2009-01-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5136431B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8703517B2 (en) 2010-10-29 2014-04-22 Denso Corporation Method of Manufacturing a Semiconductor Device Including Removing a Reformed Layer
JP5212506B2 (ja) * 2011-02-28 2013-06-19 株式会社デンソー 半導体装置の製造方法
JP6863940B2 (ja) * 2018-09-26 2021-04-21 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60131833A (ja) * 1983-12-16 1985-07-13 Seiko Epson Corp 石英ガラスの製造方法
JPH0918018A (ja) * 1995-06-28 1997-01-17 Nippondenso Co Ltd 半導体力学量センサの製造方法
JPH09213209A (ja) * 1996-01-31 1997-08-15 Mitsubishi Electric Corp 冷陰極素子の製造方法
JP4174853B2 (ja) * 1998-06-15 2008-11-05 株式会社デンソー 半導体力学量センサの製造方法及び半導体圧力センサの製造方法
JP2000022168A (ja) * 1998-06-29 2000-01-21 Matsushita Electric Works Ltd 半導体加速度センサ及びその製造方法
JP2000061667A (ja) * 1998-08-19 2000-02-29 Junichi Ikeno ガラスのレーザ加工方法及びガラス成形品
JP2003047923A (ja) * 2001-08-08 2003-02-18 Hamamatsu Photonics Kk レーザクリーニング装置および方法
JP2003305697A (ja) * 2002-04-12 2003-10-28 Sony Corp 中空構造体の製造方法
JP2004304130A (ja) * 2003-04-01 2004-10-28 Seiko Epson Corp 半導体装置の製造方法
JP2004314313A (ja) * 2003-04-11 2004-11-11 Toppan Printing Co Ltd 積層体及びその製造方法並びにそれを用いた製品
JP4749133B2 (ja) * 2004-11-30 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4692292B2 (ja) * 2006-01-16 2011-06-01 株式会社デンソー 半導体力学量センサの製造方法
JP2007322575A (ja) * 2006-05-31 2007-12-13 Hitachi Displays Ltd 表示装置
JP5030540B2 (ja) * 2006-11-09 2012-09-19 住友金属工業株式会社 金属板材のレーザ溶接方法
CN101652685B (zh) * 2007-04-09 2012-07-04 旭硝子株式会社 相位差板及其制造方法

Also Published As

Publication number Publication date
JP2010164394A (ja) 2010-07-29

Similar Documents

Publication Publication Date Title
JP4915440B2 (ja) 半導体装置の製造方法
JP5263261B2 (ja) 半導体装置の製造方法
JP4372115B2 (ja) 半導体装置の製造方法、および半導体モジュールの製造方法
US8703517B2 (en) Method of Manufacturing a Semiconductor Device Including Removing a Reformed Layer
JP5350339B2 (ja) 微小電気機械システムおよびその製造方法
JP4481323B2 (ja) 物理量センサ及びその製造方法
JP2006286727A (ja) 複数の半導体装置を備えた半導体ウェハおよびそのダイシング方法
JP2009124077A (ja) 半導体チップ及びその製造方法
JP2010155306A (ja) Memsデバイス及びその製造方法
JP5136431B2 (ja) 半導体装置の製造方法
JP2009206291A (ja) 半導体基板、半導体装置、およびその製造方法
JP2011033393A (ja) メンブレン部を有する半導体装置とその製造方法
JP5212506B2 (ja) 半導体装置の製造方法
JP4732934B2 (ja) レーザダイシング方法
CN104025622A (zh) 电容式传感器
US9676609B2 (en) Integrated MEMS device
JP2010012534A (ja) デバイス及びその製造方法
US11420294B2 (en) Wafer processing method
JP2009250632A (ja) 半導体力学量センサおよびその製造方法
JP2009295720A (ja) 半導体装置の製造方法
JP2013231738A (ja) 検出装置
US20210309513A1 (en) Method with stealth dicing process for fabricating mems semiconductor chips
JP2009206292A (ja) 半導体基板、および半導体装置の製造方法
JP5617801B2 (ja) 半導体装置およびその製造方法
JP2009094690A (ja) 発振子及び該発振子を有する発振器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120314

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121029

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees