JPH10116997A

JPH10116997A - 複合デバイス

Info

Publication number: JPH10116997A
Application number: JP29107796A
Authority: JP
Inventors: Yoichi Okumura; 陽一奥村
Original assignee: Texas Instruments Japan Ltd
Current assignee: Texas Instruments Japan Ltd
Priority date: 1996-10-14
Filing date: 1996-10-14
Publication date: 1998-05-06

Abstract

(57)【要約】【課題】簡単な工程で同一基板上に形成して電気的接
続を行える複合デバイスを提供する。【解決手段】可動体１１を固定体１０で支持して構成
したセンサー部４と、構造層５４中に電気素子を設けた
回路部３とを同じ基板５３上に設けて複合デバイス２を
形成する際、電気素子が形成された構造層５４をセンサ
ー部３の構造層５４と一体に構成する。センサー部４内
の構造層５４と回路部内の電気素子とを構造層５４上に
形成した金属薄膜配線６２や拡散層によって電気的に接
続するので、同一基板中に回路部３とセンサー部４とを
容易に形成できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロマシンと
電気回路素子を有する複合デバイスにかかり、特に、加
速度センサー等のマイクロマシンと半導体集積回路とが
同一半導体基板上に形成された複合デバイスに関する。

【０００２】

【従来の技術】近年では、シリコンマイクロマシーニン
グ技術が広く用いられており、例えば加速度センサーや
角速度センサーに適用され、微細なセンサー素子がシリ
コン半導体基板上に形成されている。

【０００３】そのようなシリコンマイクロマシンの一例
として、図８の符号１００に加速度センサーを示す。こ
の加速度センサー１００は、シリコン基板１０３上に形
成された、マス部１２２と、アーム１２１₁〜１２１
₄と、固定体１２０₁〜１２０₄とを有している。マス部
１２２は矩形形状に成形されており、その四隅には、ア
ーム１２１₁〜１２１₄の一端が接続され、各アーム１２
１₁〜１２１₄の他端は各固定体１２０₁〜１２０₄に接続
されている。

【０００４】固定体１２０₁〜１２０₄はシリコン基板１
０３上に固定されており、他方、マス部１２２とアーム
１２２₁〜１２２₄は、基板１０３と接触しないように移
動自在に構成されており、加速度センサー１００が上下
方向に加速度移動をし、マス部１２２に力が加わったと
きに固定体１２０₁〜１２０₄を支点として、アーム１２
１₁〜１２１₄が上下に撓み、マス部１２２と基板１０３
とで構成される平行平板コンデンサの容量が変化するよ
うに構成されている。

【０００５】このような加速度センサー１００の製造工
程を、図９(ａ)〜(ｅ)、図１０(ｆ)〜(ｊ)に簡略化して
示し、以下に説明する。

【０００６】図９(ａ)〜(ｅ)を参照し、先ず、表面にシ
リコン熱酸化膜が形成された２枚のシリコン単結晶基板
を用意し、そのシリコン熱酸化膜同士を密着させて直接
接合法によって接合し、一枚のシリコンウェハーを形成
する。次いで、一方のシリコン単結晶の熱酸化膜が形成
された側と反対側の面を研磨して構造層１０４とし、他
方のシリコン単結晶層はそのままにして基板１０３とす
る。その基板１０３と構造層１０４との間には、直接接
合に用いたシリコン熱酸化膜が犠牲層１０１として残さ
れている(図９(ａ))。

【０００７】次いで、構造層１０４表面に、酸化膜１０
５を全面成膜し(同図(ｂ))、所定領域をエッチングする
ことによりパターニングして開口部１０７を形成する
(同図(ｃ))。

【０００８】この開口部１０７底面にはシリコン構造層
１０４表面が露出しており、エッチングされずに残され
た酸化膜１０５をマスクとし、ＲＩＥ法によって異方性
ドライエッチングを行うことにより、前記開口部１０７
底面に露出した構造層１０４がエッチングされ、構造層
１０４が残った酸化膜１０５のパターンと同じパターン
にパターニングされる(同図(ｄ))。

【０００９】構造層１０４のパターニングが終了したと
きは、開口部１０７底面には犠牲層１０１が露出してお
り、その状態からマスクに用いた酸化膜１０５と開口部
１０７底面に露出した犠牲層１０１とをウェットエッチ
ングにより除去する(同図(ｅ))。

【００１０】このとき、開口部１０７底面には基板１０
３表面が露出するが、マスクに用いられた構造層１０４
との間に挟まれた犠牲層１０１はエッチングされない。

【００１１】その状態で、イオンインプランテーション
を行うと、表面に露出した部分に不純物が注入され、熱
拡散を行うと、基板１０３表面と構造層１０４表面と
に、オーミック層１１３、１１４がそれぞれ形成される
(図１０(ｆ))。

【００１２】次いで、全面にレジスト膜１１５を形成し
(同図(ｇ))、オーミック層１１３、１１４上の所定部分
を窓開けした後、クロム・白金の蒸着を行うと、レジス
ト膜１１５上とオーミック層１１３、１１４上に、クロ
ム・白金薄膜１１６、１１７、１１８がそれぞれ形成さ
れる(同図(ｈ))。

【００１３】この状態からレジスト膜１１５の剥離を行
うと、レジスト膜１１５上に形成されたクロム・白金薄
膜１１６がレジスト膜１１５と一緒に除去される(リフ
トオフ法)。他方、オーミック層１１３、１１４上に形
成されたクロム・白金薄膜１１７、１１８は除去されず
に残り、それぞれ金属電極が形成される(同図(ｉ))。

【００１４】さらに、全体をフッ酸緩衝液(ＢＨＦ)に浸
漬すると、犠牲層１０１の側面は露出していることか
ら、犠牲層１０１はその側面からエッチングされる。こ
のエッチングにより、面積が大きいか、又は幅の広い構
造層１０４の底面下にある犠牲層１０１は残るので、そ
の部分の構造層１０４は犠牲層１０１によって基板１０
３に固定され、固定体１２０₁〜１２０₄が構成される。

【００１５】他方、面積が小さいか、幅の狭い構造層１
０４の底面下では、犠牲層１０１は完全に除去されてし
まうので、その部分の構造層５４を固定体に接続し、支
持されるようにしておけば、基板１０３と接触しない状
態となり、可動体が構成される。アーム１２１₁〜１２
１₄とマス部１２２はそのような可動体によって構成さ
れている。

【００１６】このように、マス部１２２とアーム１２１
₁〜１２１₄とは、基板１０３と接触しない状態で固定体
１２０₁〜１２０₄によって支持されており、アーム１２
１₁〜１２２₄は撓むように構成されているので、加速度
センサー１００に加速度が加わった場合には、マス部１
２２がその重量により上下に移動し、マス部１２２と基
板１０３とで形成される平行平板コンデンサの容量が変
化する。

【００１７】従って、基板１０３と固定体１２０₄に設
けられた電極１１７、１１８に金属細線をワイヤーボン
ディング接続し、マス部１２２と基板１０３とを図示せ
ぬ外部の測定回路に接続しておけば、マス部１２２と基
板１０３との間の容量変化を検出できるので、アーム１
２１₁〜１２１₄のバネ定数等に基いて加速度の大きさを
算出することが可能となっている。

【００１８】しかしながら上述のようなシリコンマイク
ロマシンを製造する工程は、測定回路や演算回路等の回
路素子を製造する工程とは全く別の工程で行っており、
また、同一基板上に形成しようとしても、両者の構造の
違いからマイクロマシン部と回路部とでは段差が大きく
なってしまい、両者を金属配線で接続するのは難しく、
ワイヤーボンディングによって互いに電気的に接続する
必要があり、その解決が望まれていた。

【００１９】

【発明が解決しようとする課題】本発明は上記従来技術
の不都合を解決するために創作されたもので、その目的
は、マイクロマシン部と回路部とをワイヤーボンディン
グを用いずに電気的に接続できる技術を提供することに
ある。

【００２０】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、基板上に犠牲層を介して構
造層が形成されたウェハーを用い、前記構造層をパター
ニングして前記犠牲層を露出させ、その犠牲層のエッチ
ングを行い、底面下の犠牲層が除去された構造層で可動
体が形成され、底面下に犠牲層を有する構造層で固定体
が形成された複合デバイスであって、前記可動体と前記
固定体を有し、前記可動体が前記固定体で支持され、変
位できるように構成されたマイクロマシン部と、前記構
造層中に電気素子が設けられた回路部とを有し、前記マ
イクロマシン部の構造層と前記回路部の構造層とは分離
されていないことを特徴とする。

【００２１】その場合、請求項２記載の発明のように、
前記マイクロマシン部内の構造層と前記回路部内の電気
素子とを、前記構造層上に形成された金属薄膜配線によ
って電気的に接続させるとよい。

【００２２】また、請求項３記載の発明のように、前記
マイクロマシン部内の構造層と前記回路部内の電気素子
とを、前記構造層内に設けられた拡散層によって電気的
に接続させることもできる。

【００２３】このような請求項１乃至請求項３のいずれ
か１項記載の複合デバイスの前記構造層のパターニング
については、請求項４記載の発明のように、前記回路部
内の電気的素子間が、前記構造層上に形成された金属薄
膜配線によって電気的に接続された後で行われるように
するとよい。

【００２４】その場合、請求項５記載の発明のように、
前記構造層のパターンニングの前に、前記金属配線を保
護するパッシベーション膜を形成し、前記金属膜配線の
うちの電極部分を窓開けしておくと、なお効果的であ
る。

【００２５】上述した本発明の構成によれば、基板上に
犠牲層と構造層とがこの順で形成されたウェハーを用
い、前記構造層をパターニングして前記犠牲層を露出さ
せると、パターニングした構造層をマスクとしてウェッ
トエッチングを行うことができ、そのエッチングは露出
した犠牲層表面から進行するが、大面積、又は幅広に形
成された構造層では、底面下の犠牲層が残り、固定体が
形成される。

【００２６】他方、小面積、又は幅狭に形成された構造
層の底面下ではサイドエッチングが進行して犠牲層が全
て除去され、空隙が生じる。その部分の構造層を固定体
で支持し、可動体を構成しておけば、構造層の弾性によ
って可動体が変位できるので、マイクロマシンを構成す
ることができる。そのような可動体と基板の間に形成さ
れるコンデンサーや、可動体と固定体の間に形成される
コンデンサーの容量は、電極間距離の変化によって増減
するので、可動体に加わる力でコンデンサーの容量が変
化し、例えばマイクロマシンを加速度センサーとして用
いた場合、その容量変化から可動体に加わった力を求め
ることが可能となる。

【００２７】他方、固定体の構造層中には、集積回路を
製造する際の半導体プロセスと同様の半導体プロセスに
よって、多数の電気素子を設けることができるので、各
電気素子間を接続し回路を構成させると、例えば前述の
コンデンサーの容量変化を検出する測定回路等が得られ
る。

【００２８】このようなマイクロマシン部と回路部とを
同じ基板上に形成して複合デバイスを構成する際、電気
素子が形成された回路部の構造層と、マイクロマシン部
の構造層とを分離させずに一体に構成させておくと、構
造層上に形成した金属薄膜配線や、構造層中に形成した
拡散層によって、マイクロマシン部の構造層と回路部内
の電気素子とを、電気的に接続させることができるの
で、マイクロマシン部と回路部とを接続させるワイヤー
ボンディングが不要となる。

【００２９】そのように、マイクロマシン部内の構造層
と回路部の構造層とを分離させないようにするために
は、構造層のパターニングを行う前に、構造層上に金属
薄膜配線を形成し、少なくとも、その金属薄膜配線によ
って回路部内の電気的素子間を電気的に接続しておく
と、構造層のパターニング後には、回路部を形成するた
めのフォトリソグラフ工程を行う必要がなくなるので、
都合がよい。この場合、望ましくは回路部上にパッシベ
ーション膜を形成し、金属薄膜配線のうち、ワイヤーボ
ンディングを行うための電極部分の窓開けを行った後で
構造層のパターニングを行うと、複合素子の信頼性が高
まって都合がよい。

【００３０】

【発明の実施の形態】本発明の実施の形態を図面を用い
て説明する。図１に、本発明の一例の複合デバイス２の
平面図と、そのＡ−Ａ線断面図を示す。

【００３１】この複合デバイス２は、シリコン半導体か
ら成る基板５３を有しており、該基板５３上には回路部
３とマイクロマシン部４とが形成されている。

【００３２】マイクロマシン部４は、図８に示したセン
サー１００と同様の構造の加速度センサーであり、マス
部３２と、アーム３１₁〜３１₄と、固定体３５とを有し
ている。

【００３３】固定体３５は、基板５３に固定されてお
り、アーム３１₁〜３１₄と基板５３間、及びマス部３２
と基板５３間には空隙７２が形成されており、マス部３
２は、アーム３１₁〜３１₄を介して固定体３５によって
支持されており、マス部３２と基板５３とは接触してい
ない。加速度によってマス部３２に力が加わり、各アー
ム３１₁〜３１₄が撓むとマス部３２が上下方向に移動し
て、マス部３２と基板５３とで構成される平行平板型コ
ンデンサの容量値が変化するように構成されている。

【００３４】尚、マス部３２には、後述する製造工程に
おいて、下層の犠牲層がこのマス部３２の下では全て除
去されるように、多数の透孔３３が設けられている。

【００３５】他方、回路部３は、不純物の拡散によって
形成された多数の電気素子を有しており、それら電気素
子で構成された測定回路が前述の平行平板型コンデンサ
と電気的に接続され、その容量変化を検出できるように
構成されている。

【００３６】このような複合デバイス２の構造を、図２
(ａ)〜(ｄ)、図３(ｅ)〜(ｈ)、図４(ｉ)〜(ｌ)を参照
し、その製造方法と共に説明する。尚、その断面構造に
おいては、図１に示した回路部３’及びマイクロマシン
部４’のそれぞれ要部の一部分のみを示す。

【００３７】先ず、表面にシリコン熱酸化膜が形成され
た２枚のシリコン単結晶ウェハーを用意し、そのシリコ
ン熱酸化膜同士を密着させ、直接接合法によって１枚に
した後、一方のシリコン単結晶の熱酸化膜が形成された
側と反対側の面を研磨して所定厚みまで薄くし、構造層
５４を形成して表面とする。他方はそのままの状態で基
板５３を構成させる。また、直接接合の際に密着させた
シリコン熱酸化膜を犠牲層５１とし、基板５３と構造層
５４と共にウェハー５０を構成させる。

【００３８】研磨される側のシリコン単結晶には、予
め、そのシリコン単結晶の導電型とは反対の導電型の拡
散層５２が所定領域に形成されており、直接接合に用い
たシリコン熱酸化膜は、その拡散層５２上に形成されて
いる。

【００３９】このウェハー５０に対し、集積回路製造に
用いる通常のバイポーラ半導体プロセスを適用し、バイ
ポーラ・トランジスタを含む電気回路素子郡を形成す
る。その一部を図中に示すと、回路部３'内の構造層５
４中に複数の拡散層４４を設け(拡散層４４は、異なる
導電型のものも含む)、各拡散層４４によって多数の電
気素子４１を形成する(同図(ｂ))。このとき、マイクロ
マシン部４'内にも、構造層５４と同じ導電型の拡散層
４５を設けておく。また、電気素子４１の間と、回路部
３'とマイクロマシン部４'の境界とに、拡散層５２の導
電型と同じ分離層４７を、拡散層５２と接触するように
設け、各電気素子４１同士と、回路部３'とマイクロマ
シン部４'との間とをｐｎ接合によって分離しておく。

【００４０】回路部３'とマイクロマシン部４'との表面
に、シリコン熱酸化膜５６を形成した後、そのシリコン
熱酸化膜５６をパターニングし、回路部３'とマイクロ
マシン部４'の所定位置に開口部（スルーホール）５
７、５８をそれぞれ形成する(同図(ｃ))。この開口部５
７の底面には、回路部３'内の拡散層４４の一部の表面
が露出され、また、開口部５８の底面には、マイクロマ
シン部４'内の拡散層４５の一部の表面が露出されるよ
うにしておく。

【００４１】その状態で、スパッタリング蒸着法によっ
てアルミニウム薄膜６０を全面成膜し、熱処理を行う
と、該アルミニウム薄膜６０と各拡散層４４、４５とが
オーミック接続される(同図(ｄ))。

【００４２】次いで、アルミニウム薄膜６０をパターニ
ングし、回路部３'内の電気素子の拡散層４４とマイク
ロマシン部４'内の拡散層４５とが接続されるように金
属薄膜配線６２を形成する(図３(ｅ))。このとき、アル
ミニウム薄膜６０のパターニングによって、回路部３'
内に、各電気素子４１同士を接続する金属薄膜配線６１
と、ワイヤーボンディング用の電極(図示せず)も同時に
形成しておく。

【００４３】金属薄膜配線６１、６２の形成後、スパッ
タリング法によってその表面にチタン・タングステン薄
膜から成る保護膜６４を全面成膜し(同図(ｆ))、次い
で、その保護膜６４によって、少なくとも金属薄膜配線
６１、６２の表面及び側面が覆われるようにパターニン
グする(同図(ｇ))。本実施例では、回路部３'上を全て
覆うようにし、マイクロマシン部４'のシリコン熱酸化
膜５６が露出するようにしておく。

【００４４】その状態から表面にシリコン酸化膜６７を
堆積させると、保護膜６４がシリコン酸化膜６７で覆わ
れる(同図(ｈ))。他方、保護膜６４が除去されている部
分では、シリコン熱酸化膜５６とシリコン酸化膜６７と
が密着した状態になる。

【００４５】その状態で、マイクロマシン部４'内のシ
リコン熱酸化膜５６とシリコン酸化膜６７をパターニン
グし、所定部分に開口部６８を形成すると、開口部６８
の底面６９に構造層５４の表面(ここでは拡散層４５)が
露出する(図４(ｉ))。

【００４６】パターニングされたシリコン酸化膜６７を
マスクにして異方性エッチングを行うと、開口部６８の
底面６９に露出した構造層５４からエッチングが進行
し、その部分の構造層５４がエッチング除去され、開口
部６８の底面７０に犠牲層５１表面が露出したところで
エッチングは停止する(同図(ｊ))。

【００４７】次いで、全体をフッ酸緩衝液(ＢＨＦ)に浸
漬すると、犠牲層５１はその表面からエッチングされ
る。このとき、犠牲層５１のサイドエッチングが進行す
ることにより、小面積、又は幅狭に形成された構造層５
４の底面では、犠牲層５１が完全に除去される。

【００４８】他方、大面積、又は幅広に形成された構造
層５４の底面ではサイドエッチングが進行しても、犠牲
層５１が残り、その犠牲層５１と構造層５４とで固定体
１０が構成される。この固定体１０は犠牲層５１によっ
て基板５３に固定されていることになる。

【００４９】このとき、底面下の犠牲層５１が除去さ
れ、空隙７２上に位置する構造層５４は、固定体１０の
構造層５４に接続し、その固定体１０によって支持させ
ておくとその部分の構造層５４によって可動体１１が構
成される(同図(ｋ))。

【００５０】前述のマス部３２には小孔３３が多数開け
られており、マス部３２を構成する構造層５４の幅は狭
く、網目状になっている。また、アーム３１₁〜３１₄の
構造層５４の幅も狭く形成されているので、マス部３２
とアーム３１₁〜３１₄とは可動体１１で構成される。マ
ス部３２の四隅には、アーム３１₁〜３１₄の一端が接続
され、各アーム３１₁〜３１₄の他端が固定体３５に支持
されているので、マス部３２に力が加わると上下方向に
撓み、マス部３２の垂直方向への変位によって、マス部
３２と基板５３との距離が変化し、その結果、マス部３
２と基板５３とで構成されるコンデンサーの容量値が変
化するように構成されている。

【００５１】他方、回路部３内の電気素子同士は金属薄
膜配線６１によって接続されているが、アーム３１₁〜
３１₄のいずれか１本以上(ここではアーム３１₄)と電気
素子とは、金属薄膜配線６２によって電気的に接続され
ており、その電気素子とマス部３２とは、アーム３１₄
内の拡散層４５を介して電気的に接続されており、回路
部３内に構成された測定回路がマス部３２と基板５３と
で形成される平行平板型コンデンサーの容量変化を検出
できるように構成されている。

【００５２】同図(ｋ)の状態では、犠牲層５１のエッチ
ングを行う際に、表面に形成されたシリコン酸化膜６７
も除去されており、表面にはチタン・タングステン薄膜
６４が露出している。全体を過酸化水素水に浸漬する
と、チタン・タングステン薄膜が全て除去される(同図
(ｌ))。このとき、金属薄膜配線６２、６１と同じ薄膜
で形成されているボンディング用の電極膜(図示せず)の
表面も露出され、複合デバイス２が構成される。

【００５３】次に、上述のアルミニウム薄膜６０を全面
成膜し、各拡散層４４、４５とオーミック接続した後、
パターニング前に保護膜６４を形成する場合の工程を同
じ部材には同じ符号を付して説明する。

【００５４】アルミニウム薄膜６０を全面成膜した段階
(図２(ｄ))で、アルミニウム薄膜６０をパターニングせ
ず、その表面にチタン・タングステン薄膜から成る保護
膜６４を全面成膜し(図５(ｅ))、次いで、フォトリソグ
ラフ工程を経て、保護膜６４とアルミニウム薄膜６０と
を一緒にパターニングすると、アルミニウム薄膜６０で
構成される金属薄膜配線６１、６２表面に、同じパター
ンの保護膜６４が残る(同図(ｆ))。

【００５５】その表面に、シリコン窒化膜から成るパッ
シベーション膜７１を全面成膜し(同図(ｇ))、次いで、
回路部３'表面はパッシベーション膜７１で保護した状
態で、マイクロマシン部４'上のパッシベーション膜７
１のみをパターニングして除去し、その表面にはシリコ
ン熱酸化膜５６が露出するようにしておく(同図(ｈ))。
このとき、金属配線６１とその表面の保護膜６４によっ
て構成される回路部３'内のボンディング用の電極膜(図
示せず)上も窓開けを施し、表面に保護膜６４を露出さ
せておく。

【００５６】その状態で、表面にシリコン酸化膜６７を
全面成膜すると、マイクロマシン部４'上ではシリコン
酸化膜５６、６７が密着するので、そのシリコン酸化膜
５６、６７に、構造層５４をパターニングするための開
口部６８を形成する(図６(ｉ))。

【００５７】その開口部６８の底面６９には、構造層５
４の表面が露出しているので、パッシベーション膜７１
をマスクにして異方性エッチングを行うと、開口部６８
内の構造層５４が除去される。そのエッチングは、開口
部６８の底面７０に犠牲層５１の表面が露出したところ
で停止する(同図(ｊ))。

【００５８】次いで、全体をフッ酸緩衝液に浸漬する
と、犠牲層５１はその表面からエッチングが進行し、大
面積、又は幅広に形成さた構造層５４の底面には犠牲層
５１が残り固定体１０が構成され、小面積、又は幅狭に
形成された構造層５４の底面では犠牲層５１が完全に除
去され、固定体１０に接続された可動体１１が形成され
る。このとき、犠牲層５１と一緒にシリコン酸化膜６
７、５６がこの順に除去され、マイクロマシン部４'内
のシリコン構造層５４と、回路部３'上のパッシベーシ
ョン膜７１とが露出する(同図(ｋ))。

【００５９】シリコン酸化膜５６がエッチング除去され
た時点で、回路部３'内のボンディング用電極膜表面に
は保護膜６４が露出するが、その保護膜６４はフッ酸緩
衝液ではエッチングされず、残っている。そこで、最後
に全体を過酸化水素水に浸漬し、ボンディング用電極表
面にだけ露出している保護膜６４を除去すると、アルミ
ニウム薄膜(金属配線薄膜)が露出され、そのボンディン
グ用の電極膜に対してワイヤーボンディングを行える状
態になり、複合デバイス２が構成される。

【００６０】以上は、金属薄膜配線６２によってマイク
ロマシン部４と回路部３とを電気的に接続した場合を説
明したが、図７に示すように、金属薄膜配線６２ではな
く、電気素子４１を構成する拡散層のうちの１つと同じ
導電型の拡散層によってマイクロマシン部４の構造層５
４を電気素子４１と接続してもよい。この図７では、マ
イクロマシン部４内の構造層５４に、その厚みと同じ深
さのｐ型層を拡散し、ｐ型のベース層を構成する拡散層
４８によって、電気素子４１のベース層と接続されてい
るが、マイクロマシン部４内にｎ型層を拡散させ、電気
素子４１のｎ型コレクタ層と接続されるようにしてもよ
い。

【００６１】また、回路部３内の電気素子４１間の分離
は、ｐｎ接合ではなく、図７に示すような誘電体４９に
よって分離させてもよい。

【００６２】上記実施例は、金属薄膜配線６２や拡散層
４８によって、マイクロマシン部４の構造層５４を回路
部３内の最も近い位置にある電気素子４１と接続した
が、他の位置にある電気素子４１と接続することができ
る。

【００６３】なお、本発明に用いるマイクロマシンは、
可動体と基板との間で形成されるコンデンサーの容量変
化を検出する加速度センサーに限定されるものではな
い。例えば、可動体と固定体間で形成されるコンデンサ
ーの容量変化を測定するセンサーや、その他センサー以
外のマイクロマシンも広く含まれる。回路部に形成する
電気素子は、バイポーラトランジスタやＭＯＳトランジ
スタ等の半導体素子が広く含まれる。素子分離について
は、上述したｐｎ接合による分離の他、誘電体による分
離やＣＭＯＳ技術等によるものも本発明に含まれる。

【００６４】また、上述の保護膜６４には、チタン・タ
ングステン薄膜を用いたが、それに限定されるものでは
ない。犠牲層５１を除去する際に、そのエッチング溶液
(本例ではフッ酸緩衝溶液)によって除去されない薄膜で
あればよい。

【００６５】上記実施例はＳＯＩ基板の場合について説
明したが、構造層がシリコン単結晶ではなく、ポリシリ
コンで構成したものも本発明に含まれる。

【００６６】

【発明の効果】本発明によれば、リフトオフ法を用いな
くても済むので、一つの基板で複合センサを構成するこ
とができる。また、マイクロマシン部と回路部とをワイ
ヤーボンディングを用いなくても電気的に接続すること
ができる。

【図面の簡単な説明】

【図１】本発明の複合デバイスの一例を示す図

【図２】(ａ)〜(ｄ)：その製造工程の前半を説明するた
めの図

【図３】(ｅ)〜(ｈ)：その中半を説明するための図

【図４】(ｉ)〜(ｌ)：その後半を説明するための図

【図５】(ｅ)〜(ｈ)：他の製造工程の中半を説明するた
めの図

【図６】(ｉ)〜(ｋ)：その後半を説明するための図

【図７】本発明の他の複合デバイスの構造を説明するた
めの断面図

【図８】加速度センサーの一例を示す図

【図９】(ａ)〜(ｅ)：その従来技術の製造工程の前半を
説明するための図

【図１０】(ｆ)〜(ｊ)：その後半を説明するための図

【符号の説明】

２……複合デバイス３……回路部４……マ
イクロマシン部１０……固定体１１……可動
体５０……ウェハー５１……犠牲層５３……基板５４……構造層６２……金属
薄膜配線７１……パッシベーション膜

Claims

【特許請求の範囲】

【請求項１】基板上に犠牲層を介して構造層が形成さ
れたウェハーを用い、前記構造層をパターニングして前記犠牲層を露出させ、
その犠牲層のエッチングを行い、底面下の犠牲層が除去された構造層で可動体が形成さ
れ、底面下に犠牲層を有する構造層で固定体が形成された複
合デバイスであって、前記可動体と前記固定体を有し、前記可動体が前記固定
体で支持され、変位できるように構成されたマイクロマ
シン部と、前記構造層中に電気素子が設けられた回路部とを有し、前記マイクロマシン部の構造層と前記回路部の構造層と
は分離されていないことを特徴とする複合デバイス。
【請求項２】前記マイクロマシン部内の構造層と前記
回路部内の電気素子とは、前記構造層上に形成された金
属薄膜配線によって電気的に接続されていることを特徴
とする請求項１記載の複合デバイス。
【請求項３】前記マイクロマシン部内の構造層と前記
回路部内の電気素子とは、前記構造層内に設けられた拡
散層によって電気的に接続されていることを特徴とする
請求項１又は請求項２のいずれか１項記載の複合デバイ
ス。
【請求項４】前記構造層のパターニングは、前記回路
部内の電気的素子間が前記構造層上に形成された金属薄
膜配線によって電気的に接続された後に行われたことを
特徴とする請求項１乃至請求項３のいずれか１項記載の
複合デバイス。
【請求項５】前記構造層のパターンニングの前に、前
記金属配線を保護するパッシベーション膜が形成されて
いることを特徴とする請求項４記載の複合デバイス。