JPH10116996A - 複合デバイス製造方法、及び複合デバイス - Google Patents

Abstract

(57)【要約】 【課題】リフトオフ法を用いずに複合デバイスの電極を
形成できる技術を提供する。 【解決手段】 犠牲層５１を有するウェハー５０を用
い、パターニングしたマスク膜６６を形成して構造層５
４をパターニングし、露出したところから犠牲層５１を
エッチングし、その犠牲層５１を除去した部分で可動体
１１を形成し、犠牲層５１を残した部分で固定体１０を
形成して複合デバイス２を製造する際、マスク膜６６を
形成する前に金属薄膜６０を形成してパターニングし、
外部との電気的接続用の電極３７を形成しておく。その
金属薄膜６０表面に保護膜(チタン・タングステン薄膜)
６４を形成しておき、犠牲層５１のエッチングの際に金
属薄膜６０を保護する。リフトオフ法を用いなくても済
み、また、薄膜配線３８と電極３７とを同じ金属薄膜６
０で形成できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複合デバイスとそ
の製造方法にかかり、特に、マイクロマシーンと回路素
子とを備えた複合デバイスにおいて、そのマイクロマシ
ーンを形成するときの犠牲層のエッチングの際、回路素
子における金属薄膜が保護膜で保護された複合デバイス
とその製造方法に関する。

【０００２】

【従来の技術】近年では、シリコンマイクロマシーニン
グ技術が広く用いられており、例えば加速度センサーや
角速度センサーに適用され、微細なセンサー素子がシリ
コン半導体基板上に作成されている。

【０００３】そのようなシリコンマイクロマシンの一例
として、図５の符号１００に加速度センサーを示す。

【０００４】この加速度センサー１００は、シリコン基
板１０３上に形成された、マス部１２２と、アーム１２
１₁〜１２１₄と、固定体１２０₁〜１２０₄とを有してい
る。マス部１２２は矩形形状に成形されており、その四
隅には、アーム１２１₁〜１２１₄の一端が接続され、各
アーム１２１₁〜１２１₄の他端は各固定体１２０₁〜１
２０₄に接続されている。

【０００５】固定体１２０₁〜１２０₄はシリコン基板１
０３上に固定され、他方、マス部１２２とアーム１２１
₁〜１２１₄は、基板１０３と接触しないように移動自在
構成されており、加速度センサー１００が上下方向に加
速度移動をし、マス部１２２に力が加わったときに、固
定体１２０₁〜１２０₄を支点としてアーム１２１₁〜１
２１₄が上下に撓み、マス部１２２と基板１０３とで構
成される平行平板コンデンサの容量が変化するように構
成されている。

【０００６】このような加速度センサー１００の製造工
程を、図６(ａ)〜(ｅ)、図７(ｆ)〜(ｊ)に簡略化して示
し、以下に説明する。

【０００７】図６(ａ)〜(ｅ)を参照し、先ず、表面にシ
リコン酸化膜が形成された２枚のシリコン単結晶基板を
用意し、そのシリコン酸化膜同士を密着させて直接接合
法によって接合し、一枚のシリコンウェハーを形成す
る。次いで、一方のシリコン単結晶の熱酸化膜が形成さ
れた側と反対側の面を研磨して構造層１０４とし、他方
のシリコン単結晶層はそのままにして基板１０３とす
る。その基板１０３と構造層１０４との間には、直接接
合に用いたシリコン酸化膜が犠牲層１０１として残され
ている(図９(ａ))。

【０００８】このようなシリコンウェハーの構造層１０
４表面に酸化膜１０５を全面成膜し(同図(ｂ))、所定領
域をエッチングすることによりパターニングして開口部
１０７を形成する(同図(ｃ))。

【０００９】この開口部１０７底面にはシリコン構造層
１０４表面が露出しており、エッチングせずに残した酸
化膜１０５をマスクとし、ＲＩＥ法によって異方性ドラ
イエッチングを行うことにより、前記開口部１０７底面
に露出した構造層１０４がエッチング除去され、構造層
１０４が残った酸化膜１０５のパターンと同じパターン
にパターニングされる(同図(ｄ))。

【００１０】そのパターニングが終了したときは、開口
部１０７底面には犠牲層１０１が露出しており、ウェッ
トエッチングを行うと、構造層１０４のパターニングに
用いた酸化膜１０５と開口部１０７底面に露出した犠牲
層１０１が除去される(同図(ｅ))。

【００１１】その状態で、イオンインプランテーション
と熱拡散とを行うと、基板１０３と構造層１０４の表面
に露出した部分にオーミック層１１３、１１４がそれぞ
れ形成される(図１０(ｆ))。

【００１２】次いで、全面にレジスト膜１１５を形成し
(同図(ｇ))、オーミック層１１３、１１４上の所定部分
を窓開けした後、クロム・白金の蒸着を行うと、レジス
ト膜１１５上とオーミック層１１３、１１４上に、クロ
ム・白金薄膜１１６、１１７、１１８がそれぞれ形成さ
れる(同図(ｈ))。

【００１３】この状態からレジスト膜１１５の剥離を行
うと、レジスト膜１１５上に形成されたクロム・白金薄
膜１１６はレジスト膜１１５と一緒に除去される(リフ
トオフ法)。他方、オーミック層１１３、１１４上に形
成されたクロム・白金薄膜１１７、１１８は除去されず
に残り、基板１０３と固定体１２０₄にそれぞれ金属電
極が形成される(同図(ｉ))。

【００１４】さらに、全体をフッ酸緩衝液(ＢＨＦ)に浸
漬すると、犠牲層１０１の側面は露出しているから、犠
牲層１０１はその側面からエッチングされる。このと
き、構造層１０４のうち、面積が大きいか、又は幅が広
い部分では、その底面下にある犠牲層１０１は残され
る。従って、その部分の構造層１０４は犠牲層１０１に
よって基板１０３に固定されており、固定体１２０₁〜
１２０₄が構成される。

【００１５】他方、構造層１０４のうち、面積が小さい
か、又は幅が狭い部分では、底面下の犠牲層１０１は完
全に除去されてしまう。従って、その部分の構造層５４
を固定体を構成する構造層と接続しておけば、基板１０
３との間に空間７２が形成され、基板１０３と非接触な
可動体が構成される。アーム１２１₁〜１２１₄とマス部
１２２はそのような可動体によって構成されている。

【００１６】このように、マス部１２２とアーム１２１
₁〜１２１₄とは、基板１０３と接触しない状態で固定体
１２０₁〜１２０₄によって支持されており、加速度が加
わったときにアーム１２１₁〜１２２₄はマス部１２２の
重量によって撓み、基板１０３とマス部１２２との間の
距離が変化する。

【００１７】従って、電極１１７、１１８に金属細線を
ワイヤーボンディング接続し、マス部１２２と基板１０
３とを図示せぬ外部の測定回路に接続すると、マス部１
２２と基板１０３との間の容量変化を検出し、加速度の
大きさを算出することが可能となる。

【００１８】しかしながら上述したように、従来技術で
はクロム、白金薄膜１１６の形成にリフトオフ法を用い
るため、工程が複雑であり、しかも、そのリフトオフ法
を用いるためには、集積回路中の薄膜配線を構成するア
ルミニウム薄膜では電極１１７、１１８を形成できず、
回路素子とマイクロマシンとを同一基板上に形成する際
の障害となっていた。

【００１９】

【発明が解決しようとする課題】本発明は上記従来技術
の不都合を解決するために創作されたもので、その目的
は、リフトオフ法を用いずに複合デバイスの電極を形成
できる技術を提供することにある。

【００２０】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明方法は、犠牲層を介して基板上
に形成された構造層上にパターニングされたマスク膜を
形成する工程と、そのマスク膜をマスクに用いて前記構
造層をエッチングして前記犠牲層を露出する工程と、前
記露出した部分から前記構造層下面の犠牲層をサイド・
エッチングを有るエッチングにより除去する工程とを有
し、前記構造層のうち、底面下の犠牲層を完全に除去し
た部分で可動体を形成し、底面下の犠牲層を残した部分
で固定体を形成する複合デバイスの製造方法であって、
前記マスク膜を形成する前に、前記固定体を構成する構
造層中に電気素子を構成する工程と、前記構造層上に少
なくとも外部接続用の電極を含む金属薄膜を形成する工
程と、該金属薄膜をパターニングする工程とを有するこ
とを特徴とする。

【００２１】この場合、請求項２記載の発明方法のよう
に、前記金属薄膜を形成した後、前記マスク膜を形成す
る前に、前記電極表面に保護膜を形成しておき、前記犠
牲層をエッチングする際に前記電極がエッチングされな
いようにするとよい。

【００２２】その請求項２記載の複合デバイスの製造方
法では、請求項３記載の発明方法のように、前記保護膜
を形成した後、前記マスク膜を形成する前に、前記保護
膜上にパターニングしたパッシベーション膜を形成して
おくことができる。

【００２３】更に、その請求項３記載の複合デバイスの
製造方法では、請求項４記載の発明方法のように、前記
パターニングしたパッシベーション膜をマスクとし、前
記電極上の前記保護膜を除去するとよい。

【００２４】このような、請求項１乃至請求項４のいず
れか１項記載の複合デバイスの製造方法では、請求項５
記載の発明方法のように、前記金属薄膜をパターニング
する際に、その金属薄膜によって前記電気素子を互いに
接続する金属配線を形成するとよい。

【００２５】また、請求項１乃至請求項５のいずれか１
項記載の複合デバイスの製造方法では、請求項６記載の
発明のように、前記基板を導電性基体上に固定し、前記
基板の裏面から前記導電性基体への電気的接続を行える
ようにするとよい。

【００２６】さらにまた、請求項１乃至請求項６のいず
れか１項記載の複合デバイスの製造方法では、請求項７
記載の発明方法のように、前記構造層及び前記基板はシ
リコン基板であり、前記犠牲層はシリコン酸化膜である
と都合がよい。

【００２７】なお、請求項４乃至請求項７のいずれか１
項記載の複合デバイスの製造方法については、請求項８
記載の発明方法のように、前記パッシベーション膜は窒
化シリコン膜であると都合がよい。

【００２８】他方、請求項９記載の発明装置は、犠牲層
が基板と構造層との間に位置するウェハーの、前記構造
層がパターニングされた後、前記犠牲層がエッチングさ
れ、前記構造層の内、底面下の犠牲層が完全に除去され
た部分で可動体が形成され、底面下の犠牲層が残された
部分で固定体が形成された複合デバイスであって、前記
構造層上に形成されたパターニングされた金属薄膜によ
って薄膜配線及び外部接続用電極とが設けられ、前記金
属薄膜上に保護膜が形成されるが、前記犠牲層のエッチ
ング後、少なくとも前記電極上の前記保護膜が除去され
ることを特徴とする。

【００２９】この請求項９記載の複合デバイスでは、請
求項１０記載の発明装置のように、前記固定体を構成す
る構造層中に電気素子を設け、前記薄膜配線によって互
いに電気的に接続しておくとよい。

【００３０】また、請求項９又は請求項１０のいずれか
１項記載の複合デバイスが導電性基体を有し、前記基板
が前記導電性基体に固定されている場合には、請求項１
１記載の発明装置のように、前記基板の裏面から前記導
電性基体への電気的接続を行えるように構成しておくと
都合がよい。

【００３１】上述した本発明の構成によれば、犠牲層を
介して基板上に形成された構造層上にマスク膜を形成
し、そのマスク膜をマスクに用い、構造層をエッチング
して犠牲層を露出させ、その露出した部分から構造層底
面下の犠牲層をサイド・エッチングによって除去し、構
造層のうち、底面下の犠牲層を完全に除去した部分で可
動体を形成させ、底面下の犠牲層を残した部分で固定体
を形成させるので、可動体と固定体とでマイクロマシン
を構成させることができるが、前述のマスク膜を形成す
る前に、固定体を構成する構造層中に電気素子を構成さ
せ、構造層上に少なくとも外部接続用の電極を含む金属
薄膜を形成し、その金属薄膜をパターニングすると回路
を構成することができるので、リフトオフ法を用いなく
ても同一基板中にマイクロマシンと回路とを形成させる
ことができる。

【００３２】その際、金属薄膜を形成した後、マスク膜
を形成する前に、電極表面に保護膜を形成しておき、犠
牲層をエッチングする際に電極がエッチングされないよ
うにしておくと、外部との電気的接続用の電極表面が荒
らされることがなくなり、品質の良い電極が形成でき
る。

【００３３】また、保護膜を形成した後マスク膜を形成
する前に、保護膜上にパターニングしたパッシベーショ
ン膜を形成しておくと複合デバイスの信頼性が向上して
好ましい。そのパッシベーション膜は犠牲層を除去する
際にエッチングされないものがよく、その場合には、パ
ターニングされたパッシベーション膜をマスクとして保
護膜を除去することが可能である。

【００３４】さらにまた、金属薄膜をパターニングする
際に、その金属薄膜によって電気素子を互いに接続する
金属配線を形成しておくと、構造層のパターニングと犠
牲層の除去の他は、通常の集積回路製造の工程で複合デ
バイスを製造することができる。

【００３５】また、基板をリードフレーム等の導電性基
体に固定する際、基板の裏面からその導電性基体との電
気的接続を行えるようにしておくと、基板表面に電極を
形成しなくても、可動体と基板とで構成されるコンデン
サの電気的接続を行うことが可能となる。

【００３６】なお、上述の構造層及び基板がシリコン基
板で構成され、犠牲層がシリコン酸化膜で構成されるよ
うにしておけば、製造が容易であり、コストが低くて済
む。また、パッシベーションマクを窒化シリコン膜にし
ておくと、製造が容易になる。

【００３７】

【発明の実施の形態】本発明の実施の形態を図面を用い
て説明する。図１に、本発明の一例の複合デバイス２の
平面図と、そのＡ−Ａ線断面図を示す。

【００３８】この複合デバイス２は、シリコン半導体で
ある基板５３を有しており、その基板５３上に、回路部
３とマイクロマシン部４とが設けられている。

【００３９】マイクロマシン部４は、図５に示したセン
サー１００と同様の構造の加速度センサーであり、基板
５３に対して移動可能な可動体１１と、固定された固定
体１０とを有している。

【００４０】この加速度センサーは、幅の狭いアーム３
１₁〜３１₄と、大面積で小孔３３がマトリックス状に形
成されたマス部３２とを有しており、アーム３１₁〜３
１₄の一端は固定体１０に接続され、他端は可動体１１
で構成されたマス部３２に接続され、各アーム３１₁〜
３１₄と固定体１０とによってマス部３２を支持するよ
うに構成されている。

【００４１】アーム３１₁〜３１₄の底面とマス部３２の
底面には、空隙７２が形成されており、従って、マス部
３２と基板５３とは非接触の状態にあり、加速度が加わ
るとマス部３２の重量によって各アーム３１₁〜３１₄が
撓み、マス部３２が上下方向に移動できるように構成さ
れている。

【００４２】従って、アーム３１₁〜３１₄とマス部３２
とは可動体１１によって構成されており、マス部３２と
基板５３とによって構成される平行平板型のコンデンサ
は、マス部３２が上下移動すると容量値が変化するよう
にされている。

【００４３】他方、回路部３は固定体３６を構成する構
造層中に形成された多数の電気素子を有しており、それ
らの電気素子によって測定回路が形成されている。

【００４４】また、回路部３内には、金属薄膜のパター
ニングにより形成された多数の外部接続用の電極である
電極パッド３７と、電気素子間の電気的接続や、電気素
子と電極パッド３７との間の電気的接続を行う薄膜配線
３８が設けられており、マス部３２はその薄膜配線３８
を介して前述の測定回路に接続され、その測定回路がマ
ス部３２と基板５３とで形成されるコンデンサの容量変
化を検出できるように構成されている。

【００４５】このような複合デバイス２の構造を、図２
(ａ)〜(ｅ)、図３(ｆ)〜(ｉ)、図４(ｊ)〜(ｍ)を参照
し、その製造方法と共に説明する。尚、その断面構造に
おいては、図１に示した回路部３’及びマイクロマシン
部４’のそれぞれの要部の一部分のみを示す。

【００４６】先ず、表面にシリコン酸化膜が形成された
２枚のシリコン単結晶ウェハーを用意する。一方のシリ
コン単結晶ウェハー内には、そのウェハーとは反対の導
電型の拡散層５２が所定領域に形成されており、シリコ
ン酸化膜は、その拡散層５２が形成されている側の表面
に形成されている。

【００４７】そのような２枚のシリコン単結晶ウェハー
のシリコン酸化膜同士を密着させ、直接接合法によって
１枚のウェハー５０を形成する。

【００４８】その後、拡散層５２が形成された方のシリ
コン単結晶層を研磨して所定厚みまで薄くし、表面の構
造層５４とする。他方はそのままの状態で基板５３を構
成させる。また、直接接合の際に用いたシリコン酸化膜
は犠牲層５１とする。

【００４９】このウェハー５０に対し、集積回路製造に
用いる通常の半導体プロセスを適用し、バイポーラ・ト
ランジスタを含む電子回路素子群を形成する。その一部
を図中に示すと、構造層５６上に薄いシリコン熱酸化膜
５６を形成した後、回路部となる構造層５４(符号３'で
示す領域)の中に複数の拡散層４４を設け(拡散層４４
は、異なる導電型のものも含む)、多数の電気素子４１
を形成しておく(同図(ｂ))。

【００５０】このとき、マイクロマシン部となる構造層
５４(符号４'で示す領域)の中には、構造層５４と同じ
導電型の拡散層４５を、構造層５４の厚みと同程度の深
さに拡散させておく。また、回路部となる構造層５４中
には分離層４７を設け、拡散層５２と共に各電気素子４
１を電気的に分離させておく。

【００５１】その状態では、構造層５４表面にはシリコ
ン酸化膜から成る絶縁膜５６が形成されており、その絶
縁膜５６をパターニングし、電気素子４１上とマイクロ
マシン部となる構造層５４上の所定位置に開口部５７、
５８をそれぞれ形成する(同図(ｃ))。

【００５２】その状態で、スパッタリング法によってア
ルミニウム薄膜から成る金属薄膜６０を全面成膜し(同
図(ｄ))、その金属薄膜６０の表面にチタン・タングス
テン薄膜から成る保護膜６４を続けて全面成膜する(同
図(ｅ))。

【００５３】次に、保護膜６４と金属薄膜６０とを一緒
にパターニングし、面積が大きい矩形形状の電極パッド
３７と幅の狭い薄膜配線３８とを形成する。このとき、
可動体１１となる構造層５４上の保護膜６４と金属薄膜
６０は除去しておく。

【００５４】薄膜配線３８は、開口部５７、５８を介し
て、拡散層４５や拡散層４４に電気的に接続させると、
薄膜配線３８によって、電気素子４１同士の間や、電気
素子４１と電極パッド３７との間が電気的に接続され
る。また、その薄膜配線３８によって、マイクロマシン
部の可動体１１を電気素子４１や電極パッド３７に電気
的に接続させることができる(図３(ｆ))。

【００５５】その状態から、表面にシリコン窒化膜から
成るパッシベーション膜６７を堆積し(同図(ｇ))、次い
で、マイクロマシン部上と電極パッド３７上のパッシベ
ーション膜６７を除去すると、マイクロマシン部上では
絶縁膜５６が露出し、電極パッド３７上では保護膜６４
が露出する(同図(ｈ))。

【００５６】その表面にシリコン酸化膜から成るマスク
膜６６を堆積させると、マイクロマシン部内の構造層５
４上では、そのマスク膜６６は、同じくシリコン酸化膜
から成る絶縁膜５６上に形成される。また、マスク膜６
６は、回路部内の電極パッド３７上ではチタン・タング
ステン薄膜から成る保護膜６４上に形成され、他方、他
の回路部内の部分では窒化シリコン膜から成るパッシベ
ーション膜６５上に形成される(同図(ｉ))。

【００５７】次に、マスク膜６６と絶縁膜５６とのパタ
ーニングを一緒に行い、マイクロマシン部内に開口部７
０を形成すると、その開口部７０底面にはシリコン構造
層５４表面(拡散層４５)が露出する(同図(ｊ))。

【００５８】開口部７０以外の領域の表面はマスク膜６
６が位置しており、そのマスク膜６６をマスクに用いて
異方性エッチングを行うと、開口部７０底面に露出して
いる構造層５４がエッチングされる。その異方性エッチ
ングは、開口部７０の底面に犠牲層５１表面が露出した
ところで停止する(同図(ｋ))。このような開口部７０か
らの構造層５４のエッチングにより、アーム３１₁〜３
１₄やマス部３２を構成する構造層５４が成形される。

【００５９】次いで、全体をフッ酸緩衝液(ＢＨＦ)に浸
漬すると、開口部７０の底面から犠牲層５１のエッチン
グが開始される。そのエッチングは犠牲層５１の横方向
にも進行し(サイドエッチング)、構造層５４の底面にあ
る犠牲層５１は側面から浸食される。

【００６０】このとき、構造層５４のうち、小面積、又
は幅狭に形成された部分では、その底面下の犠牲層５１
が完全に除去されるが、大面積、又は幅広に形成された
部分では、構造層５４の底面下に犠牲層５１が残り、そ
の部分の構造層５４は犠牲層５１によって基板５３に固
定される。このような大面積、又は幅広に形成された構
造層５４とその底面の犠牲層５１によって固定体１０が
構成される。

【００６１】小面積、又は幅狭に形成された構造層５４
を、固定体１０を構成する構造層５４に接続しておく
と、底面下の犠牲層５１が除去されたところでは、構造
層５４と基板５３との間で空隙７２が形成され、その部
分の構造層５４によって可動体１１が構成される(同図
(ｌ))。

【００６２】前述のアーム３１₁〜３１₄の構造層５４は
幅が狭く、その一端は、固定体１０を構成する構造層５
４に接続されているので、アーム３１₁〜３１₄は犠牲層
５１が除去されており、可動体１１によって構成されて
いる。

【００６３】前述したように、アーム３１₁〜３１₄の他
端はマス部３２の四隅に接続されており、マス部３２の
構造層５４には、小孔３３となる開口部７０がマトリッ
クス状に配置され、構造層５４自体の幅は狭くされ、底
面下の犠牲層５１は除去されるので、マス部３２は可動
体１１によって構成される。

【００６４】このように、犠牲層５１のエッチングによ
って固定体１０と可動体１１とを形成する際、犠牲層５
１と同じくシリコン酸化膜で構成されたマスク膜６６も
一緒に除去されるので、回路部の薄膜配線３８上では、
表面にパッシベーション膜６５が露出し、電極パッド３
７上では保護膜６４が露出する。マイクロマシン部で
は、マスク膜６６の除去により、絶縁膜５６が露出する
が、その絶縁膜５６はシリコン酸化膜で構成されている
ので、絶縁膜５６も除去されてしまい、構造層５４の表
面(拡散層４５)が露出する。

【００６５】犠牲層５１をエッチングした後、全体を過
酸化水素水に浸漬すると電極パッド３７表面に露出した
保護膜６４が除去され、金属薄膜６０が表面に露出する
(同図(ｍ))。

【００６６】その後、基板８０を、基板５３の裏面との
電気的接続を有する状態でリードフレーム等の導電性基
体８０上に固定し、導電性基体８０のリードと電極パッ
ド３７とをワイヤーボンディングによって接続すると、
基板５３とマス部３２とで構成されるコンデンサが、同
じ基板５３上に形成された回路部３内の測定回路に接続
された複合デバイス２を得ることができる。

【００６７】この場合、導電性基体８０と電極パッド３
７とをワイヤーボンディングをせず、導電性基体８０と
リード等をワイヤーボンディングしてもよい。

【００６８】前述の薄膜配線３８は回路部３内に形成し
たが、図１の符号３９で示すように、マイクロマシン部
４内に形成してもよい。そのマイクロマシン部４内の電
極３９は、薄膜配線３８を介して拡散層４５と電気的に
接続させ、又は拡散層４５に直接接続させてマス部３２
と電気的に接続してもよいし、薄膜配線３８によって回
路部３内の測定回路に接続し、その電極として用いても
よい。

【００６９】以上は、電気素子４１をｐｎ接合で分離さ
せたが、誘電体分離等の種々の分離方法によるものも本
発明に含まれる。また、回路部３内に形成する電気素子
４１は、バイポーラトランジスタ、ＭＯＳトランジス
タ、抵抗素子、コンデンサ等の電気素子が広く含まれ
る。

【００７０】また、以上は、可動体と基板との間で形成
されるコンデンサーの容量変化を検出する加速度センサ
ーの複合デバイスについて説明したが、本発明はそれに
限定されるものではない。例えば、可動体と固定体との
間で形成されるコンデンサーの容量変化を測定する複合
デバイスや、その他センサー以外のマイクロマシンを有
する複合デバイスを広く含む。

【００７１】上記実施例は、薄膜配線３８を介して可動
体１１の構造層５４と電気素子４１とを接続したが、構
造層５４中の拡散層によって接続させてもよい。

【００７２】上述の保護膜６４にはチタン・タングステ
ン薄膜を用い、マスク膜６６にはシリコン酸化膜を用い
たが、それに限定されるものではない。保護膜６４は、
犠牲層５１を除去する際に、そのエッチング溶液(本例
ではフッ酸緩衝溶液)によって除去されない薄膜であれ
ばよいが、チタン・タングステン薄膜を保護膜６４とし
た場合には、そのエッチング溶液である過酸化水素水
は、シリコン窒化膜等の通常のパッシベーション膜をエ
ッチングしないので都合がよい。

【００７３】マスク膜６６については、シリコン構造層
５４をエッチングする際に選択比が高い材料であればよ
い。但し、シリコン酸化膜を用いた場合には、犠牲層５
１を除去する際に一緒に除去されるので都合がよい。

【００７４】更にまた、上述のパッシベーション膜６７
は窒化シリコン膜で構成したが、それに限定されるもの
ではない。但し、上述のように、マスク膜６６をシリコ
ン酸化膜で構成した場合には、犠牲層５１の除去の際に
パッシベーション膜が露出してしまうので、フッ酸緩衝
溶液によってエッチングされない材料が望ましい。

【００７５】なお、上記実施例はＳＯＩ基板の場合につ
いて説明したが、構造層がシリコン単結晶ではなく、ポ
リシリコンで構成されたウェハーを用いて製造されたも
のも本発明に含まれる。

【００７６】

【発明の効果】本発明によれば、薄膜配線を構成する材
料で電極を形成することができる。また、リフトオフ法
を用いずにマイクロマシンを製造することができる。マ
スク膜を形成する前に電気素子、薄膜配線、又は電極を
形成しておくので、構造層をエッチングした後はフォト
リソグラフ工程を行わなくても済む。

【図面の簡単な説明】

【図１】本発明の複合デバイスの一例を示す図

【図２】(ａ)〜(ｅ)：その製造工程の前半を説明するた
めの図

【図３】(ｆ)〜(ｉ)：その中半を説明するための図

【図４】(ｊ)〜(ｍ)：その後半を説明するための図

【図５】従来技術のセンサーの斜視図

【図６】(ａ)〜(ｅ)：その製造工程の前半を説明するた
めの図

【図７】(ｆ)〜(ｊ)：その後半を説明するための図

【符号の説明】

２……複合デバイス ３……回路部 ４……マイク
ロマシン部 １０……固定体 １１……可動体
３７……電極 ３８……薄膜配線 ４１……電気素
子 ５０……ウェハー ５１……犠牲層 ５３…
…基板 ５４……構造層 ６０……金属薄膜 ６
４……保護膜 ６５……パッシベーション膜 ６６
……マスク膜 ８０……導電性基体

Claims (11)

【特許請求の範囲】
1. 【請求項１】 犠牲層を介して基板上に形成された構造
   層上にパターニングされたマスク膜を形成する工程と、 そのマスク膜をマスクに用いて前記構造層をエッチング
   して前記犠牲層を露出する工程と、 前記露出した部分から前記構造層下面の犠牲層をサイド
   ・エッチングを有るエッチングにより除去する工程とを
   有し、 前記構造層のうち、底面下の犠牲層を完全に除去した部
   分で可動体を形成し、底面下の犠牲層を残した部分で固
   定体を形成する複合デバイスの製造方法であって、 前記マスク膜を形成する前に、 前記固定体を構成する構造層中に電気素子を構成する工
   程と、 前記構造層上に少なくとも外部接続用の電極を含む金属
   薄膜を形成する工程と、 該金属薄膜をパターニングする工程とを有することを特
   徴とする複合デバイスの製造方法。
2. 【請求項２】 前記金属薄膜を形成した後、前記マスク
   膜を形成する前に、前記電極表面に保護膜を形成してお
   き、前記犠牲層をエッチングする際に前記電極がエッチ
   ングされないようにしたことを特徴とする請求項１記載
   の複合デバイスの製造方法。
3. 【請求項３】 前記保護膜を形成した後、前記マスク膜
   を形成する前に、前記保護膜上にパターニングしたパッ
   シベーション膜を形成しておくことを特徴とする請求項
   ２記載の複合デバイスの製造方法。
4. 【請求項４】 前記パターニングしたパッシベーション
   膜をマスクとし、前記電極上の前記保護膜を除去するこ
   とを特徴とする請求項３記載の複合デバイスの製造方
   法。
5. 【請求項５】 前記金属薄膜をパターニングする際に、
   その金属薄膜によって前記電気素子を互いに接続する金
   属配線を形成することを特徴とする請求項１乃至請求項
   ４のいずれか１項記載の複合デバイスの製造方法。
6. 【請求項６】 前記基板を導電性基体上に固定し、前記
   基板の裏面から前記導電性基体への電気的接続を行える
   ようにしたことを特徴とする請求項１乃至請求項５のい
   ずれか１項記載の複合デバイスの製造方法。
7. 【請求項７】 前記構造層及び前記基板はシリコン基板
   であり、前記犠牲層はシリコン酸化膜であることを特徴
   とする請求項１乃至請求項６のいずれか１項記載の複合
   デバイスの製造方法。
8. 【請求項８】 前記パッシベーション膜は窒化シリコン
   膜であることを特徴とする請求項４乃至請求項７のいず
   れか１項記載の複合デバイスの製造方法。
9. 【請求項９】 犠牲層が基板と構造層との間に位置する
   ウェハーの、前記構造層がパターニングされた後、前記
   犠牲層がエッチングされ、 前記構造層の内、底面下の犠牲層が完全に除去された部
   分で可動体が形成され、底面下の犠牲層が残された部分
   で固定体が形成された複合デバイスであって、 前記構造層上に形成されたパターニングされた金属薄膜
   によって薄膜配線及び外部接続用の電極とが設けられ、 前記金属薄膜上に保護膜が形成されるが、前記犠牲層の
   エッチング後、少なくとも前記電極上の前記保護膜が除
   去されることを特徴とする複合デバイス。
10. 【請求項１０】 前記固定体を構成する構造層中には電
    気素子が設けられ、前記薄膜配線によって互いに電気的
    に接続されていることを特徴とする請求項９記載の複合
    デバイス。
11. 【請求項１１】 導電性基体を有し、前記基板が前記導
    電性基体に固定された複合デバイスであって、 前記基板の裏面から前記導電性基体への電気的接続を行
    えるように構成されたことを特徴とする請求項９又は請
    求項１０のいずれか１項記載の複合デバイス。