JP2007322297A - 加速度センサおよびその製造方法 - Google Patents

Abstract

【課題】配線の欠陥の低減を図った加速度センサおよびその製造方法を提供する。
【解決手段】加速度センサが，拡散層から構成されるピエゾ抵抗素子と，拡散層を被覆する第１の絶縁層と，第１の絶縁層を貫通して前記拡散層に接続される層間接続導体と，絶縁層上に配置されて層間接続導体に接続される配線と，を有し，かつＡｌとＮｄとを含む導体部と，導体部を被覆する第２の絶縁層と，を具備する。
【選択図】図４

Description

本発明は，加速度を検出する加速度センサおよびその製造方法に関する。

半導体からなるトランスデューサ構造体を用い，ピエゾ抵抗素子で撓みを検出することで，加速度を測定する加速度センサの技術が開示されている（特許文献１参照）。
特開２００３−３２９７０２号公報

ここで，ピエゾ抵抗素子との電気的接続のために，加速度センサに配線が形成される。
しかしながら，加速度センサの形成時に配線の断線等の欠陥が生じる可能性があることが判った。
上記に鑑み，本発明は配線の欠陥の低減を図った加速度センサおよびその製造方法を提供することを目的とする。

本発明の一態様に係る加速度センサは，開口を有する固定部と，この開口内に配置され，かつ前記固定部に対して変位する変位部と，前記固定部と前記変位部とを接続する接続部と，を有し，かつ平板状の第１の半導体材料から一体的に構成される第１の構造体と，前記変位部に接合される重量部と，前記重量部を囲んで配置され，かつ前記固定部に接合される台座と，を有し，第２の半導体材料から構成され，かつ前記第１の構造体に積層して配置される第２の構造体と，前記接続部に配置される拡散層から構成されるピエゾ抵抗素子と，前記拡散層を被覆する第１の絶縁層と，前記第１の絶縁層を貫通して前記拡散層に接続される層間接続導体と，前記絶縁層上に配置されて前記層間接続導体に接続される配線と，を有し，かつＡｌとＮｄとを含む導体部と，前記導体部を被覆する第２の絶縁層と，を具備することを特徴とする。

本発明の一態様に係る加速度センサの製造方法は，第1の半導体材料からなる第1の層，酸化物からなる第２の層，および第２の半導体材料からなる第３の層が順に積層されてなる半導体基板の前記第１の層に不純物を拡散させて，ピエゾ抵抗素子たる拡散層を形成するステップと，前記第１の層上に，第１の絶縁層を形成するステップと，前記第１の絶縁層に，前記拡散層に通じる開口を形成するステップと，前記第１の絶縁層を貫通して前記拡散層に接続される層間接続導体と，前記絶縁層上に配置されて前記層間接続導体に接続される配線と，を有し，かつＡｌとＮｄとを含む導体部を形成するステップと，前記導体部を被覆する第２の絶縁層を形成するステップと，前記半導体基板を熱処理して，前記拡散層と，前記層間接続導体とをオーム性接触させるステップと，を具備することを特徴とする。

本発明によれば，配線の欠陥の低減を図った加速度センサおよびその製造方法を提供できる。

以下，図面を参照して，本発明の実施の形態を詳細に説明する。
図１は本発明の一実施形態に係る加速度センサ１００を表す斜視図である。また，図２は加速度センサ１００を分解した状態を表す分解斜視図である。図３は，加速度センサ１００の接続部（梁）上の配線を上面から見た状態を表す上面図である。図４は，加速度センサ１００を図３のＡ１−Ａ２に沿って切断した状態を表す一部断面図である。なお，見やすさおよび図４との対応関係を考慮し，図１〜図３において配線の図示を限定している。

加速度センサ１００は，互いに積層して配置される第１の構造体１１０，接合部１２０，第２の構造体１３０，および基体１４０を有する。なお，図２では，見やすさのために，接合部１２０の記載を省略している。
第１の構造体１１０，接合部１２０，第２の構造体１３０，基体１４０は，その外周が例えば，１ｍｍの辺の略正方形状であり，これらの高さはそれぞれ，例えば，３〜１２μｍ，０．５〜３μｍ，６００〜７２５μｍ，６００μｍである。
第１の構造体１１０，接合部１２０，第２の構造体１３０はそれぞれ，シリコン，酸化シリコン，シリコンから構成可能であり，シリコン／酸化シリコン／シリコンの３層構造をなすＳＯＩ（Silicon On Insulator）基板を用いて製造可能である。また，基体１４０は，例えば，ガラス材料で構成できる。

第１の構造体１１０は，外形が略正方形であり，固定部１１１，変位部１１２，接続部１１３から構成され，その上に配線構造１５０が配置される。第１の構造体１１０は，半導体材料の膜をエッチングして開口部１１５を形成することで，作成できる。

固定部１１１は，外周，内周（開口）が共に略正方形の枠形状の基板である。固定部１１１は，後述の台座１３１と形状が対応し，かつ接合部１２０によって台座１３１と接合される。
変位部１１２は，外周が略正方形の基板であり，固定部１１１の開口の中央近傍に配置される。
接続部（梁）１１３は略長方形の基板であり，固定部１１１と変位部１１２とを４方向（Ｘ正方向，Ｘ負方向，Ｙ正方向，Ｙ負方向）で接続する。

接続部１１３は，撓みが可能な梁として機能する。接続部１１３が撓むことで，変位部１１２が固定部１１１に対して変位可能である。具体的には，変位部１１２が固定部１１１に対して，Ｚ正方向，Ｚ負方向に直線的に変位する。また，変位部１１２は，固定部１１１に対してＸ軸およびＹ軸を回転軸とする正負の回転が可能である。即ち，ここでいう「変位」には，移動および回転（Ｚ軸方向での移動，Ｘ，Ｙ軸での回転）の双方を含めることができる。

変位部１１２の変位（移動および回転）を検知することで，Ｘ，Ｙ，Ｚの３軸方向の加速度を測定することができる。
接続部１１３上に，１２個のピエゾ抵抗素子Ｒ（Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４）が配置されている。このピエゾ抵抗素子Ｒは，抵抗の変化として接続部１１３の撓み（あるいは，歪み），ひいては変位部１１２の変位を検出するためのものである。なお，この詳細は後述する。

第１の構造体１１０上に配線構造１５０が配置される。
配線構造１５０は，絶縁層１５１，配線層１５２，保護層１５３の層構造をなす。
絶縁層１５１は，第１の構造体１１０と配線層１５２とを分離するための層である。絶縁層１５１には，ピエゾ抵抗素子Ｒと配線層１５２とを電気的に接続するためのコンタクトホール（開口）１５４が形成される。このコンタクトホール１５４には，層間接続導体１５５が配置される。

配線層１５２には，配線１５６，およびボンディングパッド１５７のパターンが配置される。配線１５６は，層間接続導体１５５を介して，ピエゾ抵抗素子Ｒとボンディングパッド１５７とを電気的に接続する。
ボンディングパッド１５７は，加速度センサ１００と外部回路とを例えば，ワイヤボンディングで接続するための接続端子である。
層間接続導体１５５，配線１５６，およびボンディングパッド１５７は，同一の材料，即ち，Ｎｄを含有するＡｌからなる。これらが同一の材料からなるのは，この材料を堆積してパターニングすることで，形成されるためである。

この材料をＮｄ含有Ａｌとしているのは，層間接続導体１５５，配線１５６にヒロックが発生することを防止するためである。後述のように，ピエゾ抵抗素子Ｒと層間接続導体１５５とをオーム性接触（オーミックコンタクト）させるため，層間接続導体１５５がアニール（加熱処理）される。このアニールによって層間接続導体１５５，配線１５６にヒロックが発生し，ピエゾ抵抗素子Ｒとボンディングパッド１５７間の電気的接続が不良となるおそれがある。第１，第２の構造体１１０，１３０の作成時に，配線１５６のヒロックが原因で配線１５６に断線等の欠陥が生じる可能性がある。
ＡｌにＮｄを含有させることで（１．５〜１０ａｔ％），層間接続導体１５５，配線１５６へのヒロックの発生を防止し，接続信頼性を向上できる。なお，この詳細は後述する。

保護層１５３は，配線層１５２を外界から保護するための一種の絶縁層である。ボンディングパッド１５７と対応して，保護層１５３にパッド開口１５８が形成される。外部回路等とボンディングパッド１５７との接続のためである。

第２の構造体１３０は，外径が略正方形であり，台座１３１および重量部１３２（１３２a〜１３２ｅ），突出部１３４から構成される。第２の構造体１３０は，半導体材料の基板をエッチングして開口部１３３を形成することで，作成可能である。なお，台座１３１と，重量部１３２とは，互いに高さがほぼ等しく，また開口部１３３によって分離され，相対的に移動可能である。

台座１３１は，外周，内周（開口部１３３）が共に略正方形の枠形状の基板である。台座１３１は固定部１１１と対応した形状を有し，接合部１２０によって固定部１１１に接続される。
重量部１３２は，質量を有し，加速度によって力を受ける重錘，あるいは作用体として機能する。即ち，加速度が印加されると，重量部１３２の重心に力が作用する。
重量部１３２は，略直方体形状の重量部１３２a〜１３３ｅに区分される。中心に配置された重量部１３２aに４方向から重量部１３２ｂ〜１３２ｅが接続され，全体として一体的に変位（移動，回転）が可能となっている。即ち，重量部１３２aは，重量部１３２ｂ〜１３２ｅを接続する接続部として機能する。

重量部１３２ａは，変位部１１２と対応する略正方形の断面形状を有し，接合部１２０によって変位部１１２と接合される。この結果，重量部１３２に加わった加速度に応じて変位部１１２が変位し，その結果，加速度の測定が可能となる。

重量部１３２ｂ〜１３２ｅはそれぞれ，第１の構造体１１０の開口部１１５に対応して配置される。重量部１３２が変位したときに重量部１３２ｂ〜１３２ｅが接続部１１３に接触しないようにするためである（重量部１３２ｂ〜１３２ｅが接続部１１３に接触すると，加速度の検出が阻害される）。

重量部１３２ａ〜１３３ｅによって，重量部１３２を構成しているのは，加速度センサ１００の小型化と高感度化の両立を図るためである。加速度センサ１００を小型化（小容量化）すると，重量部１３２の容量も小さくなり，その質量が小さくなることから，加速度に対する感度も低下する。接続部１１３の撓みを阻害しないように重量部１３２ｂ〜１３２ｅを分散配置することで，重量部１３２の質量を確保している。この結果，加速度センサ１００の小型化と高感度化の両立が図られる。

突出部１３４は，重量部１３２と基体１４０との間に間隙（ギャップ）を確保し，重量部１３２の変位を可能にするためのものである。
突出部１３４は，台座１３１と一体的に構成され，外周，内周が共に略正方形の枠形状の基板である。突出部１３４の外周は，台座１３１の外周と一致し，突出部１３４の内周は，台座１３１の内周より大きい。

接合部１２０は，既述のように，第１，第２の構造体１１０，１３０を接続するものである。接合部１２０は，固定部１１１と台座１３１を接続する接合部１２１と，変位部１１２と重量部１３２ａを接続する接合部１２２に区分される。接合部１２０は，これ以外の部分では，第１，第２の構造体１１０，１３０を接続していない。接続部１１３の撓み，および重量部１３２ｂ〜１３２ｅの変位を可能とするためである。
なお，接合部１２１，１２２は，シリコン酸化膜をエッチングすることで構成可能である。

基体１４０は，第２の構造体１３０の突出部１３４と接合され，第１，第２の構造体１１０，１３０を支持するためのものであり，その上面に接合防止層１４１が配置される。
基体１４０は，例えば，ガラス材料からなり，略直方体の外形を有する。
基体１４０と突出部１３４は，例えば，陽極接合によって接続される。基体１４０と突出部１３４とを接触させて加熱した状態で，これらの間に電圧を印加することで，接合がなされる。

接合防止層１４１は，重量部１３２と基体１４０との接合を防止するためのものである。前述の陽極接合の際に，基体１４０に重量部１３２が接触することで，これらが接合され，加速度センサ１００が動作不良となる可能性がある。
突出部１３４の下面に対応する領域には，接合防止層１４１が配置されない。接合防止層１４１は突出部１３４を除いたその構成材料として，例えば，Ｃｒを用いることができる。

（変形例）
以上の加速度センサ１００では，配線構造１５０内の配線層１５２は単層である。配線１５６が互いに交差しないようにすることで，配線層１５２を単層とすることができる。
これに対して，配線層を多層とすることも可能である。
図６は，本発明の変形例に係る加速度センサ１００ａを切断した状態を表す一部断面図であり，図４と対応する。
加速度センサ１００ａの配線構造１５０ａは，絶縁層１５１，配線層１５２，絶縁層１５１ａ，配線層１５２ａ，保護層１５３の層構造をなす。即ち，加速度センサ１００の配線構造１５０に，絶縁層１５１ａ，配線層１５２ａが付加され，配線層１５１，１５１ａと配線が２層になっている。

絶縁層１５１ａは，配線層１５２，１５２ａを分離するための層である。絶縁層１５１ａには，必要に応じて，配線層１５２，１５２ａを電気的に接続するためのコンタクトホール（開口）が形成される。このコンタクトホールには，層間接続導体が配置される。

配線層１５２ａには，配線１５６ａ，およびボンディングパッドのパターンが配置される。図６では，便宜的に配線層１５２にボンディングパッド１５７を配置している。しかし，ボンディングパッドを配線層１５２に配置せず，配線層１５２ａに配置することが可能である。この場合，配線１５６，１５６ａを介して，ピエゾ抵抗素子Ｒとボンディングパッドとが電気的に接続される。
このように，配線を多層化すると，配線１５６，１５６ａが平面上交差することを許容できて，配線の設計の自由度が向上する。

このように配線を多層化した場合でも，配線１５６ａ自体，配線１５６との層間接続導体，およびボンディングパッドを同一の材料，即ち，Ｎｄを含有するＡｌから構成することが好ましい。配線１５６ａ等へのヒロック発生の防止のためである。

（配線１５６，１５６ａの交差角θの調整）
ここで，配線１５６，１５６ａの交差角θを９０°からずらすことが考えられる。ＡｌにＮｄを加えると配線１５６，１５６ａが硬くなり，断線する可能性が生じる。交差角θを９０°からずらすことで，配線１５６，１５６ａの断線の可能性を低減できる。以下，この詳細を説明する。

図６Ａは，交差する配線１５６，１５６ａを上方から見た状態を表す上面図である。図６Ｂは，配線１５６，１５６ａを図６ＡのＢ１−Ｂ２で切断した状態を表す断面図である。
配線１５６上に絶縁層１５１ａ，配線１５６ａが配置され，配線１５６，１５６ａは交差角θ１＝９０°で交差している。配線１５６を跨いで配置されることから，配線１５６ａは，段差を有し，この段差の境界，すなわち，エッジ部ＥＧで断線する可能性がある。加速度センサ１００の製造工程およびその使用時に，配線１５６ａに熱応力が加わり，エッジ部ＥＧで断線する可能性がある。この熱応力は，配線１５６ａと第１の構造体１１０の熱膨張の差に起因して生じる。

配線１５６ａに純粋なＡｌを用いる場合，Ａｌが比較的柔軟性を有する材料であることから，配線１５６ａの断線の可能性は小さい。しかし，ＡｌにＮｄを加えると配線１５６ａが硬くなり，配線１５６ａの断線の可能性が増大する。

配線１５６の膜厚Ｄを薄くすることで，配線１５６ａの断線の可能性を低減できる。しかしながら，加速度センサ１００では配線１５６の膜厚Ｄを薄くすることに一定の限界がある。配線１５６ａの抵抗をある程度以下に抑える必要がある。このためには，配線１５６ａの膜厚Ｄ，幅のいずれかをある程度大きくする必要がある。しかし，配線１５６ａは，狭い接続部（梁）１１３上を通過することから，その幅の制約があり，膜厚Ｄをある程度大きくせざるを得ない。

一般に，膜厚Ｄを大きくすることで，ヒロック等に起因して，配線１５６表面の凹凸（表面粗さ）が増大する傾向がある。この結果，膜厚Ｄを増大することで，配線１５６上での絶縁層１５１ａの被覆が不十分となり，配線１５６，１５６ａ間が通電する畏れがある。
Ｎｄを適量添加する事で，ヒロックの発生，ひいては配線１５６表面の凹凸の発生を回避できる。なお，絶縁層１５１ａの膜厚を厚くして，配線１５６，１５６ａ間の通電を防止することも出来るが，生産性が低下する畏れがある。

配線１５６，１５６ａの交差角θを９０°からずらすことで，配線１５６ａの断線の可能性を低減できる。
図７Ａ，図７Ｂは，図６Ａに対応し，交差角θを９０°からずらした配線１５６，１５６ａを上方から見た状態を表す上面図である。
図６Ａ，図７Ａ，図７Ｂそれぞれでの交差角θ１〜θ３は，９０°＞θ１＞θ２＞θ３と次第に小さくなっている。この結果，図６Ａ，図７Ａ，図７Ｂそれぞれでの配線のエッジ部ＥＧの長さＬ１〜Ｌ３は，Ｌ１＜Ｌ２＜Ｌ３と次第に長くなっている。エッジ部ＥＧは，配線１５６ａを横切るように配置されることから，その長さＬが長い方が配線１５６ａの断線の可能性が低減されることになる。仮にエッジ部ＥＧの一部に損傷が発生したとしても，その全長Ｌで破損が発生しない限り，配線１５６ａが完全に断線することは避けられるからである。

一方，配線１５６，１５６ａの交差角θを９０°からずらすことは，配線１５６，１５６ａが重なった領域Ａの面積が増大することとなる。これは，ヒロックによる配線１５６，１５６ａの短絡の危険性が大きくなることを意味する。しかしながら，この危険性はＡｌにＮｄを添加することで低減できる。

以上のように，交差角θを９０°からずらすことで，配線１５６ａの断線の可能性を低減できる。交差角θを９０°からずらすことで，配線１５６，１５６ａの短絡の危険性が大きくなるが，ＡｌにＮｄ添加することで，この短絡を防止できる。
交差角θは９０°より小さいことが望ましく，設計に支障が無い範囲で低角にする事が望ましい。
配線１５６ａの段差が大きい場合，この段差間（即ち，エッジ部ＥＧ）で断線が発生しやすい。段差間距離（即ち，エッジ部ＥＧの長さＬ）を大きくするほど，断線リスクが低減される。柔軟性を有する純Ａｌと比較して硬い材料（Ｃｒ，Ｎｉ，Ｃｏ，Ｍｏ，Ｔａ，Ａｌ−Ｎｄ（２％以上の高濃度Ｎｄ），等）を配線１５６に用いる場合，この傾向がより大きくなる。

図８Ａ〜図８Ｃは，交差する配線１５６，１５６ａを上から見た状態を表す上面図である。
図８Ａでは，配線１５６はその全体が単一の直線形状であるが，配線１５６ａは３つの直線形状の部分配線に区分され，その内，部分配線ＣＳ１ａが配線１５６と交差している（交差角θ＝９０°）。
また，図８Ｂ，図８Ｃでは，交差角θが９０°より小さい。また，配線１５６，１５６ａの双方が３つの直線形状の部分配線に区分され，部分配線ＣＳ２，ＣＳ２ａ，部分配線ＣＳ３，ＣＳ３ａそれぞれが交差している（交差角θ＜９０°）。図８Ｂ，図８Ｃでは，配線１５６，１５６ａは互いに対称性を有し，配線長がほぼ等しくなっている。図８Ｂにおいて，部分配線ＣＳ２，ＣＳ２ａそれぞれが配線方向となす角θ２，θ２ａの正負が反対で，絶対値が等しいことが（θ２＝−θ２ａ），配線１５６，１５６ａの配線長を等しくする要因である。この事情は図８Ｃでも同様である（θ３＝−θ３ａ）。なお，角θ２，θ２ａの絶対値には，例えば，１０°〜２０°程度の相違が許容される。

次に示すように，配線１５６，１５６ａの配線長が等しいことは，加速度センサ１００の特性上好ましい。
加速度センサ１００では，３軸方向の加速度を電気信号に変換し，配線１５６，１５６ａ上を伝達する。このため，３軸方向の加速度それぞれの電気信号が同等に伝達されることが望ましい。仮に，３軸方向それぞれの加速度の電気信号の伝達が同等でないなら，それぞれの電子信号を何らかの手段で補正しないと，加速度の正確な検出が行えないことになる。
電気信号が同等に伝達されるためには，３軸方向の加速度それぞれの電気信号を伝達する配線１５６，１５６ａの抵抗が同等であることが望ましい。即ち，配線１５６，１５６ａの材料，配線幅，配線長，配線膜厚を同じにする事が望ましい。
図８Ｂ，図８Ｃのように，配線１５６，１５６ａの配線長を等しくすることにより，３軸方向の加速度の電気信号を同等に伝達し，加速度の正確な検出が容易となる。

一般に，配線１５６，１５６ａの材料，配線幅，配線膜厚を同じにする事は容易であるが，配線長を同じにする事は設計上困難を生じる場合がある。例えば，既存のＩＣチップを用いる場合，このＩＣチップの取り出し電極に合わせて，加速度センサ１００のボンディングパッド１５７を配置する必要がある。図８Ｂ，図８Ｃのように，配線１５６，１５６ａの配置に対称性を持たせることで，配線１５６，１５６ａの配線長を等しくすることがより容易になる。

図９Ａは，交差する配線１５６，１５６ａの交差部分を上から見た状態を表す上面図である。図９Ｂは，図９Ａの配線１５６のみを表す上面図である。
ここでは，配線１５６，１５６ａそれぞれが，三角形状の突出部Ｔ１，Ｔ１ａを有する。言い換えれば，配線１５６，１５６ａが交差する箇所において，配線１５６，１５６ａが本来の幅からはみ出している。配線１５６，１５６ａでの突出部Ｔ１，Ｔ１ａの配置は，交差角θの角度を９０°より小さくすることと別個に適用できる。

配線１５６が突出部Ｔ１を有することによって，配線１５６ａの断線のリスクを低減できる。以下の（１），（２）の理由により，配線１５６ａに亀裂が入り難いからである。
（１）突出部Ｔ１が先細形状（その先端ほど幅が狭い）であることから，配線１５６の形成時（エッチング時）のエッチング液の周り込み効果により，突出部Ｔ２の先端にテーパが形成され（膜厚が次第に薄くなる），段差が緩和される。この段差の緩和は突出部Ｔ１の存在に起因するものであり，突出部Ｔ１ａは基本的に関与しない。
図９Ｃは，図９ＡのＣ１−Ｃ２で配線１５６，１５６ａを切断した状態を表す断面図である。配線１５６の突出部Ｔ１がテーパを有し，配線１５６ａが傾斜を持って配線１５６上に配置される。既述のように，突出部Ｔ１の先端ほど，エッチング液の周り込み効果が大きくなり，配線１５６の膜厚が薄くなる。この結果，配線１５６ａに亀裂が入り難くなる。

ここで，突出部Ｔ１は，全体として先細形状であれば良く，幅が同一の部分，部分的に幅が逆転（一部において，根本側の幅が狭く，先端側の幅が広い）することが認められる。根本側より幅の狭い部分が先端側に存在すれば，突出部Ｔ１を先細形状として認めることが可能である。この場合でも，段差の緩和が可能である。

（２）突出部Ｔ１，Ｔ１ａにより，配線１５６，１５６ａの交差部の形状が複雑になり，交差部の長さ（エッジ部ＥＧの長さＬ）が長くなる。この結果，配線１５６ａの一部に亀裂が生じた場合に，配線１５６ａが断線する可能性が低減する。
ここで，突出部Ｔ１，Ｔ１ａの形状を同一にすると，配線１５６，１５６ａの電気抵抗を同一にすることが容易になり好ましい。

ここで，突出部Ｔ１の縦横比率（配線方向長さＬａ：配線垂直方向長さＬｂ）の好ましい一例として，いわゆる黄金比率を挙げることができる。黄金比率とは，Ｌａ：Ｌｂ＝Ｌｂ：（Ｌａ＋Ｌｂ）が成り立つように分割したときの比Ｌａ：Ｌｂであり，Ｌａ：Ｌｂ＝１：（（１＋√５）／２）＝０．６１８：１である。

突出部Ｔ１の縦横比に黄金率を適用する事で，突出部Ｔ１の外形中に同じ形状を形成し（縦横比のフィボナッチ数列），交差部の形状を複雑化する事で，交差部の長さを長くできる。この結果，配線１５６ａの断線のリスクを低減できる。
このように，配線１５６，１５６ａの交差部に突出部Ｔ１，Ｔ１ａを配置することで，配線１５６ａの断線リスクを低減できる。
このとき，突出部Ｔ１の頂点は，配線１５６ａの配線方向に沿って配列される。即ち，配線１５６の配線方向と突出部Ｔ１の頂点の配列方向とのなす角θ１は９０°であり，配線１５６，１５６ａの交差角θ＝９０°と等しい。また，突出部Ｔ１の縦横比率を黄金比としたとき，突出部Ｔ１の頂点の配列方向と，突出部Ｔ１の辺のなす角θ３は，次の式に示すように１７．１４°である。
θ３＝ｔａｎ^−１（Ｌａ／（２＊Ｌｂ））
＝ｔａｎ^−１（１／（１＋√５））＝１７．１４°

図９Ｄは，図９Ｂに対応し，曲線状の突出部Ｔ２を有する配線１５６を表す上面図である。ここでは，配線１５６，１５６ａそれぞれが，交差部に曲線状の突出部Ｔ２，Ｔ２ａを有する場合を考える。

直線上の突出部Ｔ１と比較して，曲線状の突出部Ｔ２によって，配線１５６ａの断線のリスクをより低減できる。以下の３つの理由により，配線１５６ａに亀裂が入り難いからである。
（１）突出部Ｔ２の先端が鋭利である事に起因し，配線１５６の形成時（エッチング時）のエッチング液の周り込み効果により，突出部Ｔ２の先端にテーパが形成され，段差が緩和される。

（２）突出部Ｔ２により，配線１５６，１５６ａの交差部の形状が複雑になり，交差部の長さが長くなり亀裂が生じても断線の可能性が低減する。
これら理由（１），（２）は，直線状の突出部Ｔ１の場合での理由（１），（２）と対応するものであるが，突出部Ｔ２の形状が曲線状であることから，その効果がより大きくなる。
一方，次の理由（３）は曲線状の突出部Ｔ２に固有である。
（３）配線１５６，１５６ａの段差に沿って亀裂が生じる可能性がある。曲線状の突出部Ｔ２によって，段差が１直線に形成されず亀裂を防止できる。

図９Ｅは，交差する配線１５６，１５６ａの交差部分を上から見た状態を表す上面図である。図９Ｆは，図９Ｅの配線１５６のみを表す上面図である。
本図に示すように，配線１５６，１５６ａの交差角を９０°と異ならせ，かつ突出部Ｔ３，Ｔ３ａを配置することが可能である。このようにすると，配線１５６ａの断線リスクをより低減できる。

このとき，突出部Ｔ３の頂点は，配線１５６ａの配線方向に沿って配列される。即ち，配線１５６の配線方向と突出部Ｔ１の頂点の配列方向とのなす角θ１は，配線１５６，１５６ａの交差角θと等しい。また，前述のように，突出部Ｔ３の縦横比率を黄金比としたとき，突出部Ｔ１の頂点の配列方向と，突出部Ｔ１の辺のなす角θ３は，１７．１４°である。

ここで，突出部Ｔ３の辺と，配線１５６の配線方向とのなす角θ４の適正範囲を考える。
９０°≦θ４≦９０°＋θ３
ここでは，角θ４が９０°より鋭角だと配線１５６の形成時でのエッチングが困難となることから，（９０°≦θ４）としている。
また，次の２式から，（θ４≦９０°＋θ３）が成立する。
θ４＝θ１+θ３
θ１≦９０°
なお，この２式の前者は，突出部Ｔ３の形状が三角形であり，その内角の和が１８０°であることに基づく。
角θ３が１７．１４°のとき，角θ４の好ましい範囲は以下のように表される。
９０°≦θ４≦９０°＋θ３＝１０７．１４°

ここで，（θ４＝θ１＋θ３）より，次の式が成立する。
９０°−θ３≦θ１≦９０°
角θ３を１７．１４°とすると，角θ１の好ましい範囲は以下のように表される。
７２．８６°≦θ１≦９０°
なお，角度θ１は，必ずしもこの範囲に限定されるものではなく，１０°≦θ１≦９０°とすることも可能である。

図９Ｇは，交差する配線１５６，１５６ａの交差部分を上から見た状態を表す上面図である。図９Ｈは，図９Ｈの配線１５６のみを表す上面図である。
突出部Ｔ４の辺は，いわゆるコッホ曲線から構成される。
コッホ曲線は，フラクタル曲線の一種であり，次のように，三角形の辺に，より小さな三角形を付加する操作を無限にくりかえしてできる曲線である（1つの線分を三等分し, その中央の部分を折れ線でおきかえる操作を無限に繰り返した極限）。即ち，三角形の各辺の中央に，その辺の長さの３分の１の長さの辺を有する三角形を付ける。できた図形の各辺にまた３分の１の長さの辺の三角形を付ける。これをくりかえして，小さな三角形をどんどん付けてゆく。

理論上，コッホ曲線は，無限個の頂点を有し，辺の長さの合計も無限となる。このため，突出部Ｔ４の形状が複雑化する。このため，突出部Ｔ４の形成時にエッチング液の回り込みにより，その周辺部（先端部）にテーパが形成される。この結果，配線１５６ａに断線が発生し難くなる。
なお，コッホ曲線はコンピュータプログラムで簡単に形成出来るために，配線１５６用のマスク形成やＥＢ描画が容易である。

図９Ｉは，交差する配線１５６，１５６ａの交差部分を上から見た状態を表す上面図である。
上側の配線１５６ａが部分配線ＣＳ０を有し，その配線方向が配線１５６の配線方向とほぼ一致している。この部分配線ＣＳ０は開口部Ｈを有する（部分配線ＣＳ０が２つに分岐）。また，この部分配線ＣＳ０の幅は，これと重なる配線１５６の幅より大きい。部分配線ＣＳ０，配線１５６の幅と開口部Ｈの大きさは，配線１５６，部分配線ＣＳ０の電気抵抗が同一になるよう調整される（面積換算で合わせ込む）。

部分配線ＣＳ０の幅が配線１５６の幅より大きいことから，配線１５６，１５６ａのアライメントがずれても，分岐した部分配線ＣＳ０の何れかが配線１５６の段差に架かる事になり，断線しにくくなる。また，部分配線ＣＳ０が２本に分岐している為に断線の確率が１／２に低減される。さらに，部分配線ＣＳ０，配線１５６が並行に配置され，段差部分が長くなることでも，断線の可能性が低減する。
なお，この場合でも段差部に連続したコッホ曲線等のフラクタル構造を導入する事でテーパーが生じ断線の可能性を低減できる。
本変形例は，配線を多層化したことを除き，第１の実施形態と本質的に異なるところがないので，他の説明を省略する。

（加速度センサ１００の動作）
加速度センサ１００による加速度の検出の原理を説明する。既述のように，接続部１１３には，合計１２個のピエゾ抵抗素子Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４が配置されている。
これら各ピエゾ抵抗素子は，シリコンからなる接続部１１３の上面付近に形成されたＰ型もしくはＮ型の不純物ドープ領域（拡散層１１６）によって構成できる。

３組のピエゾ抵抗素子Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４が，接続部１１３上のＸ軸方向，Ｙ軸方向，Ｘ軸方向に一直線に並ぶように配置される。
なお，ピエゾ抵抗素子Ｒｘ１〜Ｒｘ４，Ｒｚ１〜Ｒｚ４は，接続部１１３によって配置が異なる。これはピエゾ抵抗素子Ｒによる接続部１１３の撓みの検出をより高精度化するためである。

３組のピエゾ抵抗素子Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４はそれぞれ，重量部１３２のＸ，Ｙ，Ｚ軸方向成分の変位を検出するＸ，Ｙ，Ｚ軸方向成分変位検出部として機能する。なお，４つのピエゾ抵抗素子Ｒｚ１〜Ｒｚ４は，必ずしもＸ軸方向に配置する必要はなく，Ｙ軸方向に配置してもよい。

ピエゾ抵抗素子Ｒの伸び（＋），縮み（−）の組み合わせと，その伸び縮みの量それぞれから，加速度の方向および量を検出することができる。ピエゾ抵抗素子Ｒの伸び，縮みは，ピエゾ抵抗素子Ｒの抵抗の変化として検出できる。
例えば，接続部１１３の構成材料の結晶面指数が｛100｝で，ピエゾ抵抗素子Ｒの長手方向での結晶方向が＜110＞の場合を考える。ここで，各ピエゾ抵抗素子ＲがシリコンへのＰ型不純物ドープによって構成されているとする。このときには，ピエゾ抵抗素子Ｒの長手方向での抵抗値は，伸び方向の応力が作用したときには増加し，縮み方向の応力が作用した場合には減少する。
なお，ピエゾ抵抗素子ＲをシリコンへのＮ型不純物ドープによって構成したときには，抵抗値の増減が逆になる。

図１０Ａ〜図１０Ｃはそれぞれ，ピエゾ抵抗素子Ｒの抵抗からＸ，Ｙ，Ｚの軸方向それぞれでの加速度を検出するための検出回路の構成例を示す回路図である。この検出回路では，Ｘ，Ｙ，Ｚの軸方向の加速度成分それぞれを検出するために，４組のピエゾ抵抗素子からなるブリッジ回路を構成し，そのブリッジ電圧を検出している。

これらのブリッジ回路では入力電圧Ｖｉｎ（Ｖｘ_ｉｎ，Ｖｙ_ｉｎ，Ｖｚ_ｉｎ）それぞれに対する出力電圧Ｖｏｕｔ（Ｖｘ_ｏｕｔ，Ｖｙ_ｏｕｔ，Ｖｚ_ｏｕｔ）の関係は以下の式（１）〜（３）で表される。
Ｖｘ_ｏｕｔ／Ｖｘ_ｉｎ＝
［Ｒｘ４／（Ｒｘ１＋Ｒｘ４）−Ｒｘ３／（Ｒｘ２＋Ｒｘ３）］ ……式（１）
Ｖｙ_ｏｕｔ／Ｖｙ_ｉｎ＝
［Ｒｙ４／（Ｒｙ１＋Ｒｙ４）−Ｒｙ３／（Ｒｙ２＋Ｒｙ３）］ ……式（２）
Ｖｚ_ｏｕｔ／Ｖｚ_ｉｎ＝
［Ｒｚ３／（Ｒｚ１＋Ｒｚ３）−Ｒｚ４／（Ｒｚ２＋Ｒｚ４）］ ……式（３）

加速度とピエゾ抵抗Rの伸び縮み量が比例し，さらにピエゾ抵抗素子Ｒの伸び縮の量と抵抗値Ｒの変化とが比例する。この結果，入力電圧に対する出力電圧の比（Ｖｘｏｕｔ／Ｖｘｉｎ，Ｖｙｏｕｔ／Ｖｙｉｎ，Ｖｚｏｕｔ／Ｖｚｉｎ）は加速度と比例し，Ｘ，Ｙ，Ｚ軸それぞれでの加速度を分離して測定することが可能となる。

（加速度センサ１００の作成）
加速度センサ１００の作成工程につき説明する。
図１１は，加速度センサ１００の作成手順の一例を表すフロー図である。また，図１２Ａ〜図１２Ｏは，図４に対応し，図１１の作成手順における加速度センサ１００の状態を表す断面図である。

（１）半導体基板Ｗの用意（ステップＳ１１，および図１２Ａ）
図１２Ａに示すように，第１，第２，第３の層１１，１２，１３の３層を積層してなる半導体基板Ｗを用意する。

第１，第２，第３の層１１，１２，１３はそれぞれ，第１の構造体１１０，接合部１２０，第２の構造体１３０を構成するための層であり，ここでは，シリコン，酸化シリコン，シリコンからなる層とする。
シリコン／酸化シリコン／シリコンという３層の積層構造をもった半導体基板Ｗは，シリコン基板上にシリコン酸化膜を積層した基板と，シリコン基板とを接合後，後者のシリコン基板を薄く研磨することで作成できる（いわゆるＳＯＩ基板）。また，半導体基板Ｗは，シリコン基板上に，シリコン酸化膜，シリコン膜を順に積層することでも作成できる。

第２の層１２を第１，第３の層１１，１３とは異なる材料から構成しているのは，第１，第３の層１１，１３とエッチング特性を異ならせ，エッチングのストッパ層として利用するためである。第１の層１１に対する上面からのエッチング，および第３の層１３に対する下面からのエッチングの双方で，第２の層１２がエッチングのストッパ層として機能する。
なお，ここでは第１の層１１と第３の層１３とを同一材料（シリコン）によって構成するものとするが，第１，第２，第３の層１１，１２，１３のすべてを異なる材料によって構成しても良い。

（２）拡散マスク１４の形成（ステップＳ１２，および図１２Ｂ）
第１の層１１上に拡散マスク１４を形成する。第１の層１１にピエゾ抵抗素子Ｒの拡散層１１６を形成するためである。
例えば，低圧ＣＶＤ（Low Pressure-Chemical Vapor Deposition）によって，第１の層１１上にＳｉＮ膜を積層し，レジストをマスクとしてＲＩＥ（Reactive Ion Etching）で開口を形成する。このようにして，第１の層１１上に開口１５を有する膜，即ち，拡散マスク１４が形成される。

（３）拡散層１１６の形成（ステップＳ１３，および図１２Ｃ）
拡散マスク１４を用いて拡散層１１６のパターンを形成する。この形成は次のａ〜ｃのようにして行われる。
ａ．拡散マスク１４上に不純物層，例えば，Ｂを含有する層を形成する。例えば，スピンコートによって，Ｂを含有する層を形成できる。
ｂ．熱処理によって，不純物層に含まれる不純物，例えば，Ｂを第１の層１１内に拡散させ，拡散層１１６を形成する。例えば，１０００℃の熱処理によって，Ｂが熱拡散される。
ｃ．拡散マスク１４上の不純物層を除去する。例えば，フッ酸を用いて，Ｂの不純物層をエッチングする。
ｄ．上記ａ〜ｃでは熱拡散を用いて拡散層１１６を形成している。これに対して，熱拡散以外の手段，例えば，イオン打ち込みによって拡散層１１６を形成しても差し支えない。

（４）拡散マスク１４の除去（ステップＳ１４，および図１２Ｄ）
拡散マスク１４を除去する。拡散マスク１４の構成材料がＳｉＮの場合，熱リン酸によって，これをエッチング，除去できる。この結果，第１の層１１が露出される。

（５）絶縁層１５１の形成（ステップＳ１５，および図１２Ｅ）
第１の層１１上に絶縁層１５１を形成する。例えば，第１の層１１の表面を熱酸化することで，ＳｉＯ_２の層を形成できる。
絶縁層１５１にコンタクトホール（開口）１５４を形成する。例えば，レジストをマスクとしたＲＩＥによって，絶縁層１５１にコンタクトホール（開口）１５４のパターンを形成できる。

（６）配線１５６の形成（ステップＳ１６，および図１２Ｆ）
絶縁層１５１上に配線１５６を形成する。この形成は次のａ，ｂのようにして行われる。
ａ．第１の層１１上にＮｄを含むＡｌ層を形成する。例えば，スパッタリングによって，Ｎｄを含むＡｌを堆積できる。この堆積の結果，第１の層１１上に配線層１５２が，コンタクトホール１５４内に層間接続導体１５５が形成される。
この膜の構成材料として，Ｎｄを含むＡｌを用いているのは，後の熱処理時におけるヒロックの発生を防止するためである。

ｂ．配線層１５２をパターニングして，配線１５６，およびボンディングパッド１５７のパターンのパターンを形成する。例えば，レジストをマスクとしてウェットエッチングすることで，配線１５６，およびボンディングパッド１５７のパターンのパターンを形成できる。

ｃ．ここで，図６に示したように，配線層を多層とすることが可能である。この場合，次のような工程が付加される。
・配線層１５２上に絶縁層１５１ａを形成する。例えば，ＣＶＤにより配線層１５２上にＳｉＯ２の層を形成する。
・絶縁層１５１ａに第２のコンタクトホールのパターンを形成する。上下の配線層１５２，１５２ａ間での導通のためである。
・絶縁層１５１ａ上にＮｄを含むＡｌ層（配線層１５２ａ）を形成する。このとき，第２のコンタクトホール内に第２の層間接続導体が形成される。配線層を２層以上とする場合でも，その構成材料としてＮｄを含むＡｌを用いることがヒロック発生を防止する上で有効である。
・配線層１５２ａをパターニングして，配線１５６ａを形成する。この配線１５６ａは，第２の層間接続導体によって，配線１５６と接続される。
・以上は，配線層が２層の場合である。必要であれば，第３の絶縁層，第３の配線を追加して形成することで，配線層を３層以上とすることができる。

（７）保護層１５３の形成（ステップＳ１７，および図１２Ｇ）
配線層１５２上に保護層１５３を形成する。例えば，低圧ＣＶＤにより，ＳｉＮ層を堆積する。このとき，例えば，３００℃，あるいは３５０℃程度に配線層１５２が加熱され，配線１５６にヒロックが発生する可能性がある。配線層１５２の構成材料をＮｄ含有Ａｌとすることで，ヒロックの発生が防止される。なお，この詳細は後述する。

（８）熱処理（ステップＳ１８，および図１２Ｇ）
半導体基板Ｗを熱処理する。拡散層１１６と層間接続導体１５５間をオーム性接触（オーミックコンタクト）させるためである。このとき，例えば，３８０℃，あるいは４００℃程度に配線層１５２が加熱され，配線１５６にヒロックが発生する可能性がある。配線層１５２の構成材料をＮｄ含有Ａｌとすることで，ヒロックの発生が防止される。なお，この詳細は後述する。

（９）パッド開口１５８の形成（ステップＳ１９，および図１２Ｈ）
保護層１５３にパッド開口１５８を形成する。レジストをマスクとするＲＩＥによって，保護層１５３をエッチングしてパッド開口１５８を形成できる。

（１０）第１の構造体１１０の作成（第１の層１１のエッチング，ステップＳ２０，および図１２Ｉ）
第１の層１１をエッチングすることにより，開口部１１５を形成し，第１の構造体１１０を形成する。即ち，第１の層１１に対して浸食性を有し，第２の層１２に対して浸食性を有しないエッチング方法を用いて，第１の層１１の所定領域（開口部１１５）に対して，第２の層１２の上面が露出するまで厚み方向にエッチングする。

第１の層１１の上面に，第１の構造体１１０に対応するパターンをもったレジスト層を形成し，このレジスト層で覆われていない露出部分を垂直下方に浸食する。このエッチング工程では，第２の層１２に対する浸食は行われないので，第１の層１１の所定領域（開口部１１５）のみが除去される。
図１２Ｉは，第１の層１１に対して，上述のようなエッチングを行い，第１の構造体１１０を形成した状態を示す。

（１１）第２の構造体１３０の作成（第３の層１３のエッチング，ステップＳ２１，および図１２Ｊ，図１２Ｋ）
第２の構造体１３０は２段階に区分して作成される。
１）突出部１３４の形成（図１２Ｊ）
第３の層１３の下面に，突出部１３４に対応するパターンをもったレジスト層を形成し，このレジスト層で覆われていない露出部分を垂直上方へと浸食させる。この結果，第３の層１３の下面に窪み（凹部）２１が形成される。この窪み２１の外周が突出部１３４である。

２）台座１３１および重量部１３２の形成（図１２Ｋ）
第３の層１３の窪み２１をさらにエッチングすることにより，開口部１３３を形成し，第２の構造体１３０を形成する。即ち，第３の層１３に対して浸食性を有し，第２の層１２に対して浸食性を有しないエッチング方法により，第３の層１３の所定領域（開口部１３３）に対して，第２の層１２の下面が露出するまで厚み方向へのエッチングを行う。

第３の層１３の下面に，第２の構造体１３０に対応するパターンをもったレジスト層を形成する。窪み２１内のレジスト層で覆われていない露出部分を垂直上方へと浸食させる。このエッチング工程では，第２の層１２に対する浸食は行われないので，第３の層１３の所定領域（開口部１３３）のみが除去される。

図１２Ｋは，第３の層１３に対して，上述のようなエッチングを行い，第２の構造体１３０を形成した状態を示す。

なお，上述した第１の層１１に対するエッチング工程（ステップＳ２０）と，第３の層１３に対するエッチング工程（ステップＳ２１）の順序は入れ替えることができる。いずれのエッチング工程を先に行ってもかまわないし，同時に行っても差し支えない。

（１２）接合部１２０の作成（第２の層１２のエッチング，ステップＳ２２，および図１２Ｌ）
第２の層１２をエッチングすることにより，接合部１２０を形成する。即ち，第２の層１２に対しては浸食性を有し，第１の層１１および第３の層１３に対しては浸食性を有しないエッチング方法により，第２の層１２に対して，その露出部分から厚み方向および層方向にエッチングする。

以上の製造プロセスにおいて，第１の構造体１１０を形成する工程（ステップＳ２０）と，第２の構造体１３０を形成する工程（ステップＳ２１）では，次の２つの条件を満たすエッチング法を行う必要がある。
第１の条件は，各層の厚み方向への方向性を持つことである，第２の条件は，シリコン層に対しては浸食性を有するが，酸化シリコン層に対しては浸食性を有しないことである。第１の条件は，所定寸法をもった開口部や溝を形成するために必要な条件であり，第２の条件は，酸化シリコンからなる第２の層１２を，エッチングストッパ層として利用するために必要な条件である。

第１の条件を満たすエッチング方法として，誘導結合型プラズマエッチング法（ＩＣＰエッチング法：Inductively-Coupled Plasma Etching Method ）を挙げることができる。このエッチング法は，垂直方向に深い溝を掘る際に効果的な方法であり，一般に，ＤＲＩＥ（Deep Reactive Ion Etching ）と呼ばれているエッチング方法の一種である。
この方法では，材料層を厚み方向に浸食しながら掘り進むエッチング段階と，掘った穴の側面にポリマーの壁を形成するデポジション段階と，を交互に繰り返す。掘り進んだ穴の側面は，順次ポリマーの壁が形成されて保護されるため，ほぼ厚み方向にのみ浸食を進ませることが可能になる。

一方，第２の条件を満たすエッチングを行うには，酸化シリコンとシリコンとでエッチング選択性を有するエッチング材料を用いればよい。例えば，エッチング段階では，ＳＦ_６ガス，およびＯ_２ガスの混合ガスを，デポジション段階では，Ｃ_４Ｆ_８ガスを用いることが考えられる。

第２の層１２に対するエッチング工程（ステップＳ２２）では，次の２つの条件を満たすエッチング法を行う必要がある。第１の条件は，厚み方向とともに層方向への方向性をもつことであり，第２の条件は，酸化シリコン層に対しては浸食性を有するが，シリコン層に対しては浸食性を有しないことである。
第１の条件は，不要な部分に酸化シリコン層が残存して重量部１３２の変位の自由度を妨げることがないようにするために必要な条件である。第２の条件は，既に所定形状への加工が完了しているシリコンからなる第１の構造体１１０や第２の構造体１３０に浸食が及ばないようにするために必要な条件である。

第１，第２の条件を満たすエッチング方法として，バッファド弗酸（例えば，ＨＦ＝５．５ｗｔ％，ＮＨ_４Ｆ＝２０ｗｔ％の混合水溶液）をエッチング液として用いるウェットエッチングを挙げることができる。

（１３）基体１４０の接合（ステップＳ２３，および図１２Ｍ，図１２Ｎ）
１）基体１４０への接合防止層１４１の形成（図１２Ｍ）
基体１４０に接合防止層１４１を形成する。例えば，スパッタリングによって，基体１４０の上面にＣｒの層を形成する。さらに，レジストをマスクとするエッチングにより，突出部１３４の下面に対応するように，この層の外周を除去する。突出部１３４と基体１４０との接合を確保しつつ，重量部１３２と基体１４０との接合を防止するためである。

２）半導体基板Ｗと基体１４０の接合（図１２Ｎ）
半導体基板Ｗと基体１４０とを接合する。基体１４０と突出部１３４それぞれの構成材料がガラスおよびＳｉの場合，陽極接合（静電接合ともいう）が可能となる。
基体１４０と突出部１３４とを接触させて加熱した状態で，これらの間に電圧を印加する。加熱によって基体１４０のガラスが軟化する。また，ガラス中に含まれる可動イオン（例えば，Ｎａイオン）の移動によって，基体１４０のガラスにナトリウム欠乏層が生成される。具体的には，可動イオンがガラス中を接合面と反対方向に移動してガラス表面に析出し，ガラス中の接合面近傍にナトリウム欠乏層が生成される。この結果，基体１４０と突出部１３４間に電気的二重層が発生し，その静電引力によりこれらが接合される。
このとき，接合防止層１４１が，基体１４０と重量部１３２間でのイオンの移動を制限する。この結果，基体１４０と重量部１３２間での接合が防止される。

（１４）半導体基板Ｗのダイシング（ステップＳ２４および図１２Ｏ）
互いに接合された半導体基板Ｗおよび基体１４０にダイシングソー等で切れ込みを入れて，個々の加速度センサ１００に分離する。

（ヒロック発生防止の詳細）
以下，配線層１５２の構成材料をＮｄ含有Ａｌとすることによるヒロック発生防止の詳細を説明する。
ここでいうヒロックとは，配線１５６に形成される例えば，半球状の突起物をいう。配線１５６等が加熱されることで圧縮応力が発生する。この圧縮応力によって配線１５６等が塑性変形することで，ヒロックが発生する。

配線１５６にヒロックが発生すると，配線１５６上の保護層１５３に応力が印加される。そのため，保護層１５３が破壊されたり，強度が低下したりする可能性がある（例えば，保護層１５３にヒビが入る）。また，保護層１５３の強度が低下すると，その後の接合部１２０の作成のためのエッチング時に，保護層１５３による配線１５６の保護が不十分となる可能性がある。即ち，接合部１２０のエッチング材料によって，配線１５６がエッチングされて断線し，加速度センサ１００の動作不良を招くおそれがある。なお，第１，第２の構造体１１０，１３０等の作成時には，保護層１５３上にレジストを形成することで，配線１５６を保護することが可能である。
保護層１５３が破壊されたり，強度が低下したりしなくても，配線１５６が断線する可能性がある。即ち，ヒロックの発生によって，配線１５６が大きく変形して，断線する可能性がある。

保護層１５３を厚くすることで，その強度を増大し，ヒロック発生の影響を低減することも可能である。しかしながら，保護層１５３を厚くすると，保護層１５３の内部応力が加速度センサ１００に与える影響も増大する。
保護層１５３の膜厚を大きくすると，保護層１５３が形成されている第１の構造体１１０，特に，接続部（梁）１１３に撓みが発生する。この撓みは，加速度センサ１００による加速度の検出の障害となる可能性がある。
また，保護層１５３の膜厚を大きくすると，接続部（梁）１１３が実質的に厚くなり，かつ接続部（梁）１１３の表面とピエゾ抵抗素子Ｒとの距離が大きくなる。これらは，ピエゾ抵抗素子Ｒに印加される応力の低下，ひいては加速度センサ１０の感度の低下を招く原因となる。

本実施形態では，配線層１５２の構成材料にＮｄ含有Ａｌを用いることで，配線１５６へのヒロックの発生を防止し，保護層１５３の膜厚増大を不要としている。
配線１５６の構成材料が純Ａｌの場合，加熱による温度上昇により，配線１５６内の内部応力は引張応力から圧縮応力へと変化する。この圧縮応力がある値（ヒロック発生応力）より大きくなると，配線１５６の塑性変形が開始される。圧縮応力により配線１５６の構成原子が移動し（いわゆるクリープ），集まることで，ヒロックが形成される。
このヒロック発生応力は温度依存性があり，温度が高くなると小さくなる。また，ヒロック発生応力は，いわゆる降伏応力より大きい。即ち，圧縮応力が降伏応力を超えても直ちにヒロックが形成される訳ではない。

配線１５６の構成材料をＡｌＮｄ合金とすると，昇温時に配線１５６内のＮｄが再結晶化し析出する。この析出によって配線１５６の構造が再構成され，配線１５６内の内部応力が低減される。この結果，配線１５６内での圧縮応力によるヒロックの発生が防止される。
以上のように，ＡｌにＮｄを添加することで，昇温時にＮｄの再結晶化がなされ，内部応力が緩和されることで，配線層１５２へのヒロックの発生が防止される。

ＡｌへのＮｄの添加量は，１．５〜１０ａｔ％が好ましく，２〜３ａｔ％がより好ましい。Ｎｄの添加量が小さいと，内部応力の緩和が不十分となり，ヒロックが発生する可能性がある。一方，Ｎｄの添加量が大きいと，配線１５６の内部抵抗および硬さが大きくなって，好ましくない。

配線１５６の構成材料をＡｌＮｄ合金とすることは，配線層を多層化したときにより有効である。
多層化した配線層でヒロックが発生すると，配線層間の絶縁膜，最外周の保護膜が破壊されたり，強度が低下したりする可能性がある。絶縁膜，保護膜の強度低下は，第１，第２の構造体１１０，１３０等の作成のためのエッチング時に，配線の保護が不十分となり，配線の断線，配線間の絶縁不良を招くおそれがある。例えば，上下の配線が交差している箇所で，ヒロックが発生すると，上下の配線間で絶縁不良が生じる可能性が大きい。
以上のように，配線１５６，１５６ａの構成材料をＡｌＮｄ合金とすることで，配線層の多層化に効果的に対応することが可能となる。

（実施例）
配線層１５２の構成材料と，ヒロックの発生の有無につき実験的検討を加えた。
具体的には，シリコン基板にＮｄ含有Ａｌ膜を形成し，熱処理によるヒロックの発生の有無を確認した。熱処理条件として温度４００℃，処理時間１時間とした。ヒロックの有無は，光学顕微鏡により観察した。
Ｎｄの含有率が０ａｔ％（純Ａｌ），１．３ａｔ％では，ヒロックの発生が観察された。一方，Ｎｄの含有率が２．０ａｔ％では，ヒロックの発生が観察されなかった。この結果から，Ｎｄの含有率が１．５ａｔ％程度以上でヒロックの低減が可能と考えられる。
Ｎｄの含有率を２．０ａｔ％，処理温度を３０分として，温度を２００℃，３００℃，４００℃，４３０℃と変化させた場合，いずれの温度でもヒロックの発生が観察されなかった。

以上の知見に基づき，Ｎｄの含有率が２．０ａｔ％のＡｌ膜を配線層１５２として加速度センサ１００を作成した。この結果，配線１５６が第１，第２の構造体１１０，１３０等の作成時に断線等することなく良好な結果が得られた。このときの配線層１５２の膜厚は１００ｎｍ，配線１５６の幅は６μｍ，保護層１５３は膜厚２００μｍのＳｉＮとした。
これに対して，純Ａｌを配線層１５２として加速度センサ１００を作成した場合には，配線１５６に断線が生じる場合があった。

（その他の実施形態）
本発明の実施形態は上記の実施形態に限られず拡張，変更可能であり，拡張，変更した実施形態も本発明の技術的範囲に含まれる。
例えば，Ａｌ−Ｎｄに替えて，Ａｌ−Ｔａ，Ｔｉ，Ｃｒ，またはＭｏ等の材料を用いることができる。即ち，ＡｌＴａ等の合金を配線層１５２として用いることができる。既述のように，Ｎｄは昇温時の再結晶化による内部応力の緩和によって，配線層１５２へのヒロックの発生を防止する。このような内部応力の緩和が可能な材料はＮｄに限られない。

本発明の一実施形態に係る加速度センサを表す斜視図である。 図1の加速度センサを分解した状態を表す分解斜視図である。 図１の加速度センサを上面から見た状態を表す上面図である。 図１の加速度センサを切断した状態を表す一部断面図である。 本発明の変形例に係る加速度センサを表す一部断面図である。 交差する配線を上方から見た状態を表す上面図である。 交差する配線の断面状態を表す断面図である。 交差角θを９０°からずらした配線を上方から見た状態を表す上面図である。 交差角θを９０°からずらした配線を上方から見た状態を表す上面図である。 交差する配線を上から見た状態を表す上面図である。 交差する配線を上から見た状態を表す上面図である。 交差する配線を上から見た状態を表す上面図である。 突出部を有し，交差する配線の交差部分を上から見た状態を表す上面図である。 図９Ａの配線の一方のみを上から見た状態を表す上面図である。 図９Ａの配線を切断した状態を表す断面図である。 曲線状の突出部を有する配線を上から見た状態を表す上面図である。 交差する配線の交差部分を上から見た状態を表す上面図である。 図９Ｅの配線の一方のみを上から見た状態を表す上面図である。 交差する配線の交差部分を上から見た状態を表す上面図である。 図９Ｇの配線の一方のみを上から見た状態を表す上面図である。 交差する配線の交差部分を上から見た状態を表す上面図である。 ピエゾ抵抗素子の抵抗からＸ軸方向での加速度を検出するための検出回路の構成例を示す回路図である。 ピエゾ抵抗素子の抵抗からＹ軸方向での加速度を検出するための検出回路の構成例を示す回路図である。 ピエゾ抵抗素子の抵抗からＺ軸方向での加速度を検出するための検出回路の構成例を示す回路図である。 加速度センサの作成手順の一例を表すフロー図である。 図１１の作成手順における加速度センサの状態を表す断面図である。 図１１の作成手順における加速度センサの状態を表す断面図である。 図１１の作成手順における加速度センサの状態を表す断面図である。 図１１の作成手順における加速度センサの状態を表す断面図である。 図１１の作成手順における加速度センサの状態を表す断面図である。 図１１の作成手順における加速度センサの状態を表す断面図である。 図１１の作成手順における加速度センサの状態を表す断面図である。 図１１の作成手順における加速度センサの状態を表す断面図である。 図１１の作成手順における加速度センサの状態を表す断面図である。 図１１の作成手順における加速度センサの状態を表す断面図である。 図１１の作成手順における加速度センサの状態を表す断面図である。 図１１の作成手順における加速度センサの状態を表す断面図である。 図１１の作成手順における加速度センサの状態を表す断面図である。 図１１の作成手順における加速度センサの状態を表す断面図である。 図１１の作成手順における加速度センサの状態を表す断面図である。

符号の説明

１００ 加速度センサ
１１０ 第１の構造体
１１１ 固定部
１１２ 変位部
１１３ 接続部
１１５ 開口部
１１６ 拡散層
１２０ 接合部
１２１ 接合部
１２２ 接合部
１３０ 第２の構造体
１３１ 台座
１３２（１３２a-１３３ｅ） 重量部
１３３ 開口部
１３４ 突出部
１４０ 基体
１４１ 接合防止層
１５０ 配線構造
１５１ 絶縁層
１５２ 配線層
１５３ 保護層
１５４ コンタクトホール
１５５ 層間接続導体
１５６ 配線
１５７ ボンディングパッド
１５８ パッド開口
Ｒｘ１-Ｒｘ４，Ｒｙ１-Ｒｙ４，Ｒｚ１-Ｒｚ４ ピエゾ抵抗素子

Claims (17)

1. 開口を有する固定部と，この開口内に配置され，かつ前記固定部に対して変位する変位部と，前記固定部と前記変位部とを接続する接続部と，を有し，かつ平板状の第１の半導体材料から一体的に構成される第１の構造体と，
   前記変位部に接合される重量部と，前記重量部を囲んで配置され，かつ前記固定部に接合される台座と，を有し，第２の半導体材料から構成され，かつ前記第１の構造体に積層して配置される第２の構造体と，
   前記接続部に配置される拡散層から構成されるピエゾ抵抗素子と，
   前記拡散層を被覆する第１の絶縁層と，
   前記第１の絶縁層を貫通して前記拡散層に接続される層間接続導体と，前記絶縁層上に配置されて前記層間接続導体に接続される第１の配線と，を有し，かつＡｌとＮｄとを含む導体部と，
   前記導体部を被覆する第２の絶縁層と，
   を具備することを特徴とする加速度センサ。
2. 前記導体部と前記第２の絶縁層との間に配置される第３の絶縁層と，
   前記第３の絶縁層と前記第２の絶縁層との間に配置される第２の配線と，
   をさらに具備することを特徴とする請求項１記載の加速度センサ。
3. 前記第１，第２の配線の交差する角度が９０°と異なる
   ことを特徴とする請求項２記載の加速度センサ。
4. 前記第１の配線が，前記第２の配線と交差する部分に，突出部を有する
   ことを特徴とする請求項２記載の加速度センサ。
5. 前記突出部が，
   前記第１の配線の配線方向に対応する第１の辺と，前記第１の配線の配線方向に対応しない第２，第３の辺と，を有する第１の三角形状と，
   前記第２の辺に配置され，第４，第５の辺を有する第２の三角形状と，
   前記第３の辺に配置され，第６，第７の辺を有する第３の三角形状と，
   前記第４〜第７の辺にそれぞれ配置される第４〜第７の三角形状と，を有する
   ことを特徴とする請求項４記載の加速度センサ。
6. 前記導体部のＮｄ含有量が，１．５ａｔ％以上１０ａｔ％以下である
   ことを特徴とする請求項１記載の加速度センサ。
7. 前記第１，第２の半導体材料がいずれもシリコンである
   ことを特徴とする請求項１記載の加速度センサ。
8. 第1の半導体材料からなる第1の層，酸化物からなる第２の層，および第２の半導体材料からなる第３の層が順に積層されてなる半導体基板の前記第１の層に不純物を拡散させて，ピエゾ抵抗素子たる拡散層を形成するステップと，
   前記第１の層上に，第１の絶縁層を形成するステップと，
   前記第１の絶縁層に，前記拡散層に通じる開口を形成するステップと，
   前記第１の絶縁層を貫通して前記拡散層に接続される層間接続導体と，前記絶縁層上に配置されて前記層間接続導体に接続される第１の配線と，を有し，かつＡｌとＮｄとを含む導体部を形成するステップと，
   前記導体部を被覆する第２の絶縁層を形成するステップと，
   前記半導体基板を熱処理して，前記拡散層と，前記層間接続導体とをオーム性接触させるステップと，
   を具備することを特徴とする加速度センサの製造方法。
9. 前記第１の層をエッチングして，開口を有する固定部と，この開口内に配置され，かつ前記固定部に対して変位する変位部と，前記固定部と前記変位部とを接続する接続部と，を有する第１の構造体を形成するステップと，
   前記第２の層をエッチングして，前記変位部に接合される重量部と，前記重量部を囲んで配置され，かつ前記固定部に接合される台座と，を有する第２の構造体を形成するステップと，
   をさらに具備することを特徴とする請求項８記載の加速度センサの製造方法。
10. 前記導体部上に，第３の絶縁層を形成するステップと，
    前記第３の絶縁層上に，第２の配線を形成するステップと，
    をさらに具備することを特徴とする請求項８記載の加速度センサの製造方法。
11. 前記第１，第２の配線の交差する角度が９０°と異なる
    ことを特徴とする請求項８記載の加速度センサの製造方法。
12. 前記第１の配線が，前記第２の配線と交差する部分に，突出部を有する
    ことを特徴とする請求項８記載の加速度センサの製造方法。
13. 前記突出部が，
    前記第１の配線の配線方向に対応する第１の辺と，前記第１の配線の配線方向に対応しない第２，第３の辺と，を有する第１の三角形状と，
    前記第２の辺に配置され，第４，第５の辺を有する第２の三角形状と，
    前記第３の辺に配置され，第６，第７の辺を有する第３の三角形状と，
    前記第４〜第７の辺にそれぞれ配置される第４〜第７の三角形状と，を有する
    ことを特徴とする請求項１２記載の加速度センサの製造方法。
14. 前記導体部のＮｄ含有量が，１．５ａｔ％以上である
    ことを特徴とする請求項８記載の加速度センサの製造方法。
15. 前記熱処理温度が，３８０℃以上である
    ことを特徴とする請求項８記載の加速度センサの製造方法。
16. 前記第２の絶縁膜の形成時の温度が，３００℃以上である
    ことを特徴とする請求項８記載の加速度センサの製造方法。
17. 前記第１，第２の半導体材料がいずれもシリコンである
    ことを特徴とする請求項８記載の加速度センサの製造方法。

Images