(実施形態1)
以下、本実施形態のセンサエレメントについて図1〜図12を参照しながら説明する。
本実施形態のセンサエレメントは、加速度センサエレメントであり、図1(c)および図2に示すように後述のセンシング部が形成されたセンサ基板(センサ本体)1と、センサ基板1のセンシング部に電気的に接続される貫通孔配線24を有しセンサ基板1の一表面側(図1(c)の上面側)に封着された貫通孔配線形成基板(第1のパッケージ用基板部)2と、センサ基板1の他表面側(図1(c)の下面側)に封着されたカバー基板(第2のパッケージ用基板部)3とを備えている。ここにおいて、センサ基板1および貫通孔配線形成基板2およびカバー基板3の外周形状は矩形状であり、貫通孔配線形成基板2およびカバー基板3はセンサ基板1と同じ外形寸法に形成されている。なお、図1(c)は図2のA−A’概略断面に対応する図である。
上述のセンサ基板1は、シリコン基板からなる支持基板10a上のシリコン酸化膜からなる絶縁層(埋込酸化膜)10b上にn形のシリコン層(活性層)10cを有するSOIウェハを加工することにより形成してあり、貫通孔配線形成基板2は第1のシリコンウェハを加工することにより形成し、カバー基板3は第2のシリコンウェハを加工することにより形成してある。ここで、なお、本実施形態では、SOIウェハにおける支持基板10aの厚さを300μm〜500μm程度、絶縁層10bの厚さを0.3μm〜1.5μm程度、シリコン層10cの厚さを4μm〜10μm程度とし、また、第1のシリコンウェハの厚さを200μm〜300μm程度、第2のシリコンウェハの厚さを100〜300μm程度としてあるが、これらの数値は特に限定するものではない。また、SOIウェハの主表面であるシリコン層10cの表面は(100)面としてある。
センサ基板1は、図5〜図7に示すように、枠状(本実施形態では、矩形枠状)のフレーム部11を備え、フレーム部11の内側に配置される重り部12が一表面側(図1(c)および図5(b)の上面側)において可撓性を有する4つの短冊状の撓み部13を介してフレーム部11に揺動自在に支持されている。言い換えれば、センサ基板1は、枠状のフレーム部11の内側に配置される重り部12が重り部12から四方へ延長された4つの撓み部13を介してフレーム部11に揺動自在に支持されている。ここで、フレーム部11は、上述のSOIウェハの支持基板10a、絶縁層10b、シリコン層10cそれぞれを利用して形成してある。これに対して、撓み部13は、上述のSOIウェハにおけるシリコン層10cを利用して形成してあり、フレーム部11よりも十分に薄肉となっている。
重り部12は、上述の4つの撓み部13を介してフレーム部11に支持された直方体状のコア部12aと、センサ基板1の上記一表面側から見てコア部12aの四隅それぞれに連続一体に連結された直方体状の4つの付随部12bとを有している。言い換えれば、重り部12は、フレーム部11の内側面に一端部が連結された各撓み部13の他端部が外側面に連結されたコア部12aと、コア部12aと一体に形成されコア部12aとフレーム部11との間の空間に配置される4つの付随部12bとを有している。つまり、各付随部12bは、センサ基板1の上記一表面側から見て、フレーム部11とコア部12aと互いに直交する方向に延長された2つの撓み部13,13とで囲まれる空間に配置されており、各付随部12bそれぞれとフレーム部11との間にはスリット14が形成され、撓み部13を挟んで隣り合う付随部12b間の間隔が撓み部13の幅寸法よりも長くなっている。ここにおいて、コア部12aは、上述のSOIウェハの支持基板10a、絶縁層10b、シリコン層10cそれぞれを利用して形成し、各付随部12bは、SOIウェハの支持基板10aを利用して形成してある。しかして、センサ基板1の上記一表面側において各付随部12bの表面は、コア部12aの表面を含む平面からセンサ基板1の上記他表面側(図1(c)および図5(b)の下面側)へ離間して位置している。なお、センサ基板1の上述のフレーム部11、重り部12、各撓み部13は、リソグラフィ技術およびエッチング技術を利用して形成すればよい。
ところで、図5(a),(b)それぞれの右下に示したように、センサ基板1の上記一表面に平行な面内でフレーム部11の一辺に沿った一方向をx軸の正方向、この一辺に直交する辺に沿った一方向をy軸の正方向、センサ基板1の厚み方向の一方向をz軸の正方向と規定すれば、重り部12は、x軸方向に延長されてコア部12aを挟む2つ1組の撓み部13,13と、y軸方向に延長されてコア部12aを挟む2つ1組の撓み部13,13とを介してフレーム部11に支持されていることになる。なお、上述のx軸、y軸、z軸の3軸により規定した直交座標では、センサ基板1において上述のシリコン層10cにより形成された部分の表面における重り部12の中心位置を原点としている。
重り部12のコア部12aからx軸の正方向に延長された撓み部13(図5(a)の右側の撓み部13)は、コア部12a近傍に2つ1組のピエゾ抵抗Rx2,Rx4が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz2が形成されている。一方、重り部12のコア部12aからx軸の負方向に延長された撓み部13(図5(a)の左側の撓み部13)は、コア部12a近傍に2つ1組のピエゾ抵抗Rx1,Rx3が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz3が形成されている。ここに、コア部12a近傍に形成された4つのピエゾ抵抗Rx1,Rx2,Rx3,Rx4は、x軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部13の長手方向に一致するように形成してあり、図8における左側のブリッジ回路Bxを構成するように配線(センサ基板1に形成されている拡散層配線、金属配線17など)によって接続されている。なお、ピエゾ抵抗Rx1〜Rx4は、x軸方向の加速度がかかったときに撓み部13において応力が集中する応力集中領域に形成されている。
また、重り部12のコア部12aからy軸の正方向に延長された撓み部13(図5(a)の上側の撓み部13)はコア部12a近傍に2つ1組のピエゾ抵抗Ry1,Ry3が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz1が形成されている。一方、重り部12のコア部12aからy軸の負方向に延長された撓み部13(図5(a)の下側の撓み部13)はコア部12a近傍に2つ1組のピエゾ抵抗Ry2,Ry4が形成されるとともに、フレーム部11側の端部に1つのピエゾ抵抗Rz4が形成されている。ここに、コア部12a近傍に形成された4つのピエゾ抵抗Ry1,Ry2,Ry3,Ry4は、y軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部13の長手方向に一致するように形成してあり、図8における中央のブリッジ回路Byを構成するように配線(センサ基板1に形成されている拡散層配線、金属配線17など)によって接続されている。なお、ピエゾ抵抗Ry1〜Ry4は、y軸方向の加速度がかかったときに撓み部13において応力が集中する応力集中領域に形成されている。
また、フレーム部11近傍に形成された4つのピエゾ抵抗Rz1,Rz2,Rz3,Rz4は、z軸方向の加速度を検出するために形成されたものであり、図8における右側のブリッジ回路Bzを構成するように配線(センサ基板1に形成されている拡散層配線、金属配線17など)によって接続されている。ただし、2つ1組となる撓み部13,13のうち一方の組の撓み部13,13に形成したピエゾ抵抗Rz1,Rz4は長手方向が撓み部13,13の長手方向と一致するように形成されているのに対して、他方の組の撓み部13,13に形成したピエゾ抵抗Rz2,Rz3は長手方向が撓み部13,13の幅方向(短手方向)と一致するように形成されている。
なお、図1〜図3および図5では、センサ基板1における金属配線17のうち第1の接続用接合金属層19近傍の部位のみを図示してあり、拡散層配線の図示は省略してある。
ここで、センサ基板1の動作の一例について説明する。
いま、センサ基板1に加速度がかかっていない状態で、センサ基板1に対してx軸の正方向に加速度がかかったとすると、x軸の負方向に作用する重り部12の慣性力によってフレーム部11に対して重り部12が変位し、結果的にx軸方向を長手方向とする撓み部13,13が撓んで当該撓み部13,13に形成されているピエゾ抵抗Rx1〜Rx4の抵抗値が変化することになる。この場合、ピエゾ抵抗Rx1,Rx3は引張応力を受け、ピエゾ抵抗Rx2,Rx4は圧縮応力を受ける。一般的にピエゾ抵抗は引張応力を受けると抵抗値(抵抗率)が増大し、圧縮応力を受けると抵抗値(抵抗率)が減少する特性を有しているので、ピエゾ抵抗Rx1,Rx3は抵抗値が増大し、ピエゾ抵抗Rx2,Rx4は抵抗値が減少することになる。したがって、図8に示した一対の入力端子VDD,GND間に外部電源から一定の直流電圧を印加しておけば、図8に示した左側のブリッジ回路Bxの出力端子X1,X2間の電位差がx軸方向の加速度の大きさに応じて変化する。同様に、y軸方向の加速度がかかった場合には図8に示した中央のブリッジ回路Byの出力端子Y1,Y2間の電位差がy軸方向の加速度の大きさに応じて変化し、z軸方向の加速度がかかった場合には図8に示した右側のブリッジ回路Bzの出力端子Z1,Z2間の電位差がz軸方向の加速度の大きさに応じて変化する。しかして、上述のセンサ基板1は、各ブリッジ回路Bx〜Bzそれぞれの出力電圧の変化を検出することにより、当該センサ基板1に作用したx軸方向、y軸方向、z軸方向それぞれの加速度を検出することができる。本実施形態では、重り部12と各撓み部13とで可動部を構成しており、各ピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4それぞれが、センサ基板1におけるセンシング部を構成している。
ところで、センサ基板1は、図8に示すように、上述の3つのブリッジ回路Bx,By,Bzに共通の2つの入力端子VDD,GNDと、ブリッジ回路Bxの2つの出力端子X1,X2と、ブリッジ回路Byの2つの出力端子Y1,Y2と、ブリッジ回路Bzの2つの出力端子Z1,Z2とを備えており、これらの各入力端子VDD,GNDおよび各出力端子X1,X2,Y1,Y2,Z1,Z2が、上記一表面側(つまり、貫通孔配線形成基板2側)に第1の接続用接合金属層19として設けられており、貫通孔配線形成基板2に形成された貫通孔配線24と電気的に接続されている。すなわち、センサ基板1には、8つの第1の接続用接合金属層19が形成され、貫通孔配線形成基板2には、8つの貫通孔配線24が形成されている。なお、8つの第1の接続用接合金属層19は、外周形状が矩形状(本実施形態では、正方形状)であり、フレーム部11の周方向に離間して配置されている(矩形枠状のフレーム部11の4辺それぞれに2つずつ配置されている)。
また、センサ基板1のフレーム部11上には、フレーム部11よりも開口面積が大きな枠状(矩形枠状)の第1の封止用接合金属層18が形成されており、上述の8つの第1の接続用接合金属層19は、フレーム部11において第1の封止用接合金属層18よりも内側に配置されている。要するに、センサ基板1は、第1の封止用接合金属層18の幅寸法をフレーム部11の幅寸法に比べて小さく設定し、第1の封止用接合金属層18と各接続用接合金属層19とを同一平面上に形成してある。
ここにおいて、センサ基板1は、上記一表面側において上記シリコン層10c上にシリコン酸化膜とシリコン窒化膜との積層膜からなる絶縁膜16が形成されており、第1の接続用接合金属層19および第1の封止用接合金属層18および金属配線17は絶縁膜16の同一レベル面上に同一厚さで形成されている。
また、第1の封止用接合金属層18および第1の接続用接合金属層19は、接合用のAu膜と絶縁膜16との間に密着性改善用のTi膜を介在させてある。言い換えれば、第1の封止用接合金属層18および第1の接続用接合金属層19は、絶縁膜16の同一レベル面上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されている。要するに、第1の接続用接合金属層19と第1の封止用接合金属層18とは同一の金属材料により形成されているので、第1の接続用接合金属層19と第1の封止用接合金属層18とを同時に形成することができるとともに、第1の接続用接合金属層19と第1の封止用接合金属層18とを同じ厚さに形成することができる。ここで、第1の封止用接合金属層18および第1の接続用接合金属層19は、Ti膜の膜厚を30nm、Au膜の膜厚を500nmに設定してあり、金属配線17の膜厚は1μmに設定してあるが、これらの数値は一例である。なお、本実施形態では、第1の接続用接合金属層19におけるAu膜が第1の接続用Au膜を構成し、第1の封止用接合金属層18におけるAu膜が第1の封止用Au膜を構成している。ここにおいて、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、本実施形態では、各Au膜と絶縁膜16との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。
上述の各ピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4および上記各拡散層配線は、上記シリコン層10cにおけるそれぞれの形成部位に適宜濃度のp形不純物をドーピングすることにより形成されており、上述の金属配線17は、絶縁膜16上にスパッタ法や蒸着法などにより成膜した金属膜(例えば、Al膜、Al合金膜など)をリソグラフィ技術およびエッチング技術を利用してパターニングすることにより形成されており、金属配線17は絶縁膜16に設けたコンタクトホールを通して拡散層配線と電気的に接続されている。また、第1の接続用接合金属層19と金属配線17とは、第1の接続用接合金属層19における金属配線17との接続部位19b(図3(b)参照)が、貫通孔配線形成基板2におけるセンサ基板1との対向面に形成された後述の変位空間形成用凹部21内に位置する形で電気的に接続されている。
貫通孔配線形成基板2は、図9〜図11に示すように、センサ基板1側(図1(c)における下面側)の表面に、センサ基板1の重り部12と各撓み部13とで構成される可動部の変位空間を確保する上述の変位空間形成用凹部21が形成されるとともに、変位空間形成用凹部21の周部に厚み方向に貫通する複数(本実施形態では、8つ)の貫通孔22が形成されており、厚み方向の両面と各貫通孔22の内面とに跨って熱絶縁膜(シリコン酸化膜)からなる絶縁膜23が形成され、貫通孔配線24と貫通孔22の内面との間に絶縁膜23の一部が介在している。ここにおいて、貫通孔配線形成基板2の8つの貫通孔配線24は当該貫通孔配線形成基板2の周方向に離間して形成されている。また、貫通孔配線24の材料としては、Cuを採用しているが、Cuに限らず、例えば、Niなどを採用してもよい。
また、貫通孔配線形成基板2は、センサ基板1側の表面において変位空間形成用凹部21の周部に、各貫通孔配線24それぞれと電気的に接続された複数(本実施形態では、8つ)の第2の接続用接合金属層29が形成されている。貫通孔配線形成基板2は、センサ基板1側の表面の周部には、全周に亘って枠状(矩形枠状)の第2の封止用接合金属層28が形成されており、上述の8つの第2の接続用接合金属層29は、外周形状が細長の長方形状であり、第2の封止用接合金属層28よりも内側に配置されている。ここにおいて、第2の接続用接合金属層29は、長手方向の一端部が貫通孔配線24と接合されて電気的に接続されており、他端側の部位がセンサ基板1の金属配線17よりも外側でセンサ基板1の第1の接続用接合金属層19と接合されて電気的に接続されるように配置してある。要するに、貫通孔配線形成基板2の周方向において貫通孔配線24と当該貫通孔配線24に対応する第1の接続用接合金属層19との位置をずらしてあり、第2の接続用接合金属層29を、長手方向が第2の封止用接合金属層28の周方向に一致し且つ貫通孔配線24と第1の接続用接合金属層19とに跨る形で配置してある。
また、第2の封止用接合金属層28および第2の接続用接合金属層29は、接合用のAu膜と絶縁膜23との間に密着性改善用のTi膜を介在させてある。言い換えれば、第2の封止用接合金属層28および第2の接続用接合金属層29は、絶縁膜23の同一レベル面上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されている。要するに、第2の接続用接合金属層29と第2の封止用接合金属層28とは同一の金属材料により形成されているので、第2の接続用接合金属層29と第2の封止用接合金属層28とを同時に形成することができるとともに、第2の接続用接合金属層29と第2の封止用接合金属層28とを同じ厚さに形成することができる。ここで、第2の封止用接合金属層28および第2の接続用接合金属層29は、Ti膜の膜厚を30nm、Au膜の膜厚を500nmに設定してあるが、これらの数値は一例である。なお、本実施形態では、第2の接続用接合金属層29におけるAu膜が第2の接続用Au膜を構成し、第2の封止用接合金属層28におけるAu膜が第2の封止用Au膜を構成している。ここにおいて、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、本実施形態では、各Au膜と絶縁膜23との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。
また、貫通孔配線形成基板2におけるセンサ基板1側とは反対側の表面には、各貫通孔配線24それぞれと電気的に接続された複数の外部接続用電極25が形成されている。なお、各外部接続用電極25の外周形状は矩形状となっている。
カバー基板3は、図12に示すように、センサ基板1との対向面に、重り部12の変位空間を形成する所定深さ(例えば、5μm〜10μm程度)の凹部31を形成してある。ここにおいて、凹部31は、リソグラフィ技術およびエッチング技術を利用して形成してある。なお、本実施形態では、カバー基板3におけるセンサ基板1との対向面に、重り部12の変位空間を形成する凹部31を形成してあるが、重り部12のコア部12aおよび各付随部12bのうち支持基板10aを利用して形成されている部分の厚さを、フレーム部11において支持基板10aを利用して形成されている部分の厚さに比べて、センサ基板1の厚み方向への重り部12の許容変位量分だけ薄くするようにすれば、カバー基板3に凹部31を形成しなくても、センサ基板1の上記他表面側には上記他表面に交差する方向への重り部12の変位を可能とする隙間が重り部12とカバー基板3との間に形成される。
ところで、上述の加速度センサエレメントにおけるセンサ基板1と貫通孔配線形成基板2とは、第1の封止用接合金属層18と第2の封止用接合金属層28とが接合されるとともに、第1の接続用接合金属層19と第2の接続用接合金属層29とが接合され、センサ基板1とカバー基板3とは、互いの対向面の周部同士が接合されている。また、本実施形態の加速度センサエレメントは、図1(a)〜(c)に示すように、上述のSOIウェハにセンサ基板1を複数形成したセンサウェハ10と、上述の第1のシリコンウェハに貫通孔配線形成基板2を複数形成した第1のパッケージウェハ20と、上述の第2のシリコンウェハにカバー基板3を複数形成した第2のパッケージウェハ30とをウェハレベルで接合することでウェハレベルパッケージ構造体100を形成してから、センサ基板1のサイズに基づいて規定した所望のサイズにダイシング工程により分割されている(図1(c)の加速度センサエレメントは図1(a)に示すウェハレベルパッケージ構造体100のうち丸Aで囲んだ部分の断面に相当している)。したがって、貫通孔配線形成基板2とカバー基板3とがセンサ基板1と同じ外形サイズとなり、小型のチップサイズパッケージを実現できるとともに、製造が容易になる。なお、上述の説明から分かるように、第1のパッケージウェハ20は、センサ基板1に対応する領域ごとにセンサ基板1のセンシング部に電気的に接続される貫通孔配線24が形成されている。
ここにおいて、本実施形態では、センサウェハ10と第1のパッケージウェハおよび第2のパッケージウェハ30との接合方法として、センサ基板1の残留応力を少なくするためにより低温での接合が可能な常温接合法を採用している。常温接合法では、接合前に互いの接合表面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合表面の清浄化・活性化を行ってから、接合表面同士を接触させ、常温下で接合する。本実施形態では、上述の常温接合法により、常温下で適宜の荷重を印加して、第1の封止用接合金属層18と第2の封止用接合金属層28とを直接接合するのと同時に、第1の接続用接合金属層19と第2の接続用接合金属層29とを直接接合しており、また、上述の常温接合法により、常温下でセンサ基板1のフレーム部11とカバー基板3の周部とを直接接合している。
しかして、本実施形態におけるウェハレベルパッケージ構造体100では、センサウェハ10と第1のパッケージウェハ20との封止用接合金属層18,28同士(つまり、封止用Au膜同士)および接続用接合金属層19,29同士(つまり、接続用Au膜同士)が直接接合されており、センサウェハ10と第2のパッケージウェハ30とが常温接合法のような低温プロセスで直接接合されており、センサウェハ10と第1のパッケージウェハ20および第2のパッケージウェハ30とを半田リフローのような熱処理を必要とする方法により接合する場合に比べて、センシング部を構成するピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4が熱応力の影響を受けにくくなるという利点がある。また、本実施形態では、センサ基板1と貫通孔配線形成基板2およびカバー基板3とが同じ半導体材料であるSiにより形成されているので、センサ基板1と貫通孔配線形成基板2およびカバー基板3との線膨張率差に起因した応力(センサ基板1における残留応力)が上記ブリッジ回路の出力信号に与える影響を低減でき、貫通孔配線形成基板2およびカバー基板3がセンサ基板1と異なる材料により形成されている場合に比べて、センサ特性のばらつきを低減することができる。なお、センサ基板1は、SOIウェハを加工して形成してあるが、SOIウェハに限らず、例えば、シリコンウェハを加工して形成してもよい。
以上説明した本実施形態におけるウェハレベルパッケージ構造体100および加速度センサエレメントでは、センサウェハ10と貫通孔配線24が形成された第1のパッケージウェハ20とを接合する際に、センサウェハ10と第1のパッケージウェハ20との封止用接合金属層18,28同士および接続用接合金属層19,29同士を介在物なしに直接接合する製造プロセスを採用することができ、従来のように接合箇所ごとに半田を供給してからリフローのような熱処理を行う製造プロセスを採用する場合に比べて、製造プロセスの簡略化を図れ、また、封止用接合金属層18,28同士および接続用接合金属層19,29同士を直接接合する方法として常温接合法のような低温プロセスを採用することができ、プロセス温度の低温化を図れる。
また、本実施形態では、第1の封止用接合金属層18と第1の接続用接合金属層19とが、センサウェハ10の同一レベル面(センサウェハ10の厚み方向に直交する同一レベル面)上に同一厚さで形成されるとともに、第2の封止用接合金属層28と第2の接続用接合金属層29とが、貫通孔配線24が形成された第1のパッケージウェハ20の同一レベル面(第1のパッケージウェハ20の厚み方向に直交する同一レベル面)上に同一厚さで形成されているので、封止用接合金属層18,28同士の接合信頼性および接続用接合金属層19,29同士の接合信頼性を高めることが可能になるとともに、センサウェハ10と第1のパッケージウェハ20との接合時の荷重の制御が容易になる。
ここにおいて、本願発明者らは、封止用接合金属層18,28同士および接続用接合金属層19,29同士を接合する接合工程の歩留りを向上するために、封止用接合金属層18,28および接続用接合金属層19,29のAu膜の膜厚について検討した。具体的には、センサウェハ10の基礎となるSOIウェハと同じ仕様のSOIウェハの一表面側の全面に絶縁膜(センサウェハ10の絶縁膜16と同じ条件で成膜した絶縁膜)とTi膜とAu膜とを積層した接合試験用SOIウェハと、第1のパッケージウェハ20の基礎となるシリコンウェハと同じ仕様のシリコンウェハの一表面側の全面に絶縁膜(第1のパッケージウェハ20の絶縁膜23と同じ条件で成膜した絶縁膜)とTi膜とAu膜とを積層した接合試験用シリコンウェハとをAu膜厚(Au膜の膜厚)を同じとして種々のAu膜厚について用意して常温接合法による接合工程を行ってから、超音波顕微鏡法によって接合試験用SOIウェハと接合試験用シリコンウェハとの接合面積がウェハ面積に占める割合を接合面積率として評価した。その結果、図4に示すように、Au膜厚の増加とともに接合面積率が減少し、Au膜厚が500nm以下であれば、接合面積率として90%よりも大きな値が得られるという知見を得た。ところで、センサエレメントの製造にあたっての総合歩留りを向上するためには、各工程ごとの歩留りを向上する必要があり、各工程ごとの歩留りを90%以上の値にすることが望ましいが、図4の結果から、封止用接合金属層18,28同士および接続用接合金属層19,29同士を接合する接合工程の歩留りを90%以上とするためには、Au膜厚を500nm以下に設定すればよいことが分かる。なお、図4の結果において、Au膜厚が増加するにつれて接合面積率が減少しているのは、Au膜の表面が粗くなって接合不良が起こりやすくなるためであると推測される。また、Au膜厚の下限値については、Au膜厚が薄くなりすぎると、Au膜の膜連続性が低下して抵抗が高くなったり、接続用接合金属層19,29間で導通不良が起こりやすくなるので、10nm以上に設定することが望ましい。
また、本実施形態では、センサウェハ10の一表面側(図1(c)の上面側)とは反対の他表面側(図1(c)の下面側)に接合する第2のパッケージウェハ30とが常温接合法のような低温プロセスにより直接接合されているので、センサウェハ10と第2のパッケージウェハ30との接合のために両者に接合用金属層を形成する必要がなく、製造プロセスの簡略化を図れる。
(実施形態2)
以下、本実施形態のセンサエレメントについて図13〜図19を参照しながら説明する。
本実施形態のセンサエレメントである加速度センサエレメントの基本構成は実施形態1と略同じであり、センサ本体であるセンサ基板1に、CMOSを用いた集積回路(CMOS IC)であってセンシング部と協働する集積回路が形成されたIC領域部E2を設けてある点などが実施形態1と相違する。ここにおいて、上記集積回路は、実施形態1にて説明したブリッジ回路Bx,By,Bzの出力信号に対して増幅、オフセット調整、温度補償などの信号処理を行って出力する信号処理回路や、信号処理回路において用いるデータを格納したEEPROMなどが集積化されている。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。
本実施形態におけるセンサ基板1は、図13および図15に示すように、実施形態1にて説明したフレーム部11の一部、重り部12、各撓み部13、ピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4などが形成されたセンサ領域部E1と、上記集積回路が形成された上述のIC領域部E2と、実施形態1にて説明した第1の封止用接合金属層18などが形成された接合領域部E3とを備え、平面視において中央部に位置するセンサ領域部E1をIC領域部E2が囲み、IC領域部E2を接合領域部E3が囲むように各領域部E1〜E3のレイアウトが設計されている。ここで、本実施形態では、実施形態1におけるセンサ基板1のフレーム部11の外形寸法を大きくしてあり(言い換えれば、フレーム部11の幅寸法を大きくしてあり)、フレーム部11に上記集積回路を形成してある。
ところで、センサ基板1は、実施形態1と同様にSOIウェハを用いて形成されており、IC領域部E2では、多層配線技術を利用してセンサ基板1における当該IC領域部E2の占有面積の縮小化を図っている。このため、センサ基板1のIC領域部E2では、シリコン層10c上のシリコン酸化膜と当該シリコン酸化膜上のシリコン窒化膜との積層膜からなる絶縁膜16の表面側に、層間絶縁膜やパッシベーション膜などからなる多層構造部41が形成され、上記パッシベーション膜の適宜部位を除去することにより複数のパッド42を露出させてあり、各パッド42が金属材料(例えば、Auなど)からなる引き出し配線43を介して接合領域部E3の絶縁膜16上の第1の接続用接合金属層19と電気的に接続されている(図16参照)。ここで、本実施形態では、引き出し配線43の材料と第1の接続用接合金属層19の材料とを同じとして、引き出し配線43と第1の接続用接合金属層19とが連続する形で形成されている。なお、IC領域部E2に形成された複数のパッド42には、信号処理回路を通してセンシング部と電気的に接続されるものと、信号処理回路を通さずにセンシング部と電気的に接続されるものがあるが、いずれにしても、貫通孔配線形成基板2の貫通孔配線24とセンシング部とが電気的に接続されることとなる。
また、本実施形態では、実施形態1と同様に、第1のシリコンウェハを用いて形成された貫通孔配線形成基板2(図13、図17、図18参照)および第2のシリコンウェハを用いて形成されたカバー基板3(図13、図19参照)がセンサ基板1と同じ外形寸法に形成されており、本実施形態における貫通孔配線形成基板2は、実施形態1にて説明した変位空間形成用凹部21の開口面の投影領域内にセンサ領域部E1およびIC領域部E2が収まるように変位空間形成用凹部21の開口面積を実施形態1に比べて大きくしてあり、IC領域部E2の多層構造部41が変位空間形成用凹部21内に配置されるようになっている(図13、図14参照)。
以下、上述のSOIウェハにセンサ基板1を複数形成したセンサウェハ10の製造方法について図20を参照しながら簡単に説明するが、図20(a)〜(d)は図15(a)のA−A’断面に対応する部分の断面を示してある。
まず、SOIウェハの主表面側(シリコン層10cの表面側)に各ピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4、ブリッジ回路Bx,By,Bz形成用の拡散層配線や上記集積回路などの回路要素をCMOSプロセス技術などを利用して形成する。ここにおいて、IC領域部E2の各パッド42を露出させる工程が終了した段階では、上述の多層構造部41がセンサ領域部E1および接合領域部E3にも形成されているが、多層構造部41のうちセンサ領域部E1および接合領域部E3に対応する部位に形成されている部分には金属配線は設けられていない。
上述の各パッド42を露出させる工程が終了した後、多層構造部41のうちセンサ領域部E1および接合領域部E3それぞれに対応する部位に形成されている部分を露出させるようにパターニングされたレジスト層を形成し、当該レジスト層をエッチングマスクとして、多層構造部41の露出部分をシリコン層10c上の絶縁膜16のシリコン窒化膜をエッチングストッパ層としてウェットエッチングによりエッチング除去し、続いて、レジスト層を除去することによって、図20(a)に示す構造を得る。
その後、SOIウェハの主表面側に第1の封止用接合金属層18、各接続用接合金属層19、および引き出し配線43をスパッタ法などの薄膜形成技術およびフォトリソグラフィ技術およびエッチング技術などを利用して形成してから、SOIウェハの主表面側に、上述の絶縁膜16においてフレーム部11、重り部12のコア部12a、各撓み部13それぞれに対応する部位を覆い他の部位を露出させるようにパターニングされたレジスト層を形成し、当該レジスト層をエッチングマスクとして、絶縁膜16の露出部分をエッチングすることで絶縁膜16をパターニングし、SOIウェハを主表面側から絶縁層10bに達する深さまで絶縁層10bをエッチングストッパ層としてエッチングする表面側パターニング工程を行うことによって、図20(b)に示す構造を得る。この表面側パターニング工程を行い、続いて、レジスト層を除去することによって、SOIウェハにおけるシリコン層10cは、フレーム部11に対応する部位と、コア部12aに対応する部位と、各撓み部13それぞれに対応する部位とが残る。なお、この表面側パターニング工程におけるエッチングに際しては、例えば、誘導結合プラズマ(ICP)型のドライエッチング装置を用いてドライエッチングを行えばよく、エッチング条件としては、絶縁層10bがエッチングストッパ層として機能するような条件を設定する。
上述の表面側パターニング工程に続いてレジスト層を除去した後、SOIウェハの裏面側で支持基板10aに積層されているシリコン酸化膜10dにおいてフレーム部11に対応する部位とコア部12aに対応する部位と各付随部12bそれぞれに対応する部位とを覆い且つ他の部位を露出させるようにパターニングされたレジスト層を形成し、当該レジスト層をエッチングマスクとして、シリコン酸化膜10dの露出部分をエッチングすることでシリコン酸化膜10dをパターニングし、レジスト層を除去してから、シリコン酸化膜10dをエッチングマスクとして、SOIウェハを裏面側から絶縁層10bに達する深さまで絶縁層10bをエッチングストッパ層として略垂直にドライエッチングする裏面側パターニング工程を行うことによって、図20(c)に示す構造を得る。この裏面側パターニング工程を行うことにより、SOIウェハにおける支持基板10aは、フレーム部11に対応する部位と、コア部12aに対応する部位と、各付随部12bそれぞれに対応する部位とが残る。なお、この裏面側パターニング工程におけるエッチング装置としては、例えば、誘導結合プラズマ(ICP)型のドライエッチング装置を用いればよく、エッチング条件としては、絶縁層10bがエッチングストッパ層として機能するような条件を設定する。
裏面側パターニング工程の後、絶縁層10bのうちフレーム部11に対応する部位およびコア部12aに対応する部位を残して不要部分をウェットエッチングによりエッチング除去することでフレーム部11、各撓み部13、重り部12を形成する分離工程を行うことによって、図20(d)に示す構造を得る。なお、この分離工程において、SOIウェハの裏面側のシリコン酸化膜10dもエッチング除去される。
本実施形態の加速度センサエレメントは、実施形態1と同様に、SOIウェハにセンサ基板1を複数形成したセンサウェハ10と、上述の第1のシリコンウェハに貫通孔配線形成基板2を複数形成した第1のパッケージウェハ20と、上述の第2のシリコンウェハにカバー基板3を複数形成した第2のパッケージウェハ30とをウェハレベルで常温接合することでウェハレベルパッケージ構造体100を形成してから、センサ基板1のサイズに基づいて規定した所望のサイズにダイシング工程により分割されている(なお、図13(c)の加速度センサエレメントは図13(a)に示すウェハレベルパッケージ構造体100のうち丸Aで囲んだ部分の断面に相当している)。したがって、貫通孔配線形成基板2とカバー基板3とがセンサ基板1と同じ外形サイズとなり、小型のチップサイズパッケージを実現できるとともに、製造が容易になる。ここにおいて、本実施形態においても、実施形態1と同様、封止用接合金属層18,28同士および接続用接合金属層19,29同士を接合する接合工程の歩留りを90%以上とするためには、Au膜厚を500nm以下に設定すればよい。
また、本実施形態の加速度センサエレメントでは、実施形態1の加速度センサエレメントと、実施形態1の加速度センサエレメントのセンシング部と協働する集積回路を形成したICチップとを1つのパッケージに収納したセンサモジュールに比べて小型化および低コスト化を図れ、また、センシング部と集積回路との間の配線長を短くすることができ、センサ性能の向上を図れる。
上述の各実施形態では、センサエレメントとしてピエゾ抵抗形の加速度センサエレメントを例示したが、本発明の技術思想は、ピエゾ抵抗形の加速度センサエレメントに限らず、例えば、容量形の加速度センサエレメントやジャイロセンサエレメントや熱型の赤外線センサエレメントなど他のセンサエレメントにも適用でき、容量形の加速度センサエレメントやジャイロセンサエレメントでは、可動電極を設けた重り部や可動電極を兼ねる重り部などが可動部を構成し、固定電極と可動電極とによりセンシング部を構成することとなる。
また、上述の各実施形態では、1枚のセンサウェハ10に対して2枚のパッケージウェハ20,30をウェハレベルで接合しているが、ウェハレベルで接合するウェハの枚数は特に限定するものではなく、センサ本体たるセンサ基板1の構造によっては、1枚のセンサウェハに1枚のパッケージウェハのみをウェハレベルで接合してから所望のサイズに分割するようにしてもよい。