本実施形態のセンサモジュールについて図1〜図15を参照しながら説明する。
本実施形態のセンサモジュールは、加速度センサモジュールであり、加速度センサエレメントからなるセンサ素子Aと、センサ素子Aの出力信号を信号処理する信号処理回路が形成されたICチップ4と、センサ素子AおよびICチップ4が実装されるセラミック基板からなる実装基板5と、実装基板5とICチップ4との間に介在する熱硬化性樹脂からなるアンダーフィル8とを備えている。
上述の実装基板5は、一面が開放された箱状(本実施形態では、矩形箱状)に形成されており、センサ素子Aが内部空間51に収納されて内底面5a側にフリップチップ実装されるとともに、外底面5b側にICチップ4がフリップチップ実装されている。したがって、上述のアンダーフィル8は、実装基板5の外底面5bとICチップ4との間に介在している。
ところで、本実施形態の加速度センサモジュールでは、ICチップ4の平面サイズがセンサ素子Aの平面サイズよりも大きく、センサ素子Aが実装基板5の内底面5a側においてICチップ4の投影面内に収まる形でフリップチップ実装されている。
以下、センサ素子Aについて詳細に説明してから、加速度センサモジュールについて具体的に説明する。
センサ素子Aは、第1の半導体基板を用いて形成され後述のセンシング部を有するセンサ基板1と、第2の半導体基板を用いて形成されセンサ基板1のセンシング部に電気的に接続される複数の貫通孔配線24を有しセンサ基板1の一表面側(図1(b)および図6(b)の上面側)に封着された貫通孔配線形成基板2と、第3の半導体基板を用いて形成されセンサ基板1の他表面側(図1(b)および図6(b)の下面側)に封着されたカバー基板3とを備えている。ここにおいて、センサ基板1および貫通孔配線形成基板2およびカバー基板3の外周形状は矩形状であり、貫通孔配線形成基板2およびカバー基板3はセンサ基板1と同じ外形寸法に形成されている。なお、本実施形態では、貫通孔配線形成基板2およびカバー基板3それぞれがパッケージ用基板を構成している。また、図7(a)は図6(b)の要部拡大図、図7(b)は図6(a)のC−C’概略断面図である。
上述のセンサ基板1は、シリコン基板からなる支持基板10a上のシリコン酸化膜からなる絶縁層(埋込酸化膜)10b上にn形のシリコン層(活性層)10cを有するSOIウェハを加工することにより形成してあり、貫通孔配線形成基板2は第1のシリコンウェハを加工することにより形成し、カバー基板3は第2のシリコンウェハを加工することにより形成してある。すなわち、本実施形態では、SOIウェハが第1の半導体基板を構成し、第1のシリコンウェハが第2の半導体基板を構成し、第2のシリコンウェハが第3の半導体基板を構成している。なお、本実施形態では、SOIウェハにおける支持基板10aの厚さを300μm〜500μm程度、絶縁層10bの厚さを0.3μm〜1.5μm程度、シリコン層10cの厚さを4μm〜10μm程度とし、また、第1のシリコンウェハの厚さを200μm〜300μm程度、第2のシリコンウェハの厚さを100〜300μm程度としてあるが、これらの数値は特に限定するものではない。また、SOIウェハの主表面であるシリコン層10cの表面は(100)面としてある。
センサ基板1は、図8〜図10に示すように、枠状(本実施形態では、矩形枠状)のフレーム部11を備え、フレーム部11の内側に配置される重り部12が一表面側(図6(b)および図8(b)の上面側)において可撓性を有する4つの短冊状の撓み部13を介してフレーム部11に揺動自在に支持されている。言い換えれば、センサ基板1は、枠状のフレーム部11の内側に配置される重り部12が重り部12から四方へ延長された4つの撓み部13を介してフレーム部11に揺動自在に支持されている。ここで、フレーム部11は、上述のSOIウェハの支持基板10a、絶縁層10b、シリコン層10cそれぞれを利用して形成してある。これに対して、撓み部13は、上述のSOIウェハにおけるシリコン層10cを利用して形成してあり、フレーム部11よりも十分に薄肉となっている。
重り部12は、上述の4つの撓み部13を介してフレーム部11に支持された直方体状のコア部12aと、センサ基板1の上記一表面側から見てコア部12aの四隅それぞれに連続一体に連結された直方体状の4つの付随部12bとを有している。言い換えれば、重り部12は、フレーム部11の内側面に一端部が連結された各撓み部13の他端部が外側面に連結されたコア部12aと、コア部12aと一体に形成されコア部12aとフレーム部11との間の空間に配置される4つの付随部12bとを有している。つまり、各付随部12bは、センサ基板1の上記一表面側から見て、フレーム部11とコア部12aと互いに直交する方向に延長された2つの撓み部13,13とで囲まれる空間に配置されており、各付随部12bそれぞれとフレーム部11との間にはスリット14が形成され、撓み部13を挟んで隣り合う付随部12b間の間隔が撓み部13の幅寸法よりも長くなっている。ここにおいて、コア部12aは、上述のSOIウェハの支持基板10a、絶縁層10b、シリコン層10cそれぞれを利用して形成し、各付随部12bは、SOIウェハの支持基板10aを利用して形成してある。しかして、センサ基板1の上記一表面側において各付随部12bの表面は、コア部12aの表面を含む平面からセンサ基板1の上記他表面側(図6(b)および図8(b)の下面側)へ離間して位置している。なお、センサ基板1の上述のフレーム部11、重り部12、各撓み部13は、リソグラフィ技術およびエッチング技術を利用して形成すればよい。
ところで、図8(a),(b)それぞれの右下に示したように、センサ基板1の上記一表面に平行な面内でフレーム部11の一辺に沿った一方向をx軸の正方向、この一辺に直交する辺に沿った一方向をy軸の正方向、センサ基板1の厚み方向の一方向をz軸の正方向と規定すれば、重り部12は、x軸方向に延長されてコア部12aを挟む2つ1組の撓み部13,13と、y軸方向に延長されてコア部12aを挟む2つ1組の撓み部13,13とを介してフレーム部11に支持されていることになる。なお、上述のx軸、y軸、z軸の3軸により規定した直交座標では、センサ基板1において上述のシリコン層10cにより形成された部分の表面における重り部12の中心位置を原点としている。
重り部12のコア部12aからx軸の正方向に延長された撓み部13(図8(a)の右側の撓み部13)は、コア部12a近傍に2つ1組のピエゾ抵抗Rx2,Rx4が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz2が形成されている。一方、重り部12のコア部12aからx軸の負方向に延長された撓み部13(図8(a)の左側の撓み部13)は、コア部12a近傍に2つ1組のピエゾ抵抗Rx1,Rx3が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz3が形成されている。ここに、コア部12a近傍に形成された4つのピエゾ抵抗Rx1,Rx2,Rx3,Rx4は、x軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部13の長手方向に一致するように形成してあり、図11における左側のブリッジ回路Bxを構成するように配線(センサ基板1に形成されている拡散層配線、金属配線17など)によって接続されている。なお、ピエゾ抵抗Rx1〜Rx4は、x軸方向の加速度がかかったときに撓み部13において応力が集中する応力集中領域に形成されている。
また、重り部12のコア部12aからy軸の正方向に延長された撓み部13(図8(a)の上側の撓み部13)はコア部12a近傍に2つ1組のピエゾ抵抗Ry1,Ry3が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz1が形成されている。一方、重り部12のコア部12aからy軸の負方向に延長された撓み部13(図8(a)の下側の撓み部13)はコア部12a近傍に2つ1組のピエゾ抵抗Ry2,Ry4が形成されるとともに、フレーム部11側の端部に1つのピエゾ抵抗Rz4が形成されている。ここに、コア部12a近傍に形成された4つのピエゾ抵抗Ry1,Ry2,Ry3,Ry4は、y軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部13の長手方向に一致するように形成してあり、図11における中央のブリッジ回路Byを構成するように配線(センサ基板1に形成されている拡散層配線、金属配線17など)によって接続されている。なお、ピエゾ抵抗Ry1〜Ry4は、y軸方向の加速度がかかったときに撓み部13において応力が集中する応力集中領域に形成されている。
また、フレーム部11近傍に形成された4つのピエゾ抵抗Rz1,Rz2,Rz3,Rz4は、z軸方向の加速度を検出するために形成されたものであり、図11における右側のブリッジ回路Bzを構成するように配線(センサ基板1に形成されている拡散層配線、金属配線17など)によって接続されている。ただし、2つ1組となる撓み部13,13のうち一方の組の撓み部13,13に形成したピエゾ抵抗Rz1,Rz4は長手方向が撓み部13,13の長手方向と一致するように形成されているのに対して、他方の組の撓み部13,13に形成したピエゾ抵抗Rz2,Rz3は長手方向が撓み部13,13の幅方向(短手方向)と一致するように形成されている。
なお、図6〜図8では、センサ基板1における金属配線17のうち第1の接続用接合金属層19近傍の部位のみを図示してあり、拡散層配線の図示は省略してある。
ここで、センサ基板1の動作の一例について説明する。
いま、センサ基板1に加速度がかかっていない状態で、センサ基板1に対してx軸の正方向に加速度がかかったとすると、x軸の負方向に作用する重り部12の慣性力によってフレーム部11に対して重り部12が変位し、結果的にx軸方向を長手方向とする撓み部13,13が撓んで当該撓み部13,13に形成されているピエゾ抵抗Rx1〜Rx4の抵抗値が変化することになる。この場合、ピエゾ抵抗Rx1,Rx3は引張応力を受け、ピエゾ抵抗Rx2,Rx4は圧縮応力を受ける。一般的にピエゾ抵抗は引張応力を受けると抵抗値(抵抗率)が増大し、圧縮応力を受けると抵抗値(抵抗率)が減少する特性を有しているので、ピエゾ抵抗Rx1,Rx3は抵抗値が増大し、ピエゾ抵抗Rx2,Rx4は抵抗値が減少することになる。したがって、図11に示した一対の入力端子VDD,GND間に外部電源から一定の直流電圧を印加しておけば、図11に示した左側のブリッジ回路Bxの出力端子X1,X2間の電位差がx軸方向の加速度の大きさに応じて変化する。同様に、y軸方向の加速度がかかった場合には図13に示した中央のブリッジ回路Byの出力端子Y1,Y2間の電位差がy軸方向の加速度の大きさに応じて変化し、z軸方向の加速度がかかった場合には図11に示した右側のブリッジ回路Bzの出力端子Z1,Z2間の電位差がz軸方向の加速度の大きさに応じて変化する。しかして、上述のセンサ基板1は、各ブリッジ回路Bx〜Bzそれぞれの出力電圧の変化を検出することにより、当該センサ基板1に作用したx軸方向、y軸方向、z軸方向それぞれの加速度を検出することができる。本実施形態では、重り部12と各撓み部13とで可動部を構成しており、各ピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4それぞれが、センサ基板1におけるセンシング部を構成している。
ところで、センサ基板1は、図11に示すように、上述の3つのブリッジ回路Bx,By,Bzに共通の2つの入力端子VDD,GNDと、ブリッジ回路Bxの2つの出力端子X1,X2と、ブリッジ回路Byの2つの出力端子Y1,Y2と、ブリッジ回路Bzの2つの出力端子Z1,Z2とを備えており、これらの各入力端子VDD,GNDおよび各出力端子X1,X2,Y1,Y2,Z1,Z2が、上記一表面側(つまり、貫通孔配線形成基板2側)に第1の接続用接合金属層19として設けられており、貫通孔配線形成基板2に形成された貫通孔配線24と電気的に接続されている。すなわち、センサ基板1には、8つの接続用接合金属層19が形成され、貫通孔配線形成基板2には、8つの貫通孔配線24が形成されている。なお、8つの第1の接続用接合金属層19は、外周形状が矩形状(本実施形態では、正方形状)であり、フレーム部11の周方向に離間して配置されている(矩形枠状のフレーム部11の4辺それぞれに2つずつ配置されている)。
また、センサ基板1のフレーム部11上には、フレーム部11よりも開口面積が大きな枠状(矩形枠状)の第1の封止用接合金属層18が形成されており、上述の8つの接続用接合金属層19は、フレーム部11において第1の封止用接合金属層18よりも内側に配置されている。要するに、センサ基板1は、第1の封止用接合金属層18の幅寸法をフレーム部11の幅寸法に比べて小さく設定し、第1の封止用接合金属層18と各接続用接合金属層19とを同一平面上に形成してある。
ここにおいて、センサ基板1は、上記一表面側において上記シリコン層10c上にシリコン酸化膜とシリコン窒化膜との積層膜からなる絶縁膜16が形成されており、第1の接続用接合金属層19および第1の封止用接合金属層18および金属配線17は絶縁膜16の同一レベル面上に同一厚さで形成されている。
また、第1の封止用接合金属層18および第1の接続用接合金属層19は、接合用のAu膜と絶縁膜16との間に密着性改善用のTi膜を介在させてある。言い換えれば、第1の封止用接合金属層18および第1の接続用接合金属層19は、絶縁膜16の同一レベル面上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されている。要するに、第1の接続用接合金属層19と第1の封止用接合金属層18とは同一の金属材料により形成されているので、第1の接続用接合金属層19と第1の封止用接合金属層18とを同時に形成することができるとともに、第1の接続用接合金属層19と第1の封止用接合金属層18とを同じ厚さに形成することができる。なお、第1の封止用接合金属層18および第1の接続用接合金属層19は、Ti膜の膜厚を15〜50nm、Au膜の膜厚を500nmに設定してあり、金属配線17の膜厚は1μmに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、本実施形態では、各Au膜と絶縁膜16との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。
上述の各ピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4および上記各拡散層配線は、上記シリコン層10cにおけるそれぞれの形成部位に適宜濃度のp形不純物をドーピングすることにより形成されており、上述の金属配線17は、絶縁膜16上にスパッタ法や蒸着法などにより成膜した金属膜(例えば、Al膜、Al合金膜など)をリソグラフィ技術およびエッチング技術を利用してパターニングすることにより形成されており、金属配線17は絶縁膜16に設けたコンタクトホールを通して拡散層配線と電気的に接続されている。また、第1の接続用接合金属層19と金属配線17とは、第1の接続用接合金属層19における金属配線17との接続部位19b(図7(b)参照)が、貫通孔配線形成基板2におけるセンサ基板1との対向面に形成された後述の変位空間形成用凹部21内に位置する形で電気的に接続されている。
貫通孔配線形成基板2は、図12〜図14に示すように、センサ基板1側(図6(b)における下面側)の表面に、センサ基板1の重り部12と各撓み部13とで構成される可動部の変位空間を確保する上述の変位空間形成用凹部21が形成されるとともに、変位空間形成用凹部21の周部に厚み方向に貫通する複数(本実施形態では、8つ)の貫通孔22が形成されており、厚み方向の両面および貫通孔22の内面とに跨って熱絶縁膜(シリコン酸化膜)からなる絶縁膜23が形成され、貫通孔配線24と貫通孔22の内面との間に絶縁膜23の一部が介在している。ここにおいて、貫通孔配線形成基板2の8つの貫通孔配線24は当該貫通孔配線形成基板2の周方向に離間して形成されている。また、貫通孔配線24の材料としては、Cuを採用しているが、Cuに限らず、例えば、Niなどを採用してもよい。
また、貫通孔配線形成基板2は、センサ基板1側の表面において変位空間形成用凹部21の周部に、各貫通孔配線24それぞれと電気的に接続された複数(本実施形態では、8つ)の第2の接続用接合金属層29が形成されている。貫通孔配線形成基板2は、センサ基板1側の表面の周部には、全周に亘って枠状(矩形枠状)の第2の封止用接合金属層28が形成されており、上述の8つの第2の接続用接合金属層29は、外周形状が細長の長方形状であり、第2の封止用接合金属層28よりも内側に配置されている。ここにおいて、第2の接続用接合金属層29は、長手方向の一端部が貫通孔配線24と接合されており、他端側の部位がセンサ基板1の金属配線17よりも外側でセンサ基板1の第1の接続用接合金属層19と接合されて電気的に接続されるように配置してある。要するに、貫通孔配線形成基板2の周方向において貫通孔配線24と当該貫通孔配線24に対応する第1の接続用接合金属層19との位置をずらしてあり、第2の接続用接合金属層29を、長手方向が第2の封止用接合金属層28の周方向に一致し且つ貫通孔配線24と第1の接続用接合金属層19とに跨る形で配置してある。
また、第2の封止用接合金属層28および第2の接続用接合金属層29は、接合用のAu膜と絶縁膜23との間に密着性改善用のTi膜を介在させてある。言い換えれば、第2の封止用接合金属層28および第2の接続用接合金属層29は、絶縁膜23の同一レベル面上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されている。要するに、第2の接続用接合金属層29と第2の封止用接合金属層28とは同一の金属材料により形成されているので、第2の接続用接合金属層29と第2の封止用接合金属層28とを同時に形成することができるとともに、第2の接続用接合金属層29と第2の封止用接合金属層28とを同じ厚さに形成することができる。なお、第2の封止用接合金属層28および第2の接続用接合金属層29は、Ti膜の膜厚を15〜50nm、Au膜の膜厚を500nmに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、本実施形態では、各Au膜と絶縁膜23との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。
また、貫通孔配線形成基板2におけるセンサ基板1側とは反対側の表面には、各貫通孔配線24それぞれと電気的に接続された複数の外部接続用電極25が形成されている。ここで、各外部接続用電極25は、厚み方向に積層されたTi膜とCu膜とNi膜とAu膜との積層膜により構成されており、最上層がAu膜となっている。なお、各外部接続用電極25の外周形状は矩形状となっている。
カバー基板3は、図15に示すように、センサ基板1との対向面に、重り部12の変位空間を形成する所定深さ(例えば、5μm〜10μm程度)の凹部31を形成してある。ここにおいて、凹部31は、リソグラフィ技術およびエッチング技術を利用して形成してある。なお、本実施形態では、カバー基板3におけるセンサ基板1との対向面に、重り部12の変位空間を形成する凹部31を形成してあるが、重り部12のコア部12aおよび各付随部12bのうち支持基板10aを利用して形成されている部分の厚さを、フレーム部11において支持基板10aを利用して形成されている部分の厚さに比べて、センサ基板1の厚み方向への重り部12の許容変位量分だけ薄くするようにすれば、カバー基板3に凹部31を形成しなくても、センサ基板1の上記他表面側には上記他表面に交差する方向への重り部12の変位を可能とする隙間が重り部12とカバー基板3との間に形成される。
ところで、上述のセンサ素子Aにおけるセンサ基板1と貫通孔配線形成基板2とは、第1の封止用接合金属層18と第2の封止用接合金属層28とが接合されるとともに、第1の接続用接合金属層19と第2の接続用接合金属層29とが接合され、センサ基板1とカバー基板3とは、互いの対向面の周部同士が接合されている。また、センサ素子Aは、センサ基板1を多数形成したSOIウェハと貫通孔配線形成基板2を多数形成した第1のシリコンウェハおよびカバー基板3を多数形成した第2のシリコンウェハとをウェハレベルで接合してから、ダイシング工程により所望のチップサイズのセンサ素子Aに切断されている。したがって、貫通孔配線形成基板2とカバー基板3とがセンサ基板1と同じ外形サイズとなり、小型のチップサイズパッケージを実現できるとともに、製造が容易になる。
ここにおいて、センサ基板1と貫通孔配線形成基板2およびカバー基板3との接合方法としては、センサ基板1の残留応力を少なくするために、より低温での接合が可能な接合方法を採用することが望ましく、本実施形態では、常温接合法を採用している。常温接合法では、接合前に互いの接合面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合面の清浄化・活性化を行ってから、接合面同士を接触させ、常温下で接合する。本実施形態では、上述の常温接合法により、常温下で適宜の荷重を印加して、第1の封止用接合金属層18と第2の封止用接合金属層28とを接合するのと同時に、第1の接続用接合金属層19と第2の接続用接合金属層29とを接合しており、また、上述の常温接合法により、常温下でセンサ基板1のフレーム部11とカバー基板3の周部とを接合している。しかして、本実施形態におけるセンサ素子Aでは、センサ基板1と貫通孔配線基板2との間の接合がAu−Au接合となり、センサ基板1とカバー基板3との接合がSi−Si接合となっている。また、本実施形態では、センサ基板1と貫通孔配線形成基板2およびカバー基板3とが同じ半導体材料であるSiにより形成されているので、センサ基板1と貫通孔配線形成基板2およびカバー基板3との線膨張率差に起因した応力(センサ基板1における残留応力)が上記ブリッジ回路の出力信号に与える影響を低減でき、貫通孔配線形成基板2およびカバー基板3がセンサ基板1と異なる材料により形成されている場合に比べて、センサ特性のばらつきを低減することができる。なお、センサ基板1は、SOIウェハを加工して形成してあるが、SOIウェハに限らず、例えば、シリコンウェハを加工して形成してもよい。
また、上述のICチップ4は、センサ素子Aの出力信号を増幅する増幅回路、出力信号のオフセット(オフセット電圧)を調整するオフセット調整回路、出力信号の温度補償を行う温度補償回路などが集積化されたASIC(Application Specific IC)であり、シリコンウェハを用いて形成してある。
また、実装基板5は、上述のように一面が開放された矩形箱状に形成されており、内部空間51にセンサ素子Aが収納されて内底面5a側にセンサ素子Aが配置されるとともに、外底面5b側にICチップ4が配置される。ここで、本実施形態の加速度センサモジュールでは、センサ素子Aの外部接続用電極25と実装基板5の内底面5a側のセンサ接続用電極53とが、センサ接続用電極53上に形成されたバンプ(Auバンプ)9を介して接合されて電気的に接続されている(図1(b)参照)。また、本実施形態の加速度センサモジュールでは、ICチップ4のパッド41と実装基板5の外底面5b側のIC接続用電極54とがICチップ4のパッド41に設けたバンプ(Auバンプ)7を介して接合されて電気的に接続されている。ここにおいて、各バンプ9,7は、材料としてAuを採用しており、スタッドバンプ法(ボールバンプ法とも呼ばれている)により形成されたスタッドバンプにより構成されているが、めっき法により形成されたバンプ(所謂めっきバンプ)でもよい。また、実装基板5は、内底面5aと外底面5bとの間の部位に、センサ接続用電極53とIC接続用電極54とを電気的に接続する配線(図示せず)が埋設され、実装基板5の周壁には、IC接続用電極54と実装基板5の上記一面側に形成された外部回路接続用の端子(リード電極)55とを電気的に接続する配線(図示せず)が埋設されている。したがって、本実施形態の加速度センサモジュールを回路基板などへ実装する際には、実装基板5の外部回路接続用の端子55と回路基板の導体パターンとを半田などを介して接合すればよい。
また、本実施形態の加速度センサモジュールでは、ICチップ4の平面サイズが実装基板5の内底面5aのサイズよりも大きく、且つ、ICチップ4の投影面内に内底面5aが収まる形でICチップ4が実装基板5の外底面5b側にフリップチップ実装されている。
また、本実施形態の加速度センサモジュールでは、矩形箱状の実装基板5の内部空間51にセンサ素子Aが収納されて当該実装基板5の内側面とセンサ素子Aの側面との間にギャップが形成される形でセンサ素子Aが内底面5a側にフリップチップ実装されており、センサ素子Aの側面と実装基板5の内側面との間に挟まる形で両者それぞれに点状に接触し実装基板5の内底面5aに平行な面内において実装基板5に対するセンサ素子Aの動きを規制する複数(本実施形態では、4つ)の補強部58が設けられている。ここにおいて、本実施形態の加速度センサモジュールは、センサ素子Aの外周形状が矩形状であり、センサ素子Aの4つの側面それぞれにおける外周方向の中央部において内底面5aから遠い部位ごとに上述の補強部58が設けられている。また、補強部58は、例えば、樹脂(シリコーン樹脂など)により形成すればよい。
以下、本実施形態の加速度センサモジュールの製造方法について図4および図5を参照しながら説明する。
まず、矩形箱状の実装基板5の内底面5a上に設けられている各センサ接続用電極53の表面上にスタッドバンプからなるバンプ9を形成するバンプ形成工程を行うことにより、図4(a)に示す構造を得る。
その後、実装基板5の外底面5b側に未硬化の熱硬化性樹脂からなるシート状のアンダーフィル用樹脂材81を貼着する樹脂材貼着工程を行うことにより、図4(b)に示す構造を得る。なお、樹脂材貼着工程は、アンダーフィル用樹脂材81を適宜温度に加熱した状態で適宜荷重を印加する。
次に、ICチップ4のパッド41に予め形成してあるスタッドバンプからなるバンプ7(図5参照)と実装基板5のIC接続用電極54との位置合わせを行ってから、ICチップ4と実装基板5の外底面5bとの間にアンダーフィル用樹脂材81を介在させた形でICチップ4に対して加熱および荷重の印加を行うことでICチップ4のパッド41上のバンプ7を実装基板5のIC接続用電極54に熱圧着するのと同時にアンダーフィル用樹脂材81を熱硬化させることでアンダーフィル8を形成する第1の実装工程を行うことにより、図4(c)に示す構造を得る。なお、ICチップ4のパッド41上のバンプ7はスタッドバンプに限らず、めっきバンプでもよい。
その後、センサ素子Aの外部接続用電極25および実装基板5のセンサ接続用電極53上に形成したバンプ9それぞれにアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して表面を清浄化・活性化する活性化工程を行ってから、センサ素子Aの外部接続用電極25とバンプ9とを位置合わせしセンサ素子Aに対して常温で荷重を印加することで外部接続用電極25とバンプ7とを常温接合する第2の実装工程を行うことにより、図4(d)に示す構造を得る。その後、センサ素子Aの側面と実装基板5の内側面との間に補強部58を形成する補強部形成工程を行うことにより、図1に示す構造の加速度センサモジュールを得ればよい。なお、補強部形成工程では、例えば、シリコーン樹脂をディスペンサなどを用いて補強部58の形成部位に注入し、硬化させればよい。
上述の加速度センサモジュールの製造方法によれば、矩形箱状の実装基板5の内底面5a側のセンサ接続用電極53上にバンプ9を形成してから、第1の実装工程において平面サイズの大きなICチップ4を実装基板5の外底面5b側に実装した後、第2の実装工程において平面サイズの小さなセンサ素子Aの外部接続用電極25とバンプ9とを常温接合するようにしているので、センサ素子Aの外部接続電極25上にバンプ9を形成する必要がなく、しかも、センサ素子Aと実装基板5との線膨張率差に起因した残留応力の低減が可能となり、センサ素子Aのセンサ特性の変動を抑制することができる。また、第2の実装工程において実装基板5の内底面5a側でセンサ素子Aの外部接続用電極25とセンサ接続用電極53とをバンプ9を介して接合する際には、ICチップ4と実装基板5との間にアンダーフィル8が介在しているので、センサ素子Aへの荷重の印加時にICチップ4が破損したりICチップ4と実装基板5との接続信頼性が低下するのを防止することができるとともに、バンプ9とセンサ接続用電極53との接続信頼性を高めることができセンサ素子Aと実装基板5との接続信頼性を高めることができる。
以上説明した本実施形態の加速度センサモジュールでは、実装基板5は、一面が開放された矩形箱状に形成され、当該矩形箱状の実装基板5の内部空間51にセンサ素子Aが収納されて内側面とセンサ素子Aの側面との間にギャップが形成される形でセンサ素子Aが内底面5a側にフリップチップ実装されるとともに、外底面5b側にICチップ4がフリップチップ実装され、外部回路接続用の端子55が上記一面側に形成されているので、実装基板5の平面サイズの小型化を図れ、回路基板への実装面積をより小さくすることができる。
また、本実施形態の加速度センサモジュールでは、センサ素子Aの側面と実装基板5の内側面との間に挟まる形で両者それぞれに点状に接触し実装基板5の内底面5aに平行な面内において実装基板5に対するセンサ素子Aの動きを規制する複数の補強部58が設けられているので、実装基板5や回路基板からの応力がセンサ素子Aに伝達するのを抑制しつつ、実装基板5の内底面5aに平行な面内において実装基板5に対してセンサ素子Aが動くのを規制することができ、実装基板5の内底面5a側にフリップチップ実装されているセンサ素子Aと実装基板5との電気的接続部(なお、本実施形態では、外部接続用電極25とバンプ9とセンサ接続用電極53とで電気的接続部を構成している)の接続信頼性を高めることができる。また、本実施形態のセンサモジュールでは、センサ素子Aにおける内底面5a側に設けられた外部接続用電極25と実装基板5の内底面5aに設けられたセンサ接続用電極53とがバンプ9を介して常温接合されているので、センサ素子Aと実装基板5との線膨張率差に起因してセンサ素子Aに発生する残留応力を低減できる。
上述の実施形態では、センサ素子Aであるセンサエレメントとしてピエゾ抵抗形の加速度センサエレメントを例示したが、本発明の技術思想は、ピエゾ抵抗形の加速度センサエレメントに限らず、例えば、容量形の加速度センサエレメントやジャイロセンサエレメントなど他のセンサエレメントにも適用でき、容量形の加速度センサエレメントやジャイロセンサエレメントでは、可動電極を設けた重り部や可動電極を兼ねる重り部などが可動部を構成し、固定電極と可動電極とによりセンシング部を構成することとなる。