JP2008244169A - センサエレメント - Google Patents

Abstract

【課題】センサ基板とパッケージ用基板との接合時に発生する残留応力の低減が可能なセンサエレメントを提供する。
【解決手段】センサ基板１は、一表面側に、枠状の第１の封止用金属層１８が形成され、センシング部と電気的に接続された第１の電気接続用金属層１９が形成されている、第１のパッケージ用基板たる貫通孔配線形成基板２は、センサ基板１側の表面に、枠状の第２の封止用金属層２８が形成され、貫通孔配線２４と電気的に接続された第２の電気接続用金属層２９が形成されている。センサ基板１と貫通孔配線形成基板２とは、封止用金属層１８，２８同士および電気接続用金属層１９，２９同士それぞれに関して活性化された接合表面同士が常温接合され、センサ基板１と第２のパッケージ用基板たるカバー基板３とは、活性化された接合表面同士が、Ｓｉ−Ｓｉの組み合わせで常温接合されている。
【選択図】図１

Description

本発明は、例えば、加速度センサ、ジャイロセンサ、赤外線センサ、圧力センサなどのセンサエレメントに関するものである。

近年、チップサイズパッケージ（Chip Size Package：ＣＳＰ）を有するセンサエレメントとして、ウェハレベルパッケージング技術を利用して形成したセンサエレメントが各所で研究開発されている（例えば、特許文献１参照）。

ここにおいて、上記特許文献１には、図２０（ａ）に示すように、複数のＭＥＭＳ（Micro Electro Mechanical Systems）素子２１１およびＭＥＭＳ素子２１１のセンシング部（図示せず）に電気的に接続された金属配線（引き出し電極）２１７を形成したセンサウェハ２１０と、金属配線２１７に電気的に接続される貫通孔配線２２４およびＭＥＭＳ素子２１１を気密封止する空間を形成するための凹所２２１を形成したパッケージウェハ２２０とを対向させてから、図２０（ｂ）に示すようにセンサウェハ２１０とパッケージウェハ２２０とをウェハレベルで貼り合わせることでウェハレベルパッケージ構造体２００を形成し、ウェハレベルパッケージ構造体２００から個々のセンサエレメントに分割する技術が開示されている。なお、このようにして製造されたセンサエレメントは、センサウェハ２１０から切り出された部分がセンサ基板（センサ本体）を構成し、パッケージウェハ２２０から切り出された部分がパッケージ用基板を構成している。

ここで、センサウェハ２１０におけるパッケージウェハ２２０との対向面には、各センサエレメントに対応する領域ごとに、ＭＥＭＳ素子２１１および当該ＭＥＭＳ素子２１１に電気的に接続された金属配線２１７を囲む第１の封止用金属層（封止用下地金属膜）２１８が形成され、パッケージウェハ２２０におけるセンサウェハ２１０との対向面には、各センサエレメントに対応する領域ごとに、凹所２２１を囲み第１の封止用金属層２１８に対向する第２の封止用金属層（封止用下地金属膜）２２８が形成されている。

また、センサウェハ２１０は、第１の封止用金属層２１８よりも内側で金属配線２１７と電気的に接続された第１の電気接続用金属層２１９が形成され、パッケージウェハ２２０は、第２の封止用金属層２２８よりも内側に貫通孔配線２２４と電気的に接続された第２の電気接続用金属層２２９が形成されている。

そして、上述のウェハレベルパッケージ構造体２００は、センサウェハ２１０の第１の封止用金属層２１８とパッケージウェハ２２０の第２の封止用金属層２２８とが例えばＡｕＳｎなどの半田からなる第１の半田部２３８を介して接合されるとともに、第１の電気接続用金属層２１９と第２の電気接続用金属層２２９とが第２の半田部２３９を介して接合されている。

ところで、ＭＥＭＳとしては、加速度センサやジャイロセンサなどが広く知られており、加速度センサとしては、加速度が印加されたときのピエゾ抵抗からなるゲージ抵抗のひずみによる抵抗値の変化により加速度を検出するピエゾ抵抗形の加速度センサや、加速度が印加されたときの固定電極と可動電極との間の静電容量の変化により加速度を検出する容量形の加速度センサなどが知られている。

ピエゾ抵抗形の加速度センサとしては、矩形枠状のフレーム部の内側に配置される重り部が一方向へ延長された撓み部を介してフレーム部に揺動自在に支持された片持ち式のものや、枠状のフレーム部の内側に配置される重り部が相反する２方向へ延長された一対の撓み部を介してフレーム部に揺動自在に支持された両持ち式のものなどが提案されており、近年では、枠状のフレーム部の内側に配置される重り部が四方へ延長された４つの撓み部を介してフレーム部に揺動自在に支持され、互いに直交する３方向それぞれの加速度を各別に検出可能なものも提案されている（例えば、特許文献２，３参照）。

なお、上述のピエゾ抵抗形の加速度センサでは、重り部および撓み部が可動部を構成し、ピエゾ抵抗がセンシング部を構成している。また、容量形の加速度センサ（例えば、特許文献４参照）やジャイロセンサ（例えば、特許文献５参照）では、可動電極を設けた重り部や可動電極を兼ねる重り部などが可動部を構成しており、固定電極と可動電極とによりセンシング部を構成している。
特開２００５−２５１８９８号公報 特開２００４−１０９１１４号公報 特開２００４−２３３０７２号公報 特開２００４−０２８９１２号公報 特開２００５−２９２１１７号公報

上記特許文献１に記載のウェハレベルパッケージング技術を利用して形成されたセンサエレメントでは、パッケージウェハ２２０側に形成されている第２の電気接続用金属層２２９と第２の封止用金属層２２８とが同一平面上において略同じ高さに形成されている一方で、センサウェハ２１０側では第１の電気接続用金属層２１９の形成面を含む平面に対して第１の電気接続用金属層２１９と第１の封止用金属層２２８とで高さが異なっており、第２の電気接続用金属層２２９と第１の電気接続用金属層２１９との間の距離と、第２の封止用金属層２２８と第１の封止用金属層２１８との間の距離との距離差を吸収して電気接続用金属層２２９，２１９同士および封止用金属層２２８，２１８同士を接合するために、製造にあたっては、第２の電気接続用金属層２２９および第２の封止用金属層２２８それぞれにおける接合箇所に所定量の半田をソルダーシュート法により供給してから、センサウェハ２１０とパッケージウェハ２２０とを重ね合わせてリフローを行っているので、接合界面近傍の残留応力が大きくなって当該残留応力に起因してセンサ特性がばらついてしまう。なお、半田としてＡｕＳｎを用いる場合には、リフローの工程のプロセス温度が２８０℃以上になる。

本発明は上記事由に鑑みて為されたものであり、その目的は、センサ基板とパッケージ用基板との接合時に発生する残留応力の低減が可能なセンサエレメントを提供することにある。

請求項１の発明は、半導体基板を用いて形成されセンシング部が設けられたセンサ基板と、センサ基板のセンシング部に電気的に接続される貫通孔配線が形成されセンサ基板の一表面側に接合された第１のパッケージ用基板と、センサ基板の他表面側に接合された第２のパッケージ用基板とを備え、センサ基板は、前記一表面側に、枠状の第１の封止用金属層が形成されるとともに、第１の封止用金属層よりも内側に位置しセンシング部と電気的に接続された第１の電気接続用金属層が形成され、第１のパッケージ用基板は、センサ基板側の表面に、枠状の第２の封止用金属層が形成されるとともに、第２の封止用金属層よりも内側に位置し貫通孔配線と電気的に接続された第２の電気接続用金属層が形成され、センサ基板と第１のパッケージ用基板とは、封止用金属層同士および電気接続用金属層同士それぞれに関して活性化された接合表面同士が金属−金属の組み合わせで常温接合されてなり、センサ基板と第２のパッケージ用基板とは、活性化された接合表面同士が、Ｓｉ−Ｓｉ、Ｓｉ−ＳｉＯ_２、ＳｉＯ_２−ＳｉＯ_２、Ｓｉ−Ｓｉ_３Ｎ_４、Ｓｉ_３Ｎ_４−Ｓｉ_３Ｎ_４、ＳｉＯ_２−Ｓｉ_３Ｎ_４の群から選択される１組の組み合わせで常温接合されてなることを特徴とする。

この発明によれば、従来のようにセンサ基板とパッケージ用基板とが半田により接合されてなるセンサエレメントに比べて、センサ基板と各パッケージ用基板との接合時に発生する残留応力の低減が可能になる。また、この発明によれば、センサ基板と第１のパッケージ用基板とは、封止用金属層同士および電気接続用金属層同士それぞれに関して活性化された接合表面同士が金属−金属の組み合わせで常温接合されてなり、センサ基板と第２のパッケージ用基板とは、活性化された接合表面同士が、Ｓｉ−Ｓｉ、Ｓｉ−ＳｉＯ_２、ＳｉＯ_２−ＳｉＯ_２、Ｓｉ−Ｓｉ_３Ｎ_４、Ｓｉ_３Ｎ_４−Ｓｉ_３Ｎ_４、ＳｉＯ_２−Ｓｉ_３Ｎ_４の群から選択される１組の組み合わせで常温接合されているので、センサ基板の一表面側への第１のパッケージ用基板の接合と、センサ基板のセンシング部と第１のパッケージ用基板の貫通孔配線との電気的な接続とを同時に金属−金属の組み合わせの常温接合により行うことができ、その一方で、センサ基板と第２のパッケージ用基板とをＳｉ−Ｓｉ、Ｓｉ−ＳｉＯ_２、ＳｉＯ_２−ＳｉＯ_２、Ｓｉ−Ｓｉ_３Ｎ_４、Ｓｉ_３Ｎ_４−Ｓｉ_３Ｎ_４、ＳｉＯ_２−Ｓｉ_３Ｎ_４の群から選択される１組の組み合わせで常温接合することができるので、センサ基板と第２のパッケージ用基板とを金属−金属の組み合わせで常温接合する場合に比べて印加する荷重を低減することができ、当該荷重がセンサ基板に与える影響を低減することができる。また、センサ基板と第２のパッケージ用基板とをＳｉ−Ｓｉ、Ｓｉ−ＳｉＯ_２、ＳｉＯ_２−ＳｉＯ_２、Ｓｉ−Ｓｉ_３Ｎ_４、Ｓｉ_３Ｎ_４−Ｓｉ_３Ｎ_４、ＳｉＯ_２−Ｓｉ_３Ｎ_４の群から選択される１組の組み合わせで常温接合した後で、センサ基板と第１のパッケージ用基板との封止用金属層同士および電気接続用金属層同士を金属−金属の組み合わせで常温接合する製造プロセスを採用可能となるので、当該製造プロセスを採用すれば、Ｓｉ−Ｓｉ、Ｓｉ−ＳｉＯ_２、ＳｉＯ_２−ＳｉＯ_２、Ｓｉ−Ｓｉ_３Ｎ_４、Ｓｉ_３Ｎ_４−Ｓｉ_３Ｎ_４、ＳｉＯ_２−Ｓｉ_３Ｎ_４の群から選択される１組の組み合わせの常温接合に比べて大きな荷重を必要とする金属−金属の常温接合となる封止用金属層同士および電気接続用金属層同士の常温接合を、Ｓｉ−Ｓｉ、Ｓｉ−ＳｉＯ_２、ＳｉＯ_２−ＳｉＯ_２、Ｓｉ−Ｓｉ_３Ｎ_４、Ｓｉ_３Ｎ_４−Ｓｉ_３Ｎ_４、ＳｉＯ_２−Ｓｉ_３Ｎ_４の群から選択される１組の組み合わせの常温接合よりも先に行う場合（つまり、センサ基板と第１のパッケージ用基板との封止用金属層同士および電気接続用金属層同士の常温接合を、センサ基板と第２のパッケージ用基板との常温接合よりも先に行う場合）に比べて、センサ基板と第１のパッケージ用基板との封止用金属層同士および電気接続用金属層同士を常温接合する際に、センサ基板が既に第２のパッケージ用基板に支持されていることにより接合時の荷重を効率良く作用させることができ、封止用金属層同士および電気接続用金属層同士の接合歩留まりや接合信頼性を高めることができるという利点や、センサ基板の一表面側に第１のパッケージ用基板を常温接合する際に印加する荷重の影響で、常温接合装置のステージに接しているセンサ基板の他表面の清浄度や平坦度が低下してセンサ基板と第２のパッケージ用基板との接合歩留まりが低下するのを防止することができるという利点がある。

請求項２の発明は、請求項１の発明において、前記センサ基板は、前記第１の封止用金属層と前記第１の電気接続用金属層とが同一平面上に同一厚さで形成され、前記第１のパッケージ用基板は、前記第２の封止用金属層と前記第２の電気接続用金属層とが同一平面上に同一厚さで形成されてなることを特徴とする。

この発明によれば、前記第１の封止用金属層と前記第１の電気接続用金属層とを同時に同じ厚さで形成することができるとともに、前記第２の封止用金属層と前記第２の電気接続用金属層とを同時に同じ厚さで形成することができ、しかも、前記封止用金属層同士の常温接合と前記電気接続用金属層同士の常温接合とを同時に行うことができるとともに、前記封止用金属層同士の接合信頼性および前記電気接続用金属層同士の接合信頼性を高めることができる。

請求項３の発明は、請求項１または請求項２の発明において、前記金属がＡｕであることを特徴とする。

この発明によれば、前記封止用金属層同士および前記電気接続用金属層同士を、化学的に安定なＡｕ−Ａｕの組み合わせで常温接合することができるので、製造歩留まりを向上できるとともに接合安定性を向上できる。

請求項４の発明は、請求項１ないし請求項３の発明において、前記センサ基板と前記第２のパッケージ用基板とは、前記接合表面のＲＭＳあらさが０．３ｎｍ以下であることを特徴とする。

この発明によれば、前記センサ基板と前記第２のパッケージ用基板とを常温接合により安定して高い歩留まりで接合することができる。

請求項１の発明では、センサ基板と各パッケージ用基板との接合時に発生する残留応力の低減が可能になるという効果がある。

（実施形態１）
以下、本実施形態のセンサエレメントについて図１〜図１１を参照しながら説明する。

本実施形態のセンサエレメントは、加速度センサであり、図１（ｃ）および図２に示すように後述のセンシング部が形成されたセンサ基板（センサ本体）１と、センサ基板１のセンシング部に電気的に接続される貫通孔配線２４を有しセンサ基板１の一表面側（図１（ｃ）の上面側）に接合された貫通孔配線形成基板（第１のパッケージ用基板）２と、センサ基板１の他表面側（図１（ｃ）の下面側）に接合されたカバー基板（第２のパッケージ用基板）３とを備えている。ここにおいて、センサ基板１および貫通孔配線形成基板２およびカバー基板３の外周形状は矩形状であり、貫通孔配線形成基板２およびカバー基板３はセンサ基板１と同じ外形寸法に形成されている。なお、図１（ｃ）は図２のＡ−Ａ’概略断面図である。

上述のセンサ基板１は、シリコン基板からなる支持基板１０ａ上のシリコン酸化膜からなる絶縁層（埋込酸化膜）１０ｂ上にｎ形のシリコン層（活性層）１０ｃを有するＳＯＩウェハを加工することにより形成してあり、貫通孔配線形成基板２は第１のシリコンウェハを加工することにより形成し、カバー基板３は第２のシリコンウェハを加工することにより形成してある。なお、本実施形態では、ＳＯＩウェハにおける支持基板１０ａの厚さを３００μｍ〜５００μｍ程度、絶縁層１０ｂの厚さを０．３μｍ〜１．５μｍ程度、シリコン層１０ｃの厚さを４μｍ〜１０μｍ程度とし、また、第１のシリコンウェハの厚さを２００μｍ〜３００μｍ程度、第２のシリコンウェハの厚さを１００〜３００μｍ程度としてあるが、これらの数値は特に限定するものではない。また、ＳＯＩウェハの主表面であるシリコン層１０ｃの表面は（１００）面としてある。また、本実施形態では、ＳＯＩウェハが第１の半導体基板を構成し、第１のシリコンウェハが第２の半導体基板を構成し、第３のシリコンウェハが第３の半導体基板を構成している。

センサ基板１は、図４〜図６に示すように、枠状（本実施形態では、矩形枠状）のフレーム部１１を備え、フレーム部１１の内側に配置される重り部１２が一表面側（図１（ｃ）および図４（ｂ）の上面側）において可撓性を有する４つの短冊状の撓み部１３を介してフレーム部１１に揺動自在に支持されている。言い換えれば、センサ基板１は、枠状のフレーム部１１の内側に配置される重り部１２が重り部１２から四方へ延長された４つの撓み部１３を介してフレーム部１１に揺動自在に支持されている。ここで、フレーム部１１は、上述のＳＯＩウェハの支持基板１０ａ、絶縁層１０ｂ、シリコン層１０ｃそれぞれを利用して形成してある。これに対して、撓み部１３は、上述のＳＯＩウェハにおけるシリコン層１０ｃを利用して形成してあり、フレーム部１１よりも十分に薄肉となっている。

重り部１２は、上述の４つの撓み部１３を介してフレーム部１１に支持された直方体状のコア部１２ａと、センサ基板１の上記一表面側から見てコア部１２ａの四隅それぞれに連続一体に連結された直方体状の４つの付随部１２ｂとを有している。言い換えれば、重り部１２は、フレーム部１１の内側面に一端部が連結された各撓み部１３の他端部が外側面に連結されたコア部１２ａと、コア部１２ａと一体に形成されコア部１２ａとフレーム部１１との間の空間に配置される４つの付随部１２ｂとを有している。つまり、各付随部１２ｂは、センサ基板１の上記一表面側から見て、フレーム部１１とコア部１２ａと互いに直交する方向に延長された２つの撓み部１３，１３とで囲まれる空間に配置されており、各付随部１２ｂそれぞれとフレーム部１１との間にはスリット１４が形成され、撓み部１３を挟んで隣り合う付随部１２ｂ間の間隔が撓み部１３の幅寸法よりも長くなっている。ここにおいて、コア部１２ａは、上述のＳＯＩウェハの支持基板１０ａ、絶縁層１０ｂ、シリコン層１０ｃそれぞれを利用して形成し、各付随部１２ｂは、ＳＯＩウェハの支持基板１０ａを利用して形成してある。しかして、センサ基板１の上記一表面側において各付随部１２ｂの表面は、コア部１２ａの表面を含む平面からセンサ基板１の上記他表面側（図１（ｃ）および図４（ｂ）の下面側）へ離間して位置している。なお、センサ基板１の上述のフレーム部１１、重り部１２、各撓み部１３は、リソグラフィ技術およびエッチング技術を利用して形成すればよい。

ところで、図４（ａ），（ｂ）それぞれの右下に示したように、センサ基板１の上記一表面に平行な面内でフレーム部１１の一辺に沿った一方向をｘ軸の正方向、この一辺に直交する辺に沿った一方向をｙ軸の正方向、センサ基板１の厚み方向の一方向をｚ軸の正方向と規定すれば、重り部１２は、ｘ軸方向に延長されてコア部１２ａを挟む２つ１組の撓み部１３，１３と、ｙ軸方向に延長されてコア部１２ａを挟む２つ１組の撓み部１３，１３とを介してフレーム部１１に支持されていることになる。なお、上述のｘ軸、ｙ軸、ｚ軸の３軸により規定した直交座標では、センサ基板１において上述のシリコン層１０ｃにより形成された部分の表面における重り部１２の中心位置を原点としている。

重り部１２のコア部１２ａからｘ軸の正方向に延長された撓み部１３（図４（ａ）の右側の撓み部１３）は、コア部１２ａ近傍に２つ１組のピエゾ抵抗Ｒｘ２，Ｒｘ４が形成されるとともに、フレーム部１１近傍に１つのピエゾ抵抗Ｒｚ２が形成されている。一方、重り部１２のコア部１２ａからｘ軸の負方向に延長された撓み部１３（図４（ａ）の左側の撓み部１３）は、コア部１２ａ近傍に２つ１組のピエゾ抵抗Ｒｘ１，Ｒｘ３が形成されるとともに、フレーム部１１近傍に１つのピエゾ抵抗Ｒｚ３が形成されている。ここに、コア部１２ａ近傍に形成された４つのピエゾ抵抗Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４は、ｘ軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部１３の長手方向に一致するように形成してあり、図７における左側のブリッジ回路Ｂｘを構成するように配線（センサ基板１に形成されている拡散層配線、金属配線１７など）によって接続されている。なお、ピエゾ抵抗Ｒｘ１〜Ｒｘ４は、ｘ軸方向の加速度がかかったときに撓み部１３において応力が集中する応力集中領域に形成されている。

また、重り部１２のコア部１２ａからｙ軸の正方向に延長された撓み部１３（図４（ａ）の上側の撓み部１３）はコア部１２ａ近傍に２つ１組のピエゾ抵抗Ｒｙ１，Ｒｙ３が形成されるとともに、フレーム部１１近傍に１つのピエゾ抵抗Ｒｚ１が形成されている。一方、重り部１２のコア部１２ａからｙ軸の負方向に延長された撓み部１３（図４（ａ）の下側の撓み部１３）はコア部１２ａ近傍に２つ１組のピエゾ抵抗Ｒｙ２，Ｒｙ４が形成されるとともに、フレーム部１１側の端部に１つのピエゾ抵抗Ｒｚ４が形成されている。ここに、コア部１２ａ近傍に形成された４つのピエゾ抵抗Ｒｙ１，Ｒｙ２，Ｒｙ３，Ｒｙ４は、ｙ軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部１３の長手方向に一致するように形成してあり、図７における中央のブリッジ回路Ｂｙを構成するように配線（センサ基板１に形成されている拡散層配線、金属配線１７など）によって接続されている。なお、ピエゾ抵抗Ｒｙ１〜Ｒｙ４は、ｙ軸方向の加速度がかかったときに撓み部１３において応力が集中する応力集中領域に形成されている。

また、フレーム部１１近傍に形成された４つのピエゾ抵抗Ｒｚ１，Ｒｚ２，Ｒｚ３，Ｒｚ４は、ｚ軸方向の加速度を検出するために形成されたものであり、図７における右側のブリッジ回路Ｂｚを構成するように配線（センサ基板１に形成されている拡散層配線、金属配線１７など）によって接続されている。ただし、２つ１組となる撓み部１３，１３のうち一方の組の撓み部１３，１３に形成したピエゾ抵抗Ｒｚ１，Ｒｚ４は長手方向が撓み部１３，１３の長手方向と一致するように形成されているのに対して、他方の組の撓み部１３，１３に形成したピエゾ抵抗Ｒｚ２，Ｒｚ３は長手方向が撓み部１３，１３の幅方向（短手方向）と一致するように形成されている。

なお、図１〜図４では、センサ基板１における金属配線１７のうち、後述の第１の電気接続用金属層１９近傍の部位のみを図示してあり、拡散層配線の図示は省略してある。

ここで、センサ基板１の動作の一例について説明する。

いま、センサ基板１に加速度がかかっていない状態で、センサ基板１に対してｘ軸の正方向に加速度がかかったとすると、ｘ軸の負方向に作用する重り部１２の慣性力によってフレーム部１１に対して重り部１２が変位し、結果的にｘ軸方向を長手方向とする撓み部１３，１３が撓んで当該撓み部１３，１３に形成されているピエゾ抵抗Ｒｘ１〜Ｒｘ４の抵抗値が変化することになる。この場合、ピエゾ抵抗Ｒｘ１，Ｒｘ３は引張応力を受け、ピエゾ抵抗Ｒｘ２，Ｒｘ４は圧縮応力を受ける。一般的にピエゾ抵抗は引張応力を受けると抵抗値（抵抗率）が増大し、圧縮応力を受けると抵抗値（抵抗率）が減少する特性を有しているので、ピエゾ抵抗Ｒｘ１，Ｒｘ３は抵抗値が増大し、ピエゾ抵抗Ｒｘ２，Ｒｘ４は抵抗値が減少することになる。したがって、図７に示した一対の入力端子ＶＤＤ，ＧＮＤ間に外部電源から一定の直流電圧を印加しておけば、図７に示した左側のブリッジ回路Ｂｘの出力端子Ｘ１，Ｘ２間の電位差がｘ軸方向の加速度の大きさに応じて変化する。同様に、ｙ軸方向の加速度がかかった場合には図７に示した中央のブリッジ回路Ｂｙの出力端子Ｙ１，Ｙ２間の電位差がｙ軸方向の加速度の大きさに応じて変化し、ｚ軸方向の加速度がかかった場合には図７に示した右側のブリッジ回路Ｂｚの出力端子Ｚ１，Ｚ２間の電位差がｚ軸方向の加速度の大きさに応じて変化する。しかして、上述のセンサ基板１は、各ブリッジ回路Ｂｘ〜Ｂｚそれぞれの出力電圧の変化を検出することにより、当該センサ基板１に作用したｘ軸方向、ｙ軸方向、ｚ軸方向それぞれの加速度を検出することができる。本実施形態では、重り部１２と各撓み部１３とで可動部を構成しており、各ピエゾ抵抗Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４それぞれが、センサ基板１におけるセンシング部を構成している。

ところで、センサ基板１は、図７に示すように、上述の３つのブリッジ回路Ｂｘ，Ｂｙ，Ｂｚに共通の２つの入力端子ＶＤＤ，ＧＮＤと、ブリッジ回路Ｂｘの２つの出力端子Ｘ１，Ｘ２と、ブリッジ回路Ｂｙの２つの出力端子Ｙ１，Ｙ２と、ブリッジ回路Ｂｚの２つの出力端子Ｚ１，Ｚ２とを備えており、これらの各入力端子ＶＤＤ，ＧＮＤおよび各出力端子Ｘ１，Ｘ２，Ｙ１，Ｙ２，Ｚ１，Ｚ２が、上記一表面側（つまり、貫通孔配線形成基板２側）に第１の電気接続用金属層１９として設けられており、貫通孔配線形成基板２に形成された貫通孔配線２４と電気的に接続されている。すなわち、センサ基板１には、８つの第１の電気接続用金属層１９が形成され、貫通孔配線形成基板２には、８つの貫通孔配線２４が形成されている。なお、８つの第１の電気接続用金属層１９は、外周形状が矩形状（本実施形態では、正方形状）であり、フレーム部１１の周方向に離間して配置されている（矩形枠状のフレーム部１１の４辺それぞれに２つずつ配置されている）。

また、センサ基板１のフレーム部１１上には、フレーム部１１よりも開口面積が大きな枠状（矩形枠状）の第１の封止用金属層１８が形成されており、上述の８つの電気接続用金属層１９は、フレーム部１１において第１の封止用金属層１８よりも内側に配置されている。要するに、センサ基板１は、第１の封止用金属層１８の幅寸法をフレーム部１１の幅寸法に比べて小さく設定し、第１の封止用金属層１８と各電気接続用金属層１９とを同一平面上に同一厚さとなるように形成してある。

ここにおいて、センサ基板１は、上記一表面側において上記シリコン層１０ｃ上にシリコン酸化膜とシリコン窒化膜との積層膜からなる絶縁膜１６が形成されており、第１の電気接続用金属層１９および第１の封止用金属層１８および金属配線１７は絶縁膜１６上に形成されている。

また、第１の封止用金属層１８および第１の電気接続用金属層１９は、接合用のＡｕ膜と絶縁膜１６との間に密着性改善用のＴｉ膜を介在させてある。言い換えれば、第１の封止用金属層１８および第１の電気接続用金属層１９は、絶縁膜１６上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されている。要するに、第１の電気接続用金属層１９と第１の封止用金属層１８とは同一の金属材料により形成されているので、第１の電気接続用金属層１９と第１の封止用金属層１８とを同時に形成することができるとともに、第１の電気接続用金属層１９と第１の封止用金属層１８とを同一平面上に同一厚さで形成することができる。なお、第１の封止用金属層１８および第１の電気接続用金属層１９は、Ｔｉ膜の膜厚を１５〜５０ｎｍ、Ａｕ膜の膜厚を５００ｎｍに設定してあり、金属配線１７の膜厚は１μｍに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、本実施形態では、各Ａｕ膜と絶縁膜１６との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。

上述の各ピエゾ抵抗Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４および上記各拡散層配線は、上記シリコン層１０ｃにおけるそれぞれの形成部位に適宜濃度のｐ形不純物をドーピングすることにより形成されており、上述の金属配線１７は、絶縁膜１６上にスパッタ法や蒸着法などにより成膜した金属膜（例えば、Ａｌ膜、Ａｌ合金膜など）をリソグラフィ技術およびエッチング技術を利用してパターニングすることにより形成されており、金属配線１７は絶縁膜１６に設けたコンタクトホールを通して拡散層配線と電気的に接続されている。また、第１の電気接続用金属層１９と金属配線１７とは、第１の電気接続用金属層１９における金属配線１７との接続部位１９ｂ（図３（ｂ）参照）が、貫通孔配線形成基板２におけるセンサ基板１との対向面に形成された後述の変位空間形成用凹部２１内に位置する形で電気的に接続されている。

貫通孔配線形成基板２は、図８〜図１０に示すように、センサ基板１側（図１（ｃ）における下面側）の表面に、センサ基板１の重り部１２と各撓み部１３とで構成される可動部の変位空間を確保する上述の変位空間形成用凹部２１が形成されるとともに、変位空間形成用凹部２１の周部に厚み方向に貫通する複数（本実施形態では、８つ）の貫通孔２２が形成されており、厚み方向の両面と各貫通孔２２の内面とに跨って熱酸化膜（シリコン酸化膜）からなる絶縁膜２３が形成され、貫通孔配線２４と貫通孔２２の内面との間に絶縁膜２３の一部が介在している。ここにおいて、貫通孔配線形成基板２の８つの貫通孔配線２４は当該貫通孔配線形成基板２の周方向に離間して形成されている。また、貫通孔配線２４の材料としては、Ｃｕを採用しているが、Ｃｕに限らず、例えば、Ｎｉなどを採用してもよい。

また、貫通孔配線形成基板２は、センサ基板１側の表面において変位空間形成用凹部２１の周部に、各貫通孔配線２４それぞれと電気的に接続された複数（本実施形態では、８つ）の第２の電気接続用金属層２９が形成されている。貫通孔配線形成基板２は、センサ基板１側の表面の周部には、全周に亘って枠状（矩形枠状）の第２の封止用金属層２８が形成されており、上述の８つの第２の電気接続用金属層２９は、外周形状が細長の長方形状であり、第２の封止用金属層２８よりも内側に配置されている。ここにおいて、第２の電気接続用金属層２９は、長手方向の一端部が貫通孔配線２４と接合されており、他端側の部位がセンサ基板１の金属配線１７よりも外側でセンサ基板１の第１の電気接続用金属層１９と接合されて電気的に接続されるように配置してある。要するに、貫通孔配線形成基板２の周方向において貫通孔配線２４と当該貫通孔配線２４に対応する第１の電気接続用金属層１９との位置をずらしてあり、第２の電気接続用金属層２９を、長手方向が第２の封止用金属層２８の周方向に一致し且つ貫通孔配線２４と第１の電気接続用金属層１９とに跨る形で配置してある。

また、第２の封止用金属層２８および第２の電気接続用金属層２９は、接合用のＡｕ膜と絶縁膜２３との間に密着性改善用のＴｉ膜を介在させてある。言い換えれば、第２の封止用金属層２８および第２の電気接続用金属層２９は、絶縁膜２３上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されている。要するに、第２の電気接続用金属層２９と第２の封止用金属層２８とは同一の金属材料により形成されているので、第２の電気接続用金属層２９と第２の封止用金属層２８とを同時に形成することができるとともに、第２の電気接続用金属層２９と第２の封止用金属層２８とを同一平面上に同一厚さで形成することができる。なお、第２の封止用金属層２８および第２の電気接続用金属層２９は、Ｔｉ膜の膜厚を１５〜５０ｎｍ、Ａｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、本実施形態では、各Ａｕ膜と絶縁膜２３との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。

また、貫通孔配線形成基板２におけるセンサ基板１側とは反対側の表面には、各貫通孔配線２４それぞれと電気的に接続された複数の外部接続用電極２５が形成されている。なお、各外部接続用電極２５の外周形状は矩形状となっている。

カバー基板３は、図１１に示すように、センサ基板１との対向面に、重り部１２の変位空間を形成する所定深さ（例えば、５μｍ〜１０μｍ程度）の凹部３１を形成してある。ここにおいて、凹部３１は、リソグラフィ技術およびエッチング技術を利用して形成してある。なお、本実施形態では、カバー基板３におけるセンサ基板１との対向面に、重り部１２の変位空間を形成する凹部３１を形成してあるが、重り部１２のコア部１２ａおよび各付随部１２ｂのうち支持基板１０ａを利用して形成されている部分の厚さを、フレーム部１１において支持基板１０ａを利用して形成されている部分の厚さに比べて、センサ基板１の厚み方向への重り部１２の許容変位量分だけ薄くするようにすれば、カバー基板３に凹部３１を形成しなくても、センサ基板１の上記他表面側には上記他表面に交差する方向への重り部１２の変位を可能とする隙間が重り部１２とカバー基板３との間に形成される。

ところで、上述の加速度センサにおけるセンサ基板１と貫通孔配線形成基板２とは、第１の封止用金属層１８と第２の封止用金属層２８とが接合されるとともに、第１の電気接続用金属層１９と第２の電気接続用金属層２９とが接合され、センサ基板１とカバー基板３とは、互いの対向面の周部同士が接合されている。また、本実施形態の加速度センサは、図１（ａ），（ｂ）に示すように、上述のＳＯＩウェハにセンサ基板１を複数形成したセンサウェハ１０と、上述の第１のシリコンウェハに貫通孔配線形成基板２を複数形成した第１のパッケージウェハ２０と、上述の第２のシリコンウェハにカバー基板３を複数形成した第２のパッケージウェハ３０とをウェハレベルで常温接合することでウェハレベルパッケージ構造体１００を形成してから、ダイシング工程により所定のサイズ（所望のチップサイズ）の加速度センサに切断されている（なお、図１（ｃ）の加速度センサは図１（ａ）に示すウェハレベルパッケージ構造体１００のうち丸Ａで囲んだ部分から切り出されたサイズに形成されている）。したがって、貫通孔配線形成基板２とカバー基板３とがセンサ基板１と同じ外形サイズとなり、小型のチップサイズパッケージを実現できるとともに、製造が容易になる。

ここにおいて、本実施形態では、センサウェハ１０と第１のパッケージウェハ２０および第２のパッケージウェハ３０との接合方法として、センサ基板１の残留応力を少なくするためにより低温での接合が可能な常温接合法を採用している。常温接合法では、接合前に互いの接合表面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合表面の清浄化・活性化を行ってから、接合表面同士を接触させ、常温下で接合する。本実施形態では、上述の常温接合法により、常温下で第１の設定荷重（例えば、０〜０．５ｋｇ／ｃｍ^２）を印加して、センサ基板１のフレーム部１１とカバー基板３の周部とを常温接合し、また、常温下で第２の設定荷重（例えば、２〜５０ｋｇ／ｃｍ^２）を印加して、第１の封止用金属層１８と第２の封止用金属層２８とを常温接合するのと同時に、第１の電気接続用金属層１９と第２の電気接続用金属層２９とを常温接合している。

しかして、本実施形態では、センサウェハ１０と第２のパッケージウェハ３０とが、Ｓｉ−Ｓｉの常温接合（つまり、ウェハ材料同士の常温接合）により接合され、センサウェハ１０と第１のパッケージウェハ２０との封止用金属層１８，２８同士および電気接続用金属層１９，２９同士が金属−金属（ここでは、Ａｕ−Ａｕ）の常温接合により接合されており、センサウェハ１０と第１のパッケージウェハ２０および第２のパッケージウェハ３０とを半田リフローのような熱処理を必要とする方法により接合する場合に比べて、センシング部を構成するピエゾ抵抗Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４が熱応力の影響を受けにくくなるという利点がある。また、本実施形態では、センサ基板１と貫通孔配線形成基板２およびカバー基板３とが同じ半導体材料であるＳｉにより形成されているので、センサ基板１と貫通孔配線形成基板２およびカバー基板３との線膨張係数差に起因した応力（センサ基板１における残留応力）が上記ブリッジ回路の出力信号に与える影響を低減でき、貫通孔配線形成基板２およびカバー基板３がセンサ基板１と異なる材料により形成されている場合に比べて、センサ特性のばらつきを低減することができる。なお、センサ基板１は、ＳＯＩウェハを加工して形成してあるが、ＳＯＩウェハに限らず、例えば、シリコンウェハを加工して形成してもよい。

以上説明した本実施形態の加速度センサは、センサウェハ１０とパッケージウェハ２０，３０とをウェハレベルで常温接合してから所定のサイズに切断されているので、従来のように接合箇所ごとに半田を供給した後にリフローのような熱処理を行ってから所定のサイズに切断されたセンサエレメントに比べて、センサウェハ１０とパッケージウェハ２０，３０との接合時に発生する残留応力の低減が可能となる。要するに、本実施形態の加速度センサは、従来のようにセンサ基板とパッケージ用基板とが半田により接合されてなるセンサエレメントに比べて、センサ基板１と各パッケージ用基板（貫通孔配線形成基板２、カバー基板３）との接合時に発生する残留応力の低減が可能になる。

また、本実施形態の加速度センサでは、センサ基板と第１のパッケージ用基板たる貫通孔配線形成基板２とは、封止用金属層１８，２８同士および電気接続用金属層１９，２９同士それぞれに関して活性化された接合表面同士が金属−金属の組み合わせで常温接合され、センサ基板１と第２のパッケージ用基板たるカバー基板３とは、活性化された接合表面同士が、Ｓｉ−Ｓｉの組み合わせで常温接合されているので、センサ基板１の上記一表面側への貫通孔配線形成基板２の接合と、センサ基板１のセンシング部と貫通孔配線形成基板２の貫通孔配線２４との電気的な接続とを同時に金属−金属の組み合わせの常温接合により行うことができ、その一方で、センサ基板１とカバー基板３とをＳｉ−Ｓｉの組み合わせで常温接合することができるので、センサ基板１とカバー基板３とを金属−金属の組み合わせで常温接合する場合に比べて印加する荷重を低減することができ、当該荷重がセンサ基板１に与える影響を低減することができる。

また、センサ基板１とカバー基板３とをＳｉ−Ｓｉの組み合わせで常温接合した後で、センサ基板１と貫通孔配線形成基板２との封止用金属層１８，２８同士および電気接続用金属層１９，２９同士を金属−金属の組み合わせで常温接合する製造プロセスを採用可能となるので、当該製造プロセスを採用すれば、Ｓｉ−Ｓｉの組み合わせの常温接合に比べて大きな荷重を必要とする金属−金属の常温接合となる封止用金属層１８，２８同士および電気接続用金属層１９，２９同士の常温接合を、Ｓｉ−Ｓｉの組み合わせの常温接合よりも先に行う場合（つまり、センサ基板と貫通孔配線形成基板２との封止用金属層１８，２８同士および電気接続用金属層１９，２９同士の常温接合を、センサ基板１とカバー基板３との常温接合よりも先に行う場合）に比べて、センサ基板１と貫通孔配線形成基板２との封止用金属層１８，２８同士および電気接続用金属層１９，２９同士を常温接合する際に、センサ基板１が既にカバー基板３に支持されていることにより接合時の荷重を封止用金属層１８，２８同士の積層構造および電気接続用金属層１９，２９同士の積層構造に効率良く作用させることができ、封止用金属層１８，２８同士および電気接続用金属層１９，２９同士の接合歩留まりや接合信頼性を高めることができるという利点や、センサ基板１の上記一表面側に貫通孔配線形成基板２を常温接合する際に印加する荷重の影響で、常温接合装置のステージに接しているセンサ基板１の上記他表面の清浄度や平坦度が低下してセンサ基板１とカバー基板３との接合歩留まりが低下するのを防止することができるという利点がある。

また、本実施形態の加速度センサでは、上述のように、センサ基板１において、第１の封止用金属層１８と第１の電気接続用金属層１９とが同一平面上に同一厚さで形成され、貫通孔配線形成基板２は、第２の封止用金属層２８と第２の電気接続用金属層２９とが同一平面上に同一厚さで形成されているので、封止用金属層１８，２８同士の常温接合と電気接続用金属層１９，２９同士の常温接合とを同時に行うことができるとともに、封止用金属層１８，２８同士の接合信頼性および電気接続用金属層１９，２９同士の接合信頼性を高めることができる。

また、本実施形態では、貫通孔配線形成基板２の第２の電気接続用金属層２９におけるセンサ基板１の第１の電気接続用金属層１９との接合部位を、当該第２の電気接続用金属層２９における貫通孔配線２４との接続部位からずらしてあるので、第２の電気接続用金属層２９において第１の電気接続用金属層１９との接合部位の接合前の表面の平滑性を高めることができ（第２の電気接続用金属層２９の成膜時の表面の平滑性を高めることができ）、第１の電気接続用金属層１９と第２の電気接続用金属層２９とを上述のように常温接合する場合の接合信頼性を高めることが可能となる。

ところで、本実施形態では、センサウェハ１０と第２のパッケージウェハ３０とは、Ｓｉ−Ｓｉの組み合わせの常温接合により接合されているが、Ｓｉ−Ｓｉの組み合わせに限らず、Ｓｉ−Ｓｉ、Ｓｉ−ＳｉＯ_２、ＳｉＯ_２−ＳｉＯ_２、Ｓｉ−Ｓｉ_３Ｎ_４、Ｓｉ_３Ｎ_４−Ｓｉ_３Ｎ_４、ＳｉＯ_２−Ｓｉ_３Ｎ_４の群から選択される１組の組み合わせの常温接合により接合されるようにしてもよい。ここで、ＳｉＯ_２膜の形成方法としては、例えば、ウェット酸化、ドライ酸化などの熱酸化法が望ましく、Ｓｉ_３Ｎ_４膜の形成方法としては、ＣＶＤ法（熱ＣＶＤ法、プラズマＣＶＤ法など）、スパッタ法などを採用すればよい。

ここにおいて、本願発明者らは、封止用金属層１８，２８同士および電気接続用金属層１９，２９同士をＡｕ−Ａｕの組み合わせで常温接合する接合工程の歩留りを向上するために、封止用金属層１８，２８および電気接続用金属層１９，２９のＡｕ膜の膜厚、接合表面の表面あらさについて検討したところ、Ａｕ膜の膜厚を５００ｎｍ以下とし、Ａｕ膜における接合表面のＲＭＳあらさを１．８３ｎｍ以下とすることが望ましいという知見を得た。

一方、本願発明者らは、センサ基板１とカバー基板３とを常温接合する接合工程において、例えばＳｉ−ＳｉＯ_２の組み合わせを採用した場合、シリコン酸化膜（ＳｉＯ_２膜）のＲＭＳあらさを１．８３ｎｍとしたものでは、Ａｕ−Ａｕの組み合わせの場合と同じ荷重を印加しても常温接合による接合ができないという知見を得た。そこで、センサ基板１とカバー基板３とをＳｉ−ＳｉＯ_２の組み合わせで常温接合する接合工程の歩留まりを向上するために、接合表面のＲＭＳあらさについて検討した。具体的には、シリコン基板からなる第１の接合試験用シリコン基板と、シリコン基板の一表面側の全面にシリコン酸化膜を形成した第２の接合試験用シリコン基板とを用意し、上述の活性化の条件（活性化時間）などを変えることで接合表面のＲＭＳあらさを種々変化させて常温接合の接合試験を行った。その結果を表１に示す。なお、ＲＭＳあらさは、ＡＦＭ（atomic force microscope）を用いて測定した。

表１の結果から、ＲＭＳあらさが０．３ｎｍ以下であれば、Ｓｉ−ＳｉＯ_２の組み合わせでの常温接合が可能であり、接合工程の歩留りの向上を図れることが分かる。なお、ＳｉＯ_２−ＳｉＯ_２の組み合わせ、Ｓｉ−Ｓｉ、Ｓｉ−Ｓｉ_３Ｎ_４、Ｓｉ_３Ｎ_４−Ｓｉ_３Ｎ_４、ＳｉＯ_２−Ｓｉ_３Ｎ_４の組み合わせにおいても、接合表面のＲＭＳあらさを０．３ｎｍ以下とすることが望ましい。

しかして、本実施形態のセンサエレメントは、センサ基板１と第２のパッケージ用基板たるカバー基板３とのそれぞれの接合表面のＲＭＳあらさを０．３ｎｍ以下とすることで、センサ基板１とカバー基板３とを常温接合により安定して高い歩留まりで接合することができる。

（実施形態２）
以下、本実施形態のセンサエレメントについて図１２〜図１８を参照しながら説明する。

本実施形態のセンサエレメントは、加速度センサであって、基本構成は実施形態１と略同じであり、センサ本体であるセンサ基板１に、ＣＭＯＳを用いた集積回路（ＣＭＯＳ ＩＣ）であって上記センシング部と協働する集積回路が形成されたＩＣ領域部Ｅ２を設けてある点などが実施形態１と相違する。ここにおいて、上記集積回路は、実施形態１にて説明したブリッジ回路Ｂｘ，Ｂｙ，Ｂｚの出力信号に対して増幅、オフセット調整、温度補償などの信号処理を行って出力する信号処理回路や、信号処理回路において用いるデータを格納したＥＥＰＲＯＭなどが集積化されている。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。

本実施形態におけるセンサ基板１は、図１２および図１４に示すように、実施形態１にて説明したフレーム部１１の一部、重り部１２、各撓み部１３、センシング部であるピエゾ抵抗Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４などが形成されたセンサ領域部Ｅ１と、上記集積回路が形成された上述のＩＣ領域部Ｅ２と、実施形態１にて説明した第１の封止用金属層１８などが形成された接合領域部Ｅ３とを備え、平面視において中央部に位置するセンサ領域部Ｅ１をＩＣ領域部Ｅ２が囲み、ＩＣ領域部Ｅ２を接合領域部Ｅ３が囲むように各領域部Ｅ１〜Ｅ３のレイアウトが設計されている。ここで、本実施形態では、実施形態１におけるセンサ基板１のフレーム部１１の外形寸法を大きくしてあり（言い換えれば、フレーム部１１の幅寸法を大きくしてあり）、フレーム部１１に上記集積回路を形成してある。

ところで、センサ基板１は、実施形態１と同様にＳＯＩウェハを用いて形成されており、ＩＣ領域部Ｅ２では、多層配線技術を利用してセンサ基板１における当該ＩＣ領域部Ｅ２の占有面積の縮小化を図っている。このため、センサ基板１のＩＣ領域部Ｅ２では、シリコン層１０ｃ上のシリコン酸化膜と当該シリコン酸化膜上のシリコン窒化膜との積層膜からなる絶縁膜１６の表面側に、層間絶縁膜やパッシベーション膜などからなる多層構造部４１が形成され、上記パッシベーション膜の適宜部位を除去することにより複数のパッド４２を露出させてあり、各パッド４２が金属材料（例えば、Ａｕなど）からなる引き出し配線４３を介して接合領域部Ｅ３の絶縁膜１６上の第１の電気接続用金属層１９と電気的に接続されている（図１５参照）。ここで、本実施形態では、引き出し配線４３の材料と第１の電気接続用金属層１９の材料とを同じとして、引き出し配線４３と第１の電気接続用金属層１９とが連続する形で形成されている。なお、ＩＣ領域部Ｅ２に形成された複数のパッド４２には、信号処理回路を通してセンシング部と電気的に接続されるものと、信号処理回路を通さずにセンシング部と電気的に接続されるものがあるが、いずれにしても、貫通孔配線形成基板２の貫通孔配線２４とセンシング部とが電気的に接続されることとなる。

また、本実施形態では、実施形態１と同様に、第１のシリコンウェハを用いて形成された貫通孔配線形成基板２（図１２、図１６、および図１７参照）および第２のシリコンウェハを用いて形成されたカバー基板３（図１２および図１８参照）がセンサ基板１と同じ外形寸法に形成されており、本実施形態における貫通孔配線形成基板２は、実施形態１にて説明した変位空間形成用凹部２１の開口面の投影領域内にセンサ領域部Ｅ１およびＩＣ領域部Ｅ２が収まるように変位空間形成用凹部２１の開口面積を実施形態１に比べて大きくしてあり、ＩＣ領域部Ｅ２の多層構造部４１が変位空間形成用凹部２１内に配置されるようになっている（図１２および図１３参照）。

以下、センサウェハ１０の製造方法について図１９を参照しながら簡単に説明する。

まず、ＳＯＩウェハの主表面側（シリコン層１０ｃの表面側）に各ピエゾ抵抗Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４、ブリッジ回路Ｂｘ，Ｂｙ，Ｂｚ形成用の拡散層配線や上記集積回路などの回路要素をＣＭＯＳプロセス技術などを利用して形成する。ここにおいて、ＩＣ領域部Ｅ２の各パッド４２を露出させる工程が終了した段階では、上述の多層構造部４１がセンサ領域部Ｅ１および接合領域部Ｅ３にも形成されているが、多層構造部４１のうちセンサ領域部Ｅ１および接合領域部Ｅ３に対応する部位に形成されている部分には金属配線は設けられていない。

上述の各パッド４２を露出させる工程が終了した後、多層構造部４１のうちセンサ領域部Ｅ１および接合領域部Ｅ３それぞれに対応する部位に形成されている部分を露出させるようにパターニングされたレジスト層を形成し、当該レジスト層をエッチングマスクとして、多層構造部４１の露出部分をシリコン層１０ｃ上の絶縁膜１６のシリコン窒化膜をエッチングストッパ層としてウェットエッチングによりエッチング除去し、続いて、レジスト層を除去することによって、図１９（ａ）に示す構造を得る。

その後、ＳＯＩウェハの主表面側に第１の封止用金属層１８、各電気接続用金属層１９、および引き出し配線４３をスパッタ法などの薄膜形成技術およびフォトリソグラフィ技術およびエッチング技術などを利用して形成してから、ＳＯＩウェハの主表面側に、上述の絶縁膜１６においてフレーム部１１、重り部１２のコア部１２ａ、各撓み部１３それぞれに対応する部位を覆い他の部位を露出させるようにパターニングされたレジスト層を形成し、当該レジスト層をエッチングマスクとして、絶縁膜１６の露出部分をエッチングすることで絶縁膜１６をパターニングし、ＳＯＩウェハを主表面側から絶縁層１０ｂに達する深さまで絶縁層１０ｂをエッチングストッパ層としてエッチングする表面側パターニング工程を行い、続いて、レジスト層を除去することによって、図１９（ｂ）に示す構造を得る。この表面側パターニング工程を行うことによって、ＳＯＩウェハにおけるシリコン層１０ｃは、フレーム部１１に対応する部位と、コア部１２ａに対応する部位と、各撓み部１３それぞれに対応する部位とが残る。なお、この表面側パターニング工程におけるエッチングに際しては、例えば、誘導結合プラズマ（ＩＣＰ）型のドライエッチング装置を用いてドライエッチングを行えばよく、エッチング条件としては、絶縁層１０ｂがエッチングストッパ層として機能するような条件を設定する。

上述の表面側パターニング工程に続いてレジスト層を除去した後、ＳＯＩウェハの裏面側で支持基板１０ａに積層されているシリコン酸化膜１０ｄにおいてフレーム部１１に対応する部位とコア部１２ａに対応する部位と各付随部１２ｂそれぞれに対応する部位とを覆い且つ他の部位を露出させるようにパターニングされたレジスト層を形成し、当該レジスト層をエッチングマスクとして、シリコン酸化膜１０ｄの露出部分をエッチングすることでシリコン酸化膜１０ｄをパターニングし、レジスト層を除去してから、シリコン酸化膜１０ｄをエッチングマスクとして、ＳＯＩウェハを裏面側から絶縁層１０ｂに達する深さまで絶縁層１０ｂをエッチングストッパ層として略垂直にドライエッチングする裏面側パターニング工程を行うことによって、図１９（ｃ）に示す構造を得る。この裏面側パターニング工程を行うことにより、ＳＯＩウェハにおける支持基板１０ａは、フレーム部１１に対応する部位と、コア部１２ａに対応する部位と、各付随部１２ｂそれぞれに対応する部位とが残る。なお、この裏面側パターニング工程におけるエッチング装置としては、例えば、誘導結合プラズマ（ＩＣＰ）型のドライエッチング装置を用いればよく、エッチング条件としては、絶縁層１０ｂがエッチングストッパ層として機能するような条件を設定する。

裏面側パターニング工程の後、絶縁層１０ｂのうちフレーム部１１に対応する部位およびコア部１２ａに対応する部位を残して不要部分をウェットエッチングによりエッチング除去することでフレーム部１１、各撓み部１３、重り部１２を形成する分離工程を行うことによって、図１９（ｄ）に示す構造を得る。なお、この分離工程において、ＳＯＩウェハの裏面側のシリコン酸化膜１０ｄもエッチング除去される。

本実施形態の加速度センサは、実施形態１と同様に、ＳＯＩウェハにセンサ基板１を複数形成したセンサウェハ１０と、上述の第１のシリコンウェハに貫通孔配線形成基板２を複数形成した第１のパッケージウェハ２０と、上述の第２のシリコンウェハにカバー基板３を複数形成した第２のパッケージウェハ３０とをウェハレベルで常温接合することでウェハレベルパッケージ構造体１００を形成してから、ダイシング工程により所定のサイズ（所望のチップサイズ）の加速度センサに切断されている（なお、図１２（ｃ）の加速度センサは図１２（ａ）に示すウェハレベルパッケージ構造体１００のうち丸Ａで囲んだ部分から切り出されたサイズに形成されている）。したがって、貫通孔配線形成基板２とカバー基板３とがセンサ基板１と同じ外形サイズとなり、小型のチップサイズパッケージを実現できるとともに、製造が容易になる。ここにおいて、本実施形態においても、貫通孔配線形成基板２の第２の電気接続用金属層２９におけるセンサ基板１の第１の電気接続用金属層１９との接合部位を、当該第２の電気接続用金属層２９における貫通孔配線２４との接続部位からずらしてある（図１３参照）ので、第２の電気接続用金属層２９において第１の電気接続用金属層１９との接合部位の接合前の表面の平滑性を高めることができ（第２の電気接続用金属層２９の成膜時の表面の平滑性を高めることができ）、第１の電気接続用金属層１９と第２の電気接続用金属層２９とを上述のように常温接合する場合の接合信頼性を高めることが可能となる。

以上説明した本実施形態の加速度センサでは、実施形態１の加速度センサと、実施形態１の加速度センサのセンシング部と協働する集積回路を形成したＩＣチップとを１つのパッケージに収納したセンサモジュールに比べて小型化および低コスト化を図れ、また、センシング部と集積回路との間の配線長を短くすることができ、センサ性能の向上を図れる。

ところで、上述の各実施形態では、センサウェハ１０と第１のパッケージウェハ２０との封止用金属層１８，２８同士および電気接続用金属層１９，２９同士が金属−金属の常温接合により接合されており、金属−金属の組み合わせが、化学的に安定な材料であるＡｕ−Ａｕの組み合わせなので、製造歩留まりを向上できるとともに接合安定性を向上できる。ここにおいて、金属−金属の組み合せは、Ａｕ−Ａｕに限らず、例えば、Ｃｕ−Ｃｕの組み合わせや、Ａｌ−Ａｌの組み合わせでもよく、Ｃｕ−Ｃｕの組み合わせの場合には、各電気接続用金属層１９，２９の低抵抗化を図れることができ、Ａｌ−Ａｌの組み合わせの場合には、Ａｕ−Ａｕの組み合わせを採用する場合に比べて、材料コストを低減することができる。また、Ａｌ−Ａｌの組み合わせはパッケージ基板にＩＣを形成するような場合に、ＩＣにおける配線の形成プロセスと同様のプロセスを利用できるという利点がある。

また、上述の各実施形態では、センサエレメントとしてピエゾ抵抗形の加速度センサを例示したが、本発明の技術思想は、ピエゾ抵抗形の加速度センサに限らず、３枚の半導体基板を用いて形成する３層構造のデバイスに適用でき、例えば、容量形の加速度センサ、ジャイロセンサ、赤外線センサ、圧力センサなど他のセンサエレメントにも適用でき、ＭＥＭＳリレー（マイクロリレー）、マイクロバルブなどにも適用できる。なお。容量形の加速度センサやジャイロセンサでは、可動電極を設けた重り部や可動電極を兼ねる重り部などが可動部を構成し、固定電極と可動電極とによりセンシング部を構成することとなる。

実施形態１を示し、（ａ）はウェハレベルパッケージ構造体の概略平面図、（ｂ）はウェハレベルパッケージ構造体の概略側面図、（ｃ）は加速度センサの概略断面図である。 同上における加速度センサの概略平面図である。 同上における加速度センサを示し、（ａ）は図１（ｃ）の要部拡大図、（ｂ）は図２のＣ−Ｃ’概略断面図である。 同上におけるセンサ基板を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＢ−Ａ’概略断面図である。 同上におけるセンサ基板を示し、（ａ）は図４（ａ）のＡ−Ａ’概略断面図、（ｂ）は図４（ａ）のＣ−Ｃ’概略断面図である。 同上におけるセンサ基板を示す概略下面図である。 同上におけるセンサ基板の回路図である。 同上における貫通孔配線形成基板を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’概略断面図である。 同上における貫通孔配線形成基板を示し、図８（ｂ）の要部拡大図である。 同上における貫通孔配線形成基板の下面図である。 同上におけるカバー基板を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’概略断面図である。 実施形態２を示し、（ａ）はウェハレベルパッケージ構造体の概略平面図、（ｂ）はウェハレベルパッケージ構造体の概略側面図、（ｃ）は加速度センサの概略断面図である。 同上における加速度センサを示し、（ａ）は要部概略断面図、（ｂ）は他の要部概略断面図である。 同上におけるセンサ基板を示し、（ａ）は概略平面図、（ｂ）は概略断面図である。 同上におけるセンサ基板の要部概略断面図である。 同上における貫通孔配線形成基板を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’概略断面図である。 同上における貫通孔配線形成基板の下面図である。 同上におけるカバー基板を示し、（ａ）は概略平面図、（ｂ）は概略断面図である。 同上のウェハレベルパッケージ構造体におけるセンサウェハの製造方法を説明するための主要工程断面図である。 従来例のウェハレベルパッケージ構造体の製造方法の説明図である。

符号の説明

１ センサ基板
２ 貫通孔配線形成基板（第１のパッケージ用基板）
３ カバー基板（第２のパッケージ用基板）
１８ 第１の封止用金属層
１９ 第１の電気接続用金属層
２４ 貫通孔配線
２８ 第２の封止用金属層
２９ 第２の電気接続用金属層

Claims (4)

1. 半導体基板を用いて形成されセンシング部が設けられたセンサ基板と、センサ基板のセンシング部に電気的に接続される貫通孔配線が形成されセンサ基板の一表面側に接合された第１のパッケージ用基板と、センサ基板の他表面側に接合された第２のパッケージ用基板とを備え、センサ基板は、前記一表面側に、枠状の第１の封止用金属層が形成されるとともに、第１の封止用金属層よりも内側に位置しセンシング部と電気的に接続された第１の電気接続用金属層が形成され、第１のパッケージ用基板は、センサ基板側の表面に、枠状の第２の封止用金属層が形成されるとともに、第２の封止用金属層よりも内側に位置し貫通孔配線と電気的に接続された第２の電気接続用金属層が形成され、センサ基板と第１のパッケージ用基板とは、封止用金属層同士および電気接続用金属層同士それぞれに関して活性化された接合表面同士が金属−金属の組み合わせで常温接合されてなり、センサ基板と第２のパッケージ用基板とは、活性化された接合表面同士が、Ｓｉ−Ｓｉ、Ｓｉ−ＳｉＯ_２、ＳｉＯ_２−ＳｉＯ_２、Ｓｉ−Ｓｉ_３Ｎ_４、Ｓｉ_３Ｎ_４−Ｓｉ_３Ｎ_４、ＳｉＯ_２−Ｓｉ_３Ｎ_４の群から選択される１組の組み合わせで常温接合されてなることを特徴とするセンサエレメント。
2. 前記センサ基板は、前記第１の封止用金属層と前記第１の電気接続用金属層とが同一平面上に同一厚さで形成され、前記第１のパッケージ用基板は、前記第２の封止用金属層と前記第２の電気接続用金属層とが同一平面上に同一厚さで形成されてなることを特徴とする請求項１記載のセンサエレメント。
3. 前記金属がＡｕであることを特徴とする請求項１または請求項２記載のセンサエレメント。
4. 前記センサ基板と前記第２のパッケージ用基板とは、前記接合表面のＲＭＳあらさが０．３ｎｍ以下であることを特徴とする請求項１ないし請求項３のいずれか１項に記載のセンサエレメント。

Images