JP2012517913A - 統合したビアとスペーサを設けたｍｅｍｓデバイス - Google Patents

Abstract

ＭＥＭＳデバイスおよび製造方法を開示する。上方層と下方層の間に挟まれた絶縁層を設けた底部基板をデバイス層に接合することができる。１つまたは複数のデバイスキャビティを形成するために、上方層の１つまたは複数部分を選択的に除去する。１つまたは複数のデバイスキャビティの下にある下方層を貫通して導電性ビアを形成し、この導電性ビアを下方層から電気的に絶縁する。デバイス層から複数のデバイスを形成することができる。各デバイスは対応するデバイスキャビティの上に重なっている。各デバイスは、デバイス層から形成した１つまたは複数の対応するヒンジによって、デバイス層の残りの部分と接続している。下方層の後面上に１つまたは複数の電気接触部を形成する。各接触部は対応する導電性ビアに電気的に接続している。

Description

本発明の実施形態は、後続の製造工程を柔軟にしながらスペーサの精度制御を提供する一方で、高密度相互接続を達成する、ＭＥＭＳデバイスのＭＥＭＳ製造工程に関する。より詳細には、本発明の複数の実施形態はＭＥＭＳデバイスアレイの一つの作成方法に関する。

（請求優先権）
本願は、２００９年２月２５日に出願された米国特許出願第１２／３９２，９４７号の優先権の恩典を請求するものであり、その開示の全体は本願明細書中に参照により組み込まれている。

近年、ＭＥＭＳ２軸ミラーは正確なスペーサと電極層とを伴う。これは複数のウェーハ接合工程によって行われてきたため、製造歩留まりの低下を招いている。本発明は、スペーサ／電極スタックを１枚のスペーサ／ビア基板で置き換える。この工程によって、後続の工程に様々な接合方法を使用できるようになるため、製造工程の複雑性が軽減され、総歩留まりが向上する。ＭＥＭＳ技術はその実用性を、約１０〜５００μｍの小型のミラー（マイクロミラー）の動作を電圧の印加によって行うことのできる光学に見出している。ミラー構造についての従来技術が多数存在する（見つかった引例）。一般には、ミラーが光学ビームを２つの次元に向けることができるため、２軸ミラーがより有用である。通常、これらの設計にはギンバルを設けたダブルヒンジが関与する。アクチュエータの設計には２つの種類がある。第１の種類は、アクチュエータをＭＥＭＳミラー層と同表面上の、しかしながら光学領域の外に設けるものである。これらのタイプのアクチュエータの例には、櫛歯駆動アクチュエータまたは熱式アクチュエータが含まれる。第２の種類は、ＭＥＭＳミラーの下にアクチュエータを設けるものである。これらのタイプのアクチュエータは、総じて静電式である。第２の種類の構造は、高フィルファクタおよび／または高密度ミラーを必要とする用途でより一般に採用されている。これらの一例は特許文献１に記載され、また図１に示している。

図１に示すように、共通のシート材料からミラー１及び枠２が形成される。ミラー１は、シート材料から形成した薄型部材３によって枠２に接続している。この薄型部材３は、図１に示す平面に対して垂直に位置した回転軸に沿って配置されている。薄型部材３はねじりばねヒンジとして機能する。ミラー１は、自由に回転できるよう、キャビティ４の上にぶら下げられている。キャビティ４の中に電極５Ａ、５Ｂが配置されている。電極５Ａ、５Ｂは、ミラー１の一部の下に、薄型部材３が画定している回転軸の各側に１つずつ配置された状態で位置している。

ミラー１とその下の電極５Ａ、５Ｂの一方との間に電位を付加すると、クレードルが面外、つまり支持枠２で画定された面の外において、その回転軸の周囲を電極に向かって回転する。薄型部材３によって生じたねじれ力は、引力を持った電極とクレードルとの間の静電力に対抗する傾向にある。ミラー１は、薄型部材３によって角度φで傾斜して画定された軸の周囲で回転することができる。この角度φは、通電した電極に印加された電圧、ミラーと電極との離れ具合、ヒンジのねじり剛性によって異なる。回転距離は、どの電極が通電しているかによって決まる。例えば、ミラー１と電極５Ｂの間に電位を付加すると、ミラー１が枠２の面外で、軸Ｘの周囲を回転することにより、ミラー１の電極５Ｂの上に位置した部分が電極に向かって下方に動く。

図１に示すタイプのデバイスでは、電極５Ａ、５Ｂを互いに電気的に絶縁し、電圧印加時にこれらの間に大きな電流が流れることを回避する必要がある。実際、図１でミラーが左右両回りに傾斜できるようにするためには、２個の電極が必要である。２軸動作では、３または４個の電極が必要である。制御アルゴリズムを容易化するために、多くの場合、ミラー１個に付き電極４個が採用されている。

デバイスは静電力で動作されるので、電極及びミラー間の物理的隙間が非常に重要となる。デバイスの性能を確実にするためには、この隙間を高い精度で制御する必要がある。通常、隙間が小さい場合は、ミラーを特定の角度で傾斜させるのに必要な電圧は少なくて済む。しかしながら、最大角度（スナップ動作発生の前）は小さくなる。隙間が大きい場合には、ミラーを特定の角度に傾斜させるためにより高い電圧が必要となるが、これにより最大角度も拡大する。したがって、それぞれの用途に最適な隙間が存在する。

スルーウェーハ相互接続が市販されているが、或る統合解決法はこの統合スペーサなしでは利用できない。ＭＥＭＳミラーの下にある電極に到達するためには、専用の電極層を使用して、ＭＥＭＳミラーを設けていない領域にまで電極接触を生じさせ、次に、最上構造からのエッチングに到達する。これは、ウェーハの、ＭＥＭＳミラーが形成されている範囲の非常に広い部分を無駄に使うので、ウェーハ毎のダイ数を減少させている。市販のビアまたはスルーウェーハ相互接続を使用して、相互接続方向を横から縦に変更することができる。しかしながら、これでは、スペーサ層と、デバイスの動作のための十分な厚み正確性と、が統合されない。統合スペーサを垂直相互接続基板と組み合わせることで、大規模な工程許容度が得られることが分かった。競合者は、スペーサ層をビアウェーハの頂部上に設けなければならなくなるであろう。どの工程および材料を選ぶかによって、後続工程の選択が制限される。例えば、有機材料を選択した場合に、後続の工程温度が限定される。

多くの用途では、ＩｘＮまたはＮｘＭいずれかの形式におけるマイクロミラーの高密度化が必要である。ミラーの数が増えれば制御電極の数が増加する。２軸動作の場合には、各マイクロミラーに３または４個の電極が必要である。したがって、例えば１０×１０のマイクロミラーアレイでは、電極の数は３００〜４００個と多数になる。

図１に見られるように、電極はマイクロミラーの下に配置されている。そのため、接合パッド間から電極までの電気的接触（相互接続）があるはずである。多くの場合、接合パッドのサイズはマイクロミラーのサイズよりも大きい。これにより、ダイの全体範囲のうち使用可能な範囲が極小さくなり、ウェーハ毎のダイ数が大幅に減少してしまう。この問題を説明する一例として、図２はＭＥＭＳ ＩｘＮマイクロアレイの正面図を示す。標準的な配線接合工程では、通常、マイクロミラーのピッチは接合パッドのピッチよりも狭いため、ファンアウト型の相互接続領域６を使用して、光学領域７及び接合パッド領域８を電気的に接続する。図２から明らかなように、このアプローチではＭＥＭＳウェーハの面積を十分に利用していない。前出の敷地問題を解決する１つのアプローチは、はんだバンプ工程を用いて、電気接続を設けたＭＥＭＳウェーハの後面上の接合パッド領域８の電極接触部を駆動電子機器に取り付けることによって、垂直方向の相互接続を行うものである。はんだバンプ工程は、ケイ素（Ｓｉ）ＣＭＯＳのフリップ・チップ・アセンブリのために開発されたものだが、これによって遥かに高い相互接続密度が得られる。電気接触を垂直に移動させるために、市販のスルーウェーハ相互接続技術を統合することが可能である。このような相互接続技術の例は、例えば、特許文献２乃至４で説明されており、これらの特許文献は本願明細書に参照により組み込まれている。

図３に、典型的なスルーウェーハ相互接続を示す。スルーウェーハ相互接続技術は、標準のＭＥＭＳ製造工程でも作成できる。最初に、ケイ素（Ｓｉ）ウェーハのような基板９を貫通して貫通穴を形成した後に、穴の側壁上に絶縁不動態層１０を堆積する。次に、導電性材料１１を用いて残りの穴部分を充填する。穴は、「ディープ反応性イオンエッチング（ＤＲＩＥ）」のような異方性エッチング工程によって形成することができる。通常、絶縁不動態層は熱成長させたＳｉＯ_２である。しかしながら、これ以外の堆積技術（ＰＥＣＶＤ、ＣＶＤ）を使用することも可能である。導電性材料の選択は用途に基づく。導電性が重要となる用途では、一般に、電気めっきした金属が使用される。低い導電性が許容可能な用途では、一般に、基板と類似の熱膨張係数の恩典を得るためにポリシリコンが使用される。

スルーウェーハ相互接続を使用したＭＥＭＳマイクロジャイロスコープの例が、Ｋｕｂｅｎａへの特許文献５で説明されており、本願明細書中に参照により組み込まれて、図４に示されている。このジャイロスコープは４つのウェーハを使用して形成されている。シリコン・オン・インシュレータ（ＳＯＩ）ウェーハの最上ケイ素層から共振器２３を形成している。ＳＯＩウェーハの最下ケイ素層から支柱１２を形成している。第１ウェーハに接合された第２ウェーハを使用して、別の支柱１３を形成している。ケイ素基板１５を設けた第３ウェーハ１４をエッチングして、ピラーと貫通穴を形成する。基板１５を酸化させて基板の前面と後面を被覆し、貫通穴の壁にＳｉＯ_２の層１６でライニングする。貫通穴を金属で充填することで、導電性の相互接続部１７を形成する。この場合、デバイスの電気要求条件のために、導電性金属には電気めっきを施した銅または銅合金が好適である。金属はピラーおよび相互接続部１７の上に形成され、パターン形成されることで、相互接続部に接続した電極を形成している。次に、第３ウェーハ１４に、支柱１３を受容するための穴を作成する。次に、第３ウェーハ１４の、ピラー上の金属の部分に共振器２３を接合する。第４ウェーハ２０（別のＳＯＩウェーハ）のベース層１９に、共振器２３と支柱１２を収容するためのキャビティ１８を形成する。次に、金属シールリング２１とはんだ２２を使用して、第４ウェーハ２０を第３ウェーハ１４に接合する。第４ウェーハ２０は共振器２３のキャップとして機能する。図４に見られるように、このスルーウェーハ相互接続は図２に示したものよりも遥かに複雑である。これは、垂直相互接続概念をＭＥＭＳデバイスの様々な動作モードと直接統合することが簡単でないためである。

詳細には、図１に示したタイプのＭＥＭＳミラーデバイスを垂直スルーウェーハ相互接続部およびミラーと組み合わせる場合に、ミラーが形成された層と、ミラーの下およびスルーウェーハ相互接続部の頂部に配置した電極との間の間隔を正確に制御することが望ましい。残念なことに、特許文献５に記載されているような工程を使用して、高歩留まりを達成しながらこのような精度を得ることは困難である。

さらに、マイクロミラーアレイ用途にスルーウェーハ相互接続を利用する問題も伴う。これらの問題は、例えば、相互接続部の密度、電極の場所、電極とミラーとの間の隙間の精度要求を含む。マイクロミラーアレイのピッチは、通常５０〜５００μｍである。標準的なはんだバンプ工程のピッチは、通常約２００μｍである。各ミラーに４個の電極が必要である場合には、ＭＥＭＳデバイスの動作に必要なパターンからはんだバンプ工程に許容可能な接触パターンへ電極を分布させるために、何らかの形式の配線が必要なことが明らかである。

米国特許６，９８４，９１７号明細書 米国特許出願公開第２００８０１２２０３１号明細書 米国特許出願公開第２００８０１５７３３９号明細書 米国特許出願公開第２００８０１５７３６１号明細書 米国特許第７，０１５，０６０号明細書

このような事情から本発明の実施形態が生じる。

従来技術の欠点は、マイクロ・エレクトロ・メカニカル・システム（ＭＥＭＳ）デバイスの製造方法およびＭＥＭＳデバイスに関する本発明の実施形態により解決される。
第１実施形態によれば、上方層と下方層との間に挟まれた絶縁層を設けている底部基板の下方層を貫通して、１つまたは複数の導電性ビアを形成する。各ビアは下方層から電気的に絶縁されている。ビアは、これに対応する、下方層の後面に形成された１つまたは複数の電気接触部と電気接続する。１つまたは複数のビアの上に重なっている１つまたは複数の上方層を選択的に除去して、１つまたは複数のデバイスキャビティを形成する。底部基板にデバイス層を接合する。デバイス層から１つまたは複数のデバイスが形成される。各デバイスはデバイスキャビティの対応する１つの上に重なる。また、各デバイスは、デバイス層から形成された１つまたは複数の対応するヒンジによって、デバイス層の他の部分に接続している。デバイスの各々はビアから電気的に絶縁されている。

第１実施形態のいくつかのバージョンでは、デバイスキャビティの形成後およびビアを接触部に接続する前に、１つまたは複数の電極を１つまたは複数のデバイスキャビティの中に形成することができる。各デバイス電極は、ビアの対応する１つに電気的に接続することができる。このようなバージョンでは、デバイス電極を、上方層の１つまたは複数の部分を除去して露出した、絶縁層の１つまたは複数の部分上に形成することができる。

第１実施形態のいくつかのバージョンにおいて、底部基板はシリコン・オン・インシュレータであってよい。
また、第１実施形態のいくつかのバージョンにおいて、デバイスは、デバイスとヒンジを形成するためにデバイス層の選択した部分を除去することによって形成される。

第１実施形態のいくつかのバージョンにおいて、１つまたは複数のデバイスは１つまたは複数のミラーを含む。
第１実施形態のいくつかのバージョンにおいて、キャビティを形成することは、上方層の選択した部分を除去している最中に下方層の後面を保護するステップを含む。

第１実施形態のいくつかのバージョンにおいて、デバイス層は、デバイス層と追加の層との間に挟まれている絶縁層を設けた頂部基板の層であってよい。このようなバージョンでは、デバイス形成前にこの追加の層を除去することができる。

第１実施形態のいくつかのバージョンにおいて、デバイス層と底部基板を高温接合工程によって接合できる。このようなバージョンでは、デバイス層を底部基板と接合した後に、下方層の後面上に形成した電気接触部の上に導電性接合材料を配置することができる。

第１実施形態のいくつかのバージョンにおいて、デバイス層と底部基板を低温接合工程によって接合することができる。このようなバージョンでは、デバイス層を底部基板と接合する前に、下方層の後面上に形成した電気接触部の上に導電性接合材料を配置することができる。

第２実施形態によれば、マイクロ・エレクトロ・メカニカル・システム（ＭＥＭＳ）デバイスは、底部基板と、底部基板に接合したデバイス層とを備える。底部基板は、上方層と下方層の間に挟まれた絶縁層を設けている。１つまたは複数の導電性ビアを、下方層を貫通し、１つまたは複数のデバイスキャビティの下に位置する場所に形成する。各ビアは下方層から電気的に絶縁されている。上方層の１つまたは複数の部分を選択的に除去して、１つまたは複数のデバイスキャビティを形成する。１つまたは複数のデバイスがデバイス層から形成される。各デバイスは、対応するデバイスキャビティの上に重なっている。各デバイスは、これに対応する、デバイス層から形成した１つまたは複数のヒンジによって、デバイス層の他の部分と接続している。下方層の後面上に１つまたは複数の電気接触部を形成している。各接触部は対応する導電性ビアに電気的に接続している。

第２実施形態のいくつかのバージョンにおいて、底部基板はシリコン・オン・インシュレータ基板であってよい。
第２実施形態のいくつかのバージョンでは、ミラー層の選択した部分を除去して、デバイスとヒンジを形成している。

第２実施形態のいくつかのバージョンでは、１つまたは複数のデバイスは１つまたは複数のミラーを含んでいる。
第２実施形態のいくつかのバージョンでは、１つまたは複数のデバイスキャビティの中に１つまたは複数のデバイス電極を形成できる。各デバイス電極は、対応する１つまたは複数のビアと電気的に接続することができる。このようなバージョンでは、デバイス電極を、１つまたは複数のキャビティを形成するために上方層の１つまたは複数の部分を除去して露出した、絶縁層の１つまたは複数の部分の上に形成することができる。

従来技術のＭＥＭＳミラーの断面図である（従来技術：米国特許第６，９８４，９１７号明細書）。 従来技術によるＭＥＭＳ１ｘＮマイクロミラーアレイの正面図の一例である。 代表的な従来技術のスルーウェーハ相互接続の断面図である。 従来技術のＭＥＭＳデバイスにスルーウェーハ相互接続を使用する一例である。 本発明の一実施形態によるＭＥＭＳデバイスの製造工程の詳細を示す一連の断面図である。 本発明の一実施形態によるＭＥＭＳデバイスの製造工程の詳細を示す一連の断面図である。 本発明の一実施形態によるＭＥＭＳデバイスの製造工程の詳細を示す一連の断面図である。 本発明の一実施形態によるＭＥＭＳデバイスの製造工程の詳細を示す一連の断面図である。 本発明の一実施形態によるＭＥＭＳデバイスの製造工程の詳細を示す一連の断面図である。 本発明の一実施形態によるＭＥＭＳデバイスの製造工程の詳細を示す一連の断面図である。 本発明の一実施形態によるＭＥＭＳデバイスの製造工程の詳細を示す一連の断面図である。 本発明の一実施形態によるＭＥＭＳデバイスの製造工程の詳細を示す一連の断面図である。 本発明の一実施形態によるＭＥＭＳデバイスの製造工程の詳細を示す一連の断面図である。 本発明の一実施形態によるＭＥＭＳデバイスの製造工程の詳細を示す一連の断面図である。 本発明の一実施形態によるＭＥＭＳデバイスの製造工程の詳細を示す一連の断面図である。 本発明の一実施形態によるＭＥＭＳデバイスの製造工程の詳細を示す一連の断面図である。 本発明の一実施形態によるＭＥＭＳデバイスの製造工程の詳細を示す一連の断面図である。 本発明の一実施形態によるＭＥＭＳデバイスの製造工程の詳細を示す一連の断面図である。 本発明の一実施形態によるＭＥＭＳデバイスの製造工程の詳細を示す一連の断面図である。

以下の詳細な説明には例証の目的で多くの特定の詳細が含まれるが、当業者であれば、以下の詳細への多数の応用形および変更が本発明の範囲内に入ることを理解するであろう。したがって、以下で述べる本発明の実施形態の例は、請求された発明に対して一般性を失うことなく、またこれを限定することなく説明される。

序文
本発明の実施形態では、スルーウェーハ相互接続部を、ＭＥＭＳデバイスの正確スペーサ層となる底部基板と統合することができる。本明細書では、スペーサ層を時に「スルーウェーハ相互接続部を設けたスペーサ（ＳＴＷ）」と称することがある。

ＭＥＭＳデバイス製造
図５〜図１９は、本発明の一実施形態によるＭＥＭＳデバイスの実施可能な一連の製造作業を、例を通して、また限定することなく説明する。図５〜図１９では、寸法は一定の比率の尺度で描かれていない点に注意する。特に、層厚と層幅については、関連概念を例証するため、目に見えるように描かれている。図５〜図１９に示す例では、１ｘＮアレイは、簡略化および明瞭化を目的として描写されている。当業者は、本発明の実施形態がＩｘＮ構成に限定されないことを理解するであろう。

製造工程は次の３つの主要部分に分けることができる：（１）底部（ＳＴＷ）基板の製造、（２）別の基板（例えばＳＯＩ基板）上へのデバイス層の製造、および（３）底部基板とデバイス層との接合、及びデバイスの解放。

図５に示すように、ＳＴＷの製造工程は、最上層１０２と最下層１０４の間に絶縁層１０３を設けた底部基板１０１から開始する。最上層１０２と最下層１０４は導電性または半導体の材料から成っていてよい。例として、底部基板は、例えばケイ素から成る最上層と最下層の間に二酸化ケイ素（ＳｉＯ_２）層を挟んだ市販の「セミコンダクタ・オン・インシュレータ（ＳＯＩ）」ウェーハであってよい。ＳＯＩウェーハの製造に使用される進化したウェーハ研磨工程のために、最上層１０２とその下にある絶縁層１０３の正確な厚さが得られる。最上層の厚さは数ミクロン〜数百ミクロンにすることが可能である。例として、最下層１０４の厚さは、後続の製造工程中に基板が破損することのないよう強度を十分にするために、約５００μｍであってよい。しかしながら、必要であれば、スルーウェーハエッチング工程を容易にする目的で、基板１０１をこれよりも薄くすることが可能である。

例証した実施形態では、最下層の処理を最初に行う。最下層１０４の処理中に最上層１０２が損傷することを避けるため、最上層１０２の露出した表面（本願明細書では時に「前面」と称する）の上に保護層を堆積させることが一般的である。最上保護層に適した材料の例には、ポリマー、二酸化ケイ素、窒化ケイ素、金属が含まれるが、これらに限定されるものではない。しかしながら、簡略化のために、以降ではこの保護工程について説明していない。

最下層１０４の露出した表面（本願明細書では時に「後面」と称する）に標準的なフォトリソグラフィによりパターンを施して、エッチングマスクを形成することができる。次に、最下層１０４を後面から、マスクの１つまたは複数の開口部を介してエッチングし、図６に示すような１つまたは複数の貫通穴１０５を形成する。例として、例えば「ディープ反応性イオンエッチング（ＤＲＩＥ）」のような異方性エッチングを使用して、貫通穴１０５をエッチングしてもよい。絶縁層１０３がエッチング停止層として作用する十分なエッチング選択性をエッチング工程に持たせることができる。例えば、使用するエッチング工程によって、ＳｉＯ_２とＳｉのエッチング速度は大きく異なったケイ素および二酸化ケイ素であってよい（例えば、ＳｉＯ_２：Ｓｉ＝１：１００のエッチング選択性）。最上および最下ケイ素層の間にＳｉＯ_２を設けたＳＯＩウェーハをエッチング工程によってエッチングする場合、ＳｉＯ_２層がエッチング停止層として作用する。図６では、エッチングにより形成した穴をまっすぐな側壁１０６と共に示している。しかしながら、顕微鏡的尺度で見れば、現実には、側壁はまっすぐではないかもしれない。

完全に無塵化した後に、図７に示すように、最下層１０４の後面および貫通穴１０５の側壁１０６上に絶縁材料（例えばＳｉＯ_２）の層１０７を形成することができる。例として、優れた被覆性を確実に得るために、絶縁層１０７は熱成長酸化物を含んでいてよい。しかしながら、熱酸化物の成長速度は非常に遅いため、熱酸化物の最上部にさらに絶縁材料を堆積させて、底部基板と、後に絶縁層１０７上に堆積される電極との間に絶縁破壊電圧を増加させることができる。

次に、図８に示すように、底部基板１０４の後面に導電性材料１０８を堆積あるいは形成してこれを覆い、貫通穴を充填または覆う。穴の中の導電性材料は、絶縁材料１０７によって底部基板から電気絶縁された導電性ビア１０９となる。導電性材料１０８の形成に使用する工程によっては、貫通穴１０５のサイズがしばしば重要なパラメータとなる。例えば、電気めっきを用いた場合には、穴の開口部のネッキングにより、ボイドが形成されることがある。ポリシリコンは、化学的蒸着法（ＣＶＤ）で堆積できることから、優れた被覆を達成するための優れた導電性材料である。導電性材料１０８の形成後、後面は図８に示すように滑らかではなくなる。さらなるリソグラフィ工程のために、研磨ステップを実現して、図９に示すように後面を平坦化し、穴の外の範囲に堆積している導電性材料を除去することができる。

平坦化の後に、相互接続金属を堆積し、これにパターンを形成することで、図１０に示すように、ビア１０９と電気接触した１つまたは複数の電極１１０を形成する。次に、図１１に示すように、最下層１０４の後面に別の絶縁層１１１を堆積し、これにパターン形成する。電極１１１のバンプパッド範囲が露出するように絶縁層にパターン形成する。図１２に示すように、第２絶縁層１１１の開口部により露出しているバンプ範囲の上に、例えばはんだのような導電性バンプ材料１１２を選択的に堆積する。任意で、バンプ材料の堆積を後の製造段階において行う方が都合が良ければ、そうすることも可能である。ジェット印刷工程を用いて、はんだバンプの代わりに導電性エポキシを塗布することもできる。さらに、以降で述べるように、相互接続金属１１０と絶縁層１１１の形成とパターン形成も後の製造工程で行うことができる点に注目する。

ビア１０９が形成されると、底部基板１０１の前面の処理が開始する。図１３に示すように、底部基板１０１をひっくり返し（ｆｌｉｐｐｉｎｇ）、保護層を除去した後に、例えばフォトリソグラフィ工程とエッチング工程の組み合わせにより最上層１０２の一部分を選択的に除去して、絶縁層１０３の一部を露出させる隙間１１３を作る。最上層１０２の厚さは正確に制御されているため（例えば０．５μｍ未満）、底部基板１０１の製造中に、この最上層１０２をエッチングすることで正確な厚さの隙間（例えば０．５μｍ未満）が得られる。

最上層１０２の厚さ精度は、５μ未満の層については０．０５μｍ以内、これよりも厚い層については０．３μｍ以内であってよい。隙間１１３の厚さ精度も、隙間の類似の厚さ範囲について同様であってよい。隙間１１３の厚さ精度は０．５μｍよりも高いことが好ましい。

図１４に示すように、底部基板１０１の絶縁層１０３の選択された部分を除去して、ビア１０９を形成している穴の中の導体を露出させる。後面上の相互接続金属のために、貫通穴の位置を都合よく配置することができる点に注意する。１つの可能性は、導電性ビア１０９（つまり、貫通穴の中の導電性材料）をデバイス作業の制御電極として使用することである。しかしながら、別の導電層を使用して電極パターンを形成することが望ましいかもしれない。このような場合では、図１５に示すように、絶縁層１０３の露出部分上に、導電性の電極材料１１４をビア１０９と電気接触させて堆積し、パターン形成により電極を形成する。

別の基板１１５上にデバイス構造を製造し、これをここではデバイス基板と称する。１つまたは複数のＭＥＭＳデバイスは、デバイス基板から製造される。例として、また限定することなく、ＭＥＭＳデバイスはＭＥＭＳミラーであってよい。しかしながら、代替的な実施形態では、その他のＭＥＭＳデバイスを製造することができる。他のＭＥＭＳデバイスの例は加速度計、ジャイロスコープ、圧力センサ、化学センサ、スイッチを含むが、これらに限定はされない。

デバイス構造およびデバイス基板には多数の設計オプションがある。限定ではなく例として、デバイス基板１１５は、最上層１１６（ここではデバイス層と称する）と最下層１１８の間に絶縁層１１７を設けた、ＳＯＩウェーハのような複合ウェーハであってよい。最上層１１６の厚さは、最適なデバイス性能を得るように設計できる。

次のステップは、底部基板１０１とデバイス基板１１５を組み合わせることである。この作業のための方法は複数ある。ＳＯＩに基づいたアプローチの利点の一つは、基板全体を、その大部分をケイ素で、そして少ない比率の異種の材料で作成できることである。これにより非常に幅広い処理温度域が可能になる。

例えば、溶融接合を選択した場合には（この場合の処理温度は１０００℃よりも高い）、ビア１０９を形成する充填導電材料１０８はポリシリコンであってよい。相互接続金属１１０と絶縁層１１１は、接合工程の完了後に形成およびパターン化することができる。しかしながら、共晶接合のような低温接合工程を選択した場合には、接合材料の堆積は、図１６に示すように後面処理完了後に行うことができる。

接合工程は、図１７に示すように、底部基板１０１とデバイス基板１１５を、それぞれの最上層１０２，１１６が対向した状態で組み合わせることができる。デバイス基板１１５の厚い底部層１１８は、接合工程によりデバイス層１１６及び絶縁層１１７に構造的支持を提供する。接合後に、標準的な工程を用いて、図１８に示すようにデバイス基板１１５の最下層１１８を除去することができる。次に、絶縁層１１７の露出した表面（または、絶縁層の一部が除去されている場合には、露出したデバイス層１１６の底面）にパターン形成することで、デバイス１１９がデバイス基板１１５のデバイス層１１６で形成されていると定義できるようになる。デバイスは、底部基板１０１の絶縁層１０３とデバイス基板１１５のデバイス層１１６との間の隙間１１３が形成しているキャビティの上に形成される。最上層１０２の厚さが最初の底部基板１０１の製造中に十分正確に制御される限り、キャビティの厚さは所望の精度にすることができる。

図１９に示すように、デバイス１１９を、デバイス層１１６の選択した部分を除去する別のエッチング工程を用いて、最上層１１６から切り離すことができる。デバイス１１９は、ねじれヒンジとして機能する１つまたは複数の薄い部分１２０によって、デバイス層１１６の他の部分に接続する。デバイス１１９は、絶縁層１０３と絶縁材料１０７により、電極１１４およびビア１０９から電気的に絶縁される。電極１１４の１つに電圧を印加すると、デバイスがヒンジ１２０の周囲で電極１１４に向けて回転する。底部基板１０１の最上層１０２の正確な厚さにより、デバイス１１９と電極１１４との間に正確な隙間が得られる。

本発明の実施形態は、向上した歩留まり（ウェーハ毎のダイの数）と遥かに高い工程の柔軟性とを備えたＭＥＭＳデバイス構造を実現するための新規のアプローチを提供する。明瞭性の目的から１個の製造を示したが、当業者は、上述した工程を、１つの共通基板上での任意数のデバイスの同時製造に拡大できることを理解するであろう。

上述は本発明の好ましい実施形態の完全な説明であるが、様々な代替品、改造品、同等物の使用が可能である。したがって、本発明の範囲は上述の説明を参照してではなく、添付の請求の範囲と、その同等物の全範囲とを参照して決定されなければならない。好適または非好適を問わないあらゆる特徴を、好適または非好適を問わないあらゆる別の特徴と組み合わせることができる。以下の請求の範囲では、不定冠詞「Ａ」または「Ａｎ」は、明示されていない限り、後に続く物品の１つまたは複数の量を意味する。所与の請求の範囲内で「の手段」という表現を使ってミーンズ・プラス・ファンクションの限定が明示的に記載されている場合を除き、添付の請求の範囲はミーンズ・プラス・ファンクションの限定を含むと解釈されるべきではない。

平坦化の後に、相互接続金属を堆積し、これにパターンを形成することで、図１０に示すように、ビア１０９と電気接触した１つまたは複数の電極１１０を形成する。次に、図１１に示すように、最下層１０４の後面に別の絶縁層１１１を堆積し、これにパターン形成する。電極１１０のバンプパッド範囲が露出するように絶縁層にパターン形成する。図１２に示すように、第２絶縁層１１１の開口部により露出しているバンプ範囲の上に、例えばはんだのような導電性バンプ材料１１２を選択的に堆積する。任意で、バンプ材料の堆積を後の製造段階において行う方が都合が良ければ、そうすることも可能である。ジェット印刷工程を用いて、はんだバンプの代わりに導電性エポキシを塗布することもできる。さらに、以降で述べるように、相互接続金属１１０と絶縁層１１１の形成とパターン形成も後の製造工程で行うことができる点に注目する。

Claims (19)

1. マイクロ・エレクトロ・メカニカル・システム（ＭＥＭＳ）デバイスの製造方法であって、
   （ａ）上方層と下方層とに挟まれた絶縁層を有する底部基板の下方層を貫通する１つまたは複数の導電性ビアを形成する形成ステップであって、前記ビアの各々は前記下方層から電気的に絶縁されている、形成ステップと、
   （ｂ）前記ビアを、これに対応する、前記下方層の後面上に形成された１つまたは複数の電気接触部と電気的に接続させるステップと、
   （ｃ）１つまたは複数のデバイスキャビティを形成するために、前記１つまたは複数のビアの上に重ねた前記上方層の１つまたは複数の部分を選択的に除去するステップと、
   （ｄ）デバイス層を前記底部基板と接合するステップと、
   （ｅ）前記デバイス層から１つまたは複数のデバイスを形成する形成ステップであって、前記１つまたは複数のデバイスの各々は対応する１つまたは複数のキャビティの上に重なっており、前記１つまたは複数のデバイスの各々は、１つまたは複数の対応するヒンジによって、前記デバイス層の残りの部分に接続され、前記ヒンジの各々は前記デバイス層から形成され、かつ、前記１つまたは複数のデバイスの各々は前記１つまたは複数のビアから電気的に絶縁されている、形成ステップと、
   を含む、方法。
2. 前記（ｃ）の後および前記（ｂ）の前に、前記１つまたは複数のデバイスキャビティの中に１つまたは複数のデバイス電極を形成する形成ステップであって、前記デバイス電極の各々は前記１つまたは複数のビアの対応する１つと電気的に接続している、形成ステップをさらに含む、請求項１に記載の方法。
3. 前記１つまたは複数のデバイス電極は、前記上方層の前記１つまたは複数の部分の除去によって露出した前記絶縁層の１つまたは複数の部分の上に形成されている、請求項２に記載の方法。
4. 前記底部基板はシリコン・オン・インシュレータ基板である、請求項１に記載の方法。
5. 前記（ｅ）は、前記１つまたは複数のデバイスおよび１つまたは複数のヒンジを形成するために、前記デバイス層の選択した部分を除去するステップを含む、請求項１に記載の方法。
6. 前記１つまたは複数のデバイスは、１つまたは複数のミラーを含む、請求項１に記載の方法。
7. 前記（ｃ）は、前記上方層の選択した部分の除去時に、前記下方層の後面を保護するステップを含む、請求項１に記載の方法。
8. 前記デバイス層は、前記デバイス層と追加の層との間に挟まれた絶縁体層を有する頂部基板の層である、請求項１に記載の方法。
9. 前記（ｅ）の前に、前記追加の層を除去するステップをさらに含む、請求項７に記載の方法。
10. 前記（ｄ）は高温接合工程を含む、請求項１に記載の方法。
11. 前記（ｄ）の後に、前記下方層の後面上に形成した前記電気接触部の上に導電性接合材料を堆積するステップをさらに含む、請求項９に記載の方法。
12. 前記（ｄ）は低温接合工程を含む、請求項１に記載の方法。
13. 前記（ｄ）の前に、前記下方層の後面上に形成した前記電気接触部の上に導電性接合材料を堆積するステップをさらに含む、請求項１１に記載の方法。
14. マイクロ・エレクトロ・メカニカル・システム（ＭＥＭＳ）デバイスであって、
    （ａ）上方層と下方層との間に挟まれた絶縁層を有する底部基板であって、前記上方層の１つまたは複数の部分は、１つまたは複数のデバイスキャビティを形成するために選択的に除去されている、底部基板と、
    （ｂ）前記１つまたは複数のキャビティの下に位置する場所に、前記下方層を貫通して形成された１つまたは複数の導電性ビアであって、前記ビアの各々は前記下方層から電気的に絶縁されている、導電性ビアと、
    （ｃ）前記下方層の後面上に形成された１つまたは複数の電気接触部であって、前記１つまたは複数の電気接触部の各々は、前記１つまたは複数の導電性ビアの対応する１つと電気的に接続している、電気接触部と、
    （ｄ） 前記底部基板と接合したデバイス層と、
    （ｅ）前記デバイス層から形成された１つまたは複数のデバイスであって、
    前記１つまたは複数のデバイスの各々は、前記１つまたは複数のデバイスキャビティの対応する１つの上に重なっており、前記１つまたは複数のデバイスの各々は、１つまたは複数の対応するヒンジによって、前記デバイス層の残りの部分に接続しており、かつ前記ヒンジの各々は前記デバイス層から形成されている、デバイスと、
    を含む、ＭＥＭＳデバイス。
15. 前記底部基板はシリコン・オン・インシュレータ基板である、請求項１４に記載のデバイス。
16. 前記１つまたは複数のデバイスおよび１つまたは複数のヒンジを形成するために、前記デバイス層の選択した部分は除去されている、請求項１４に記載のデバイス。
17. 前記１つまたは複数のデバイスは１つまたは複数のミラーを含む、請求項１４に記載のデバイス。
18. 前記１つまたは複数のデバイスキャビティの中に形成された１つまたは複数のデバイス電極であって、前記デバイス電極の各々は、前記１つまたは複数のビアの対応する１つと電気的に接続している電極をさらに含む、請求項１４に記載のデバイス。
19. 前記１つまたは複数のデバイス電極は、前記上方層の１つまたは複数の部分を除去することによって露出した前記絶縁層の１つまたは複数の部分の上に形成されている、請求項１８に記載のデバイス。

Images