JP2007510954A

JP2007510954A - 電気力学的マイクロミラー素子およびその製造方法

Info

Publication number: JP2007510954A
Application number: JP2006538296A
Authority: JP
Inventors: フサオイシイ
Original assignee: フサオイシイ
Priority date: 2003-11-01
Filing date: 2004-10-29
Publication date: 2007-04-26
Anticipated expiration: 2024-10-29
Also published as: WO2005046206A3; JP4586146B2; US20050094241A1; WO2005046206A2; US20080180778A1; US7375872B2; US20060018005A1; US7746538B2

Abstract

電気力学的マイクロミラー配列素子は第１層と第２層を有する素子基板から成り、前期第１層上に配置された制御回路と、前記第２層上に配置された複数のマイクロミラーからなっている。そのようなマイクロミラー素子からなる配列素子が開示され、また、空間光変調器（ＳＬＭ）として使われる。配列素子は１次元と２次元の素子がある。マイクロミラー素子およびその素子からなる配列素子を製造する方法も開示される。この製造方法は、第１層上の制御回路を製作し、第２層上のマイクロミラーを製作することを含み、第１層および第２層からなる素子基板を提供する。
【選択図】図８Ｍ

Description

本発明は、電気力学的マイクロミラー素子およびその製造方法に関する。この素子からなる配列素子は、空間光変調器として用いられる。

電気力学的マイクロミラー素子は、空間光変調器（ＳＬＭｓ）としての応用があり、相当な関心をもたれている。空間光変調器は、かなりの数のマイクロミラー素子の配列素子を必要とする。一般に、空間変調素子は６万から数百万までの素子の数を必要とする。近年なされた著しい進歩にもかかわらず、電気力学的マイクロミラー素子の性能と製造分野にはまだまだ改良が必要である。

従来技術の初期の実施例は、米国特許第4,592,628号において開示されている。米国特許第4,592,628号は、基板上の光反射素子の配列素子について述べている。各々の素子は、中空の柱とそれに取り付けられた偏向可能な多角形のミラーを備えている。各々のミラーは、偏向可能な片もち梁として作用する。ミラーは、陰極線管からの電子線によって偏向する。その結果、該基板はアドレス回路を含まない。

初期の他の例としては、米国特許第4,229,732号において開示されている。この発明では、ＭＯＳＦＥＴを使用しているアドレス回路が、基板の表面に組み立てられている。偏向可能な金属ミラーもまた、基板の表面に製作されている。ＭＯＳＦＥＴ回路およびミラーが空間的に重ねることができなかったので、配列素子の光学的有効比率は、ミラーが全ての表面積をカバーすることができる場合ほど高くなかった。

偏向可能な片もち梁として動作するミラーの代わりに、ねじれによって動作する技術が米国特許第4,317,611で提案された。この特許はねじれ構造により動作する初期世代のマイクロミラーについて記載した。しかし、この特許は基板上にアドレス回路を形成する方法や設計技術についてなにも記載していない点に留意すべきである。

第１世代のテキサス・インスツルメンツ社（ＴＩ）素子は、米国特許第4,662,746号に記載されている。マイクロミラーは、１つもしくは２つのヒンジによって懸架されている。１つのヒンジによって懸架される場合、マイクロミラーは片もち梁のようにまがる。２つのヒンジによって懸架される場合、マイクロミラーはねじり梁のようにまがる。アドレス電極はマイクロミラーの下に位置し、そして、アドレス回路はアドレス電極と同じ基板上にある。

改良された第１世代のＴＩ素子は米国特許5,061,049号に記載されている。この特許では、各々のミラーは２個のアドレス電極と２個のランディング電極を有している。ランディング電極は、適切な変化する電圧を加えることで、ミラーがソフトにランディングし停止できるようにされている。

第２世代のＴＩ素子は、米国特許第5,583,688号に記載されている。第２世代のＴＩ素子は、ねじりヒンジが反射ミラーと異なるレベルにある。米国特許第5,583,688号でさらに詳細に記載されているように、ミラーはミラー支持柱によって支持されており、それはヨークによってねじりヒンジに取り付けられている。米国特許第5,583,688号において、ミラーは、ミラーとアドレス電極間の静電力によって駆動される。

改良された第２世代のＴＩ素子は、米国特許第5,535,047号に記載されている。この素子では、ミラーは２組の静電力によって駆動されている。結果として、駆動力が増し、駆動動作が改善された。２番目の静電力はヨークと基板レベルのアドレス電極間に発生している。

米国特許第4,662,746号、第5,061,049号、第5,583,688号、および第5,535,047号に記載されているマイクロミラーは、ＣＭＯＳ回路の上に製作される。マイクロミラーの製作と関連する製造課題が、ＣＭＯＳ回路の上に製造することにあると思われる。この問題は、米国特許第5,216,537号で述べられている。この特許では、ＣＭＯＳチップの表面層が特定の人工製造物（すなわち、アルミニウム導線の端で酸化防止物におけるアルミニウム突起、ピンホール、非平坦面および急な側壁）を有することが述べられている。これらの課題に応答して、米国特許第5,216,537号は、エアギャップがＣＭＯＳチップおよびミラーアドレス電極面上の間で提供されるという改良された設計を開示している。この方法の更なる効果は、空気の低い誘電率のため、ＣＭＯＳおよびマイクロミラー間の寄生的な結合が減少するということである。

マイクロミラーの下にＣＭＯＳ回路を直接設置することは、また、感光性の課題の原因となる。米国特許第6,344,672号で述べられるように、ＣＭＯＳメモリ・セルが高強度光源環境において不安定であることが判明している。特許は、光生成されたキャリアがアドレス電極に達する前に再結合することができる、活発なコレクタ領域を提供した。

Reflectivity社（サニーヴェール（カリフォルニア））もまた、マイクロミラー素子を開発していることは知られている。米国特許第5,835,256号にて開示されているように、ＣＭＯSおよびマイクロミラーを同じ基板に配置することと関連した前述の課題は、マイクロミラーおよびＣＭＯＳを異なる基板に配置することによって解決している。換言すれば、ヒンジおよびマイクロミラーは、マイクロミラーの光学的に反射する表面層が光学的に透明な基板とすぐ近くにあるように、光学的に透明な基板上に製作される。ミラーアドレス電極を含むアドレス回路は第２の基板（概してシリコン）に組み立てられ、２枚の基板はマイクロミラーおよびアドレス電極間の予め定められたギャップと共に結合される。

非平坦面による散乱を減らし、光学的に満たす比率を増やすため、ヒンジ域において光学的に透明な基板上に光シールドを提供するのは必要なことだった。この改良された素子において、ヒンジは、光学的に透明な基板のすぐ近くである側とは反対側のミラーの側に配置された。

しかしながら、米国特許第5,835,256号の構造の問題点は、ミラーおよびミラーアドレス電極間のギャップを制御するのが困難であるということである。駆動力がこのすきまに非線形に依存しているので、同一の性能特性を得るために、全ての配列素子上に統一した隙間を形成することが必要であった。米国特許出願公開2003/0134449号において述べられるように、すきまを２回以上の調整することが製造プロセスにおいて必要であった。

米国特許第6,538,800号も、除去層としてアモルファスシリコンを使う方法について述べている。アモルファスシリコンがＴｙｌａｎ炉の石英管の中で低圧ＣＶＤによって付着することができることを示されている。また、キセノン・ジフルオライド・エッチング・プロセスにより１００対１の選択性を有するアモルファスシリコンに選択エッチングができることが示されている。従って、アモルファスシリコンが、フォトレジスト、シリコン酸化物、窒化シリコンおよびシリコン・オキシ窒化物と同様に除去層としてうまく用いられることができる。

本発明は、従来技術のいくつかの限界を克服するマイクロミラー素子および前記素子の配列素子のための製作方法を提供する。

本発明によれば、電気力学的マイクロミラー素子は、第１の表面層および第２の表面層を有するデバイス基板、前記第１の表面層に配置されている制御回路および前記第２の表面層に配置されているマイクロミラーから成る。本発明はまた該マイクロミラー素子の配列素子にも関連している。配列は１次元（線形）か、２次元でもよくて、空間光変調器（ＳＬＭｓ）として使われることができる。本発明によれば、一般的にマイクロミラー素子およびその配列素子を製造する方法は、素子基板に第１の表面層および第２の表面層を提供して、第１の表面層上に制御回路を製作して、第２の表面層上にマイクロミラーを製作することを含む。好ましい実施例において、コントロール回路は、ＣＭＯＳ技術を使用して組み立てられる。他の好ましい例として、第１の表面層上の制御回路は、第２の表面層上のマイクロミラー製造中に、保護層によって保護されている。さらにもう一つの好ましい実施例において、素子基板は、シリコン−オン−絶縁物（ＳＯＩ）基板である。

本発明の第１の効果は、それが制御回路とマイクロミラー間に、改良された誘電隔離を提供するということにある。本発明の第２の効果は、制御回路領域に、改良された光学隔離を提供するということにある。マイクロミラー配列素子が空間光変調器（空間光変調器）として使われるときに、第１の表面層（マイクロミラー側）は強い光を浴びるので、特に有利である。本発明の第３の効果は、制御回路製造工程およびマイクロミラー製造工程が各々から実質的に分離されることができるので、それが改良された製造収率を提供するということである。換言すれば、マイクロミラーが制御回路上に造られないので、制御回路製造工程に起因する人工的製造物によってマイクロミラーは損傷をうけないのである。
これらの本発明の効果は、以下の詳細な説明および請求項から明らかになる。

本発明は電気力学的マイクロミラー素子およびこの種の素子の配列に関する。電気力学的マイクロミラー素子（１０５、１０６、１０７および１０８）を形成しているこれらのデータおよびアドレス線の各々の交差とともに、直角データ線（１０１および１０２）および水平アドレス線（１０３および１０４）から成る配列１００を、図１において図式的に示す。各々のマイクロミラー素子は、マイクロミラー（１０９、１１０、１１１および１１２）、アドレス電極（１１３、１１４、１１５および１１６）およびＮＭＯＳトランジスタ（１１７、１１８、１１９および１２０）を備えている。他のマイクロミラーがそれらの非偏向の状態にある一方で、マイクロミラー１０９は偏向した状態にあることを示す。マイクロミラーをアドレスすることが可能な方法は、以下の通りである。マイクロミラー（１０９、１１０、１１１および１１２）は接地点に電気的に接続している。マイクロミラーの偏向はマイクロミラーおよびそのアドレス電極間のバイアス電圧で決定される。所望のバイアス電圧は直角データ・ライン（１０１および１０２）の電圧によってセットされる。ＮＭＯＳトランジスタはアドレス線（１０３および１０４）上へ低―高―低のパルスを送ることによってオン状態にされる。その結果、バイアス電圧がマイクロミラーおよびアドレス電極の間に加えられる。

配列１００（図１）は４個のマイクロミラー素子から成るっているが、実際の配列素子は約６０,０００個を超えるマイクロミラー素子から成り、空間光変調器（ＳＬＭ）として使われる。さらに、図１が２次元の配列に配置されている複数のマイクロミラー素子を示す一方、１次元の（線形）配列も可能である。

図１で示す回路は、以下のもので構成される：
１）マイクロミラー、
２）マイクロミラーアドレス電極、および
３）制御回路。
図１の特定のケースにおいて、制御回路は直角データ線（１０１および１０２）、水平アドレス線（１０３および１０４）、ＮＭＯＳトランジスタ（１１７、１１８、１１９および１２０）およびそれらを結ぶ電気接続から成り、制御回路は、マイクロミラーおよびそのアドレス電極間のバイアス電圧の加圧を制御するために提供される回路としての手段である。図１に示すように、制御回路は、ＮＭＯＳトランジスタからできている。しかしながら、制御回路はＣＭＯＳ回路、ＰＭＯＳ回路、バイポーラートランジスタ回路、ＢｉＣＭＯＳ回路、ＤＭＯＳ回路、ＨＥＭＴ回路、アモルファスシリコン薄膜トランジスタ回路、ポリシリコン薄膜トランジスタ回路、ＳｉＧｅトランジスタ回路、ＳｉＣトランジスタ回路、ＧａＮトランジスタ回路、ＧａＡｓトランジスタ回路、ＩｎＰトランジスタ回路、ＣｄＳｅトランジスタ回路、有機トランジスタ回路および共役高分子トランジスタ回路を含む他方式の回路でもよいことを理解しなければならない。

本発明のいくつかの重要な概念は、図２において図式的に図示される。素子基板２０１は、底面に制御回路２０２が製作される。マイクロミラー２０３およびアドレス電極２０４および２０５は、基板２０１の上面に製作される。説明を簡単にするため、マイクロミラー支持２０３用の支持構造は示されていない。アドレス電極（２０３および２０４）および制御回路２０２間の電気接続は、電気経路線２０６および２０７によって結ばれる。電気経路線２０６および２０７は、貫通孔の中を金属で埋めた素子基板２０１のビアの形であってもよい。素子基板は、シリコン−オン−絶縁物（ＳＯＩ）、シリコン、多結晶シリコン、ガラス、プラスチック、セラミック、ゲルマニウム、ＳｉＧｅ、ＳｉＣ、サファイヤ、クォーツ、ＧａＡｓおよびＩｎＰの中から選ばれることができる。一般に、素子基板の選択は、制御回路技術の選択と整合していなければならない。例えば、シリコン−オン−絶縁物基板はＣＭＯＳ回路に適しており、ガラス製基板はアモルファスシリコン薄膜トランジスタ回路に適している。

図１に関して述べられるように、マイクロミラー素子は制御回路、マイクロミラーおよびアドレス電極から成る。図３Ａは、本発明の第１の実施例に従う、マイクロミラー素子３００の一部の概略平面図である。マイクロミラー３０１は、その反射する側が読者側に面している。マイクロミラー３０１の反射する側は、凹凸のない実質的に平面である。マイクロミラー３０１は、ねじりヒンジ３０２によって支持される。マイクロミラー部３００が空間光変調器（空間光変調器）の配列に配置されている場合には、矢印３０３は素子基板平面上の入射光線伝播を示す。マイクロミラー３０１は４つの辺を有するが、どの辺も光伝播方向の矢印３０３に対して直角でない点に注意する。図３Ｂは、ねじれヒンジ３０２からａ−ｂ線に沿った概略断面図である。マイクロミラー３０１およびねじりヒンジ３０２は支持構造３０４および３０５によって支持される。そして、それは素子基板３０６に配置されている。マイクロミラーがねじりによって偏向するので、マイクロミラーの回転軸線は矢印３０３に対してほぼ直角である。

図４Ａは、本発明の第２の実施例に従う一部のマイクロミラー素子４００の概略平面図である。マイクロミラー４０１の反射面は、読者の方に面している。マイクロミラー４０１の反射側は、凹凸のない実質的に平面である。マイクロミラー素子４０１は、梁４０２で支えられている。マイクロミラー素子４００が空間光変調器（空間光変調器）として配置され、矢印４０３は素子基板平面上の入射光線伝播方向を示す。そのマイクロミラー４０１が４つの辺を備えているが、どの辺も矢印４０３に対して直角でない点に注意する。図４Ｂは、梁４０２から線ｃ−ｄに沿った概略断面図である。梁４０２は支持構造４０４で支えられていて、それは素子基板４０６に配置されている。マイクロミラー３０１（図３Ａおよび３Ｂ）とは対照的に、マイクロミラー４０１の回転軸線は、矢印４０３とほぼ平行である。

図５Ａは、本発明の第３の実施例によるマイクロミラー素子５００の一部の概略平面図である。マイクロミラー５０１の反射面は、読者に面している。マイクロミラー５０１の反射する側は、凹凸のない実質的に平面である。マイクロミラー素子５００が空間光変調器（空間光変調器）方向の配列に配置されている場合には、矢印５０３は素子基板平面上の入射光線伝播方向を示す。図５Ｂは、線ｅ−ｆに沿った概略断面図である。マイクロミラー５０１は支持構造５０４によって支持され、それは素子基板５０６に配置されている。マイクロミラー５０１の回転軸線は矢印５０３とほぼ平行である。

マイクロミラー素子４００（図４Ａおよび４Ｂ）とマイクロミラー素子５００（図５Ａおよび５Ｂ）の間の重要な相違は、素子４００においては、支持構造４０４上に梁４０２をささえるマイクロミラー４０１がある一方、素子５００では、マイクロミラーは支持構造５０４上に直接マイクロミラーが配置される。従って、図５Ａで支持構造５０４の頂側部５０２は、平面的に見える。

図６Ａから６Ｄは、立面図のいろいろなレベルにおける、本発明の第４の実施例に従ったマイクロミラー素子６００の概略平面図である。図６Ａは、マイクロミラー６０１の反射する側面（頂側部）である。マイクロミラー素子６００が空間光変調器（ＳＬＭ）方向の配列に配置されている場合には、矢印６０２は素子基板平面上の入射光線伝播ベクトル方向を示す。矢印６０２は、マイクロミラー６０１の４つのどの側面に対しても直角でない。矢印６０２は、マイクロミラー６０１の最先端からほぼ４５度であることを示す。マイクロミラー６０１の反射する側面は、凹部も凸部もなく、実質的に平坦である。その結果、マイクロミラーの凹部または凸部によって生じる回折効果はない。

図６Ｂは、マイクロミラー６０１が取り外されたことを除いては、図６Ａに類似している平面図である。アドレス電極６０３および６０４、マイクロミラー支持構造６０５およびねじりヒンジ６０６が見える。ねじりヒンジ６０６は、マイクロミラー支持構造６０５を支持する。アドレス電極６０３および６０４は、示されていない制御回路に電気的に接続している。マイクロミラー６０１は、それおよびアドレス電極６０３および６０４の一方または両方の間で、静電的な力によって駆動する。図６Ｃは、ミラー支持構造６０５を取り外した結果である。

図６Ｄは、ねじりヒンジ６０６を取り外した結果である。ねじりヒンジ支持構造６０７および６０５が、示されている。図７Ａから７Ｄ、および図８Ａから８Ｍは線ｇ−ｈに沿って、断面図を使用してマイクロミラー素子の製作順序を示す。多くの場合に、マイクロミラー素子は、空間光変調器としての用途のため製造される。従って、図７Ａから７Ｄおよび図８Ａから８Ｍは、単一のマイクロミラー素子の製作を図示しているが、実際はマイクロミラー素子の配列が製作されることまで拡張されることを理解しなければならない。

図７Ａから７Ｄは、制御回路側での製作順序を図示する。図７Ａはシリコン−オン−絶縁物（ＳＯＩ）基板７００を示しており、この基板は、厚み約７７５マイクロメートルのシリコン最下層、概５０ナノメートルから２マイクロメートルまでの厚みを有する中間絶縁体層７０２、および概５０ナノメートルから６００ナノメートルまでの厚みを有するシリコンエピタキシャル最上層７０３から成る。シリコン基板上のＳＯＩの利点のうちの１つは、優れた誘電隔離性である。本発明の場合、ＳＯＩ基板が、制御回路とマイクロミラー部の誘電隔離のために用いられている。

図７Ｂは、ＳＯＩ基板７００のエピタキシャル層７０３上に制御回路７０４が形成されるところを示している。一般的に、いかなる集積回路技術も、制御回路の製作のために考慮されることができる。例えば、ＣＭＯＳ回路が用いられることができる。しかしながら、高周波または高電圧が必要な場合では、ＢｉＣＭＯＳまたはＤＭＯＳ回路が、用いられることができる。

図７Ｃは、標準のパターニングおよび非等方性エッチングを用いて、溝７０５が表面のエピタキシャル・シリコン層７０３および絶縁体層７０２までを形成する工程である。溝７０５の最下層がシリコン層７０１に達する前に、非等方性エッチングは止められる。この後に、制御回路と溝の間の電気接続７０６を形成する金属付着およびパターニング工程（図７Ｄ）が続く。この金属として半導体の製作（例えばＡｌ合金）において通常用いられるいかなる金属も可能であると理解されなければならない。そして、金属付着の方法として、スパッタリング、熱蒸着およびＣＶＤがある。

この時点で、制御回路側上のプロセス工程は、終了する。保護層を制御回路側の上に形成することが望ましい。図８Ａから８Ｍは、マイクロミラー側上の製作順序を図示する。制御回路側は、次の工程で裏面研磨し化学研磨(ＣＭＰ)の工程（図８Ａ）をするために、基板を安全に保ちキャリアに設置する。研磨は、中間の絶縁体層７０２を露出させるためシリコン層に対して行われる。

図８Ｂに示すように、絶縁体層７０２は溝８０１を形成するためパターン化され、このことにより図７ｃに始まった経路は完了する。次に金属化（付着およびパターン化）工程（図８Ｃ）が行われ、経路８０１を通過して、制御回路７０４へ電気的に接続されるアドレス電極８０２が形成される。

アドレス電極８０２の形成の後、ねじりヒンジおよびその支持構造が形成される。この方法の実施例は、図８Ｄから８Ｈにおいて図示される。アモルファスシリコン除去層８０３は、低圧ＣＶＤ（ＬＰＣＶＤ）（図８Ｄ）によって付着される。アモルファスシリコンを付着させる他の適切な方法は、ＰＥＣＶＤ、触媒ＣＶＤ（別名ホットワイヤーＣＶＤとして知られている）およびスパッタリングである。背景技術のセクションで述べたように、キセノン・ジフロライドは１００〜１の選択性をもってアモルファスシリコンをエッチングするために用いることができる。他の可能な除去層としては、フオトレジスト、シリコン酸化物、窒化シリコンおよびシリコン・オキシ窒化物がある。図８Ｅに示すように、写真平板パターン化と異方性のエッチング工程は、ねじりヒンジが形成される凹部８０４を形成するために実行される。それから、次のフォトリソグラフィーによるパターンニングと異方性エッチング工程（図８Ｆ）により、ねじりヒンジ支持構造用孔８０５および８０６を形成される。ねじりヒンジ支持構造のための孔８０５および８０６は、中間の絶縁体層に達する。

次に、図８Ｇに示すように、構造材料層８０７が付着される。この場合、構造材料は、０．２％のＴｉ、１％のＳｉおよび残りＡｌから成るＡｌ合金が好ましい。このＡｌ合金を付着させる適した方法は、スパッタ付着である。マイクロミラーが接地電圧で保たれるように、適した金属が構造材料のために選択される。図８Ｈに示すように、構造材料層８０７は、ねじりヒンジ８０８とねじりヒンジ支持構造８０９および８１０を形成するためにパターン化される。ねじりヒンジ８０８とねじりヒンジ支持構造８０９および８１０は、除去的層８０３に少なくとも部分的に埋め込まれている。

マイクロミラー支持構造は、ねじり梁とマイクロミラーの間に配置される。図８Ｉに示すように、金属層が付着し、それから、ねじり梁８０８上のマイクロミラー支持構造８１１が得られるようにパターン化される。金属層は、０．２％のＴｉ、１％のＳｉおよび残りＡｌから成るＡｌ合金が望ましい。このＡｌ合金を付着させるのに適した方法は、スパッタ付着である。マイクロミラー支持構造８１１が除去層８０３によって完全にカバーされるために、アモルファスシリコンによるさらなる付着が行われる（図８Ｊ）。次に、ケミカルメカニカルポリシング（ＣＭＰ）プロセスが表面層を平坦化するために実行される。この際、以下の条件が満たされる必要がある。
１）マイクロミラー支持構造８１１の上部は、露出していて平面であること、
２）除去的層８０３は平面であること、そして、
３）マイクロミラー支持構造８１１の上部および除去的層８０３の上部は、同じレベルにある。
この明細書において、上部は、図面ページでは一番下を意味する。平坦化工程の結果は、図式的に図８Ｋに示される。

図８Lに示すようにマイクロミラー８１２を形成するために、金属層は付着して、パターン化される。金属は０．２％のＴｉ、１％のＳｉおよび残りがＡｌから成るＡｌ合金が望ましい。このＡｌ合金を付着させるのに適した方法は、スパッタ付着である。マイクロミラー８１２は、マイクロミラー支持構造８１１へ結合されている。キセノン・ジフロライドが、アモルファスシリコン除去層（図８Ｍ）をエッチングで取り除くために使われる。

前述の考察において、適したマイクロミラーは、金属コーティングから出来ていた。しかしながら、高い屈折率と低い屈折率の誘電体層を交互に多層にしたマイクロミラーを製作することもまた可能である。これは、シリコン酸化物および窒化シリコンを用いて作ることができる。従って、Ａｌ鏡が９２％の反射率を有する場合、最初に６８ナノメートルの窒化シリコン（ｎ＝２．０）を付着させて、それから９６ナノメートルの二酸化ケイ素（ｎ＝１．４６）を付着させた構造のミラーによって、９５％以上の反射率を得ることができる。

図８Ｇから８Ｍに関する前述の議論において、構造部材（ねじりヒンジ、ねじりヒンジ支持構造、マイクロミラー、マイクロミラー支持構造）の全ては、金属で出来ていた。しかし、米国特許第5,631,782号に記載されているように、構造部材として金属シースで覆われていた誘電体（例えば硬化したフオトレジスト、シリコン酸化物、窒化シリコン、シリコン・オキシ窒化物）を使用することは可能である。

典型例として、マイクロミラー素子は図９に示すように配列される。図９は、本発明の第５の実施例による長方形マイクロミラー（９０１、９０２、９０３および９０４）の２次元の配列９００を示す。矢印９０６は、鏡平面（素子基板平面）上の入射光線伝播ベクトル方向を示す。マイクロミラーの反射する側では、矢印９０６に対して直角である辺を有さない。これは、光学システムの受理円錐への回折を減らす構成である。本発明の第６の実施例によれば、マイクロミラーのための他の可能な形状は、六角形（図１０の配列１０００に配置されて示される）である。ここでは、マイクロミラー１００１、１００２、１００３、１００４および１００５がある。矢印１００６は、鏡平面（素子基板平面）上の入射光線伝播ベクトル方向を示す。マイクロミラーの反射する側は、矢印１００６に対して直角である辺を有しない。

本発明の第７の実施例は、図１１Ａおよび１１Ｂを用いて説明される。図１１Ａはマイクロミラー素子１１００の概略平面図であり、マイクロミラー１１０１およびマイクロミラー支持構造１１０４から成る。矢印１１０３は、マイクロミラー平面（素子基板平面）上の入射光線伝播ベクトル方向を示す。マイクロミラーの反射する側は、矢印１１０３に対して直角である辺を有しない。マイクロミラー１１０１の反射する側は、凹部も凸部もなく実質的に平面である。図１１Ｂは図１１Ａの線ｉ−ｊに沿った概略断面図である。アドレス電極１１０８はマイクロミラー１１０１の下に、素子基板１１０６の上に位置する。さらにまた、ストッパー１１０７が提供された。ストッパー１１０７の目的は、偏向によりマイクロミラー１１０１がアドレス電極１１０８に接触するのを妨げることである。この接触は、電気ショートの原因になる。その代わりに、マイクロミラー１１０１はストッパー１１０７と接触する。マイクロミラーが偏向していない状態から、２方向において偏向する場合、各々の方向の偏向のために１つずつ用意し、２つのストッパーを提供することができる。

図１１ｃは、本発明の第８の実施例に係るマイクロミラー素子１１００を図示する。図１１Ｃは、マイクロミラー素子１１００の平面図であり、マイクロミラー１１０１、支持構造１１０４およびストッパー１１０７から成る。偏向していない状態において、マイクロミラー１１０１の反射面の辺は、矢印１１０３に対して直角である辺を有さない。マイクロミラー１１０１が駆動すると、支持構造１１０４に結合しているマイクロミラー１１０１のミラー領域１１０８は偏向する。従って、矢印１１０３に対して直角である辺は、領域１１０８に現れることがありうる。この辺からの回折効果を減らすために、領域１１０８を光吸収材料で被覆することは、可能である。好適な光吸収材料は、黒い染料である。

マイクロミラー素子の４ピクセルの配列素子のブロック線図である。そして、制御回路、アドレス電極およびマイクロミラーから成る。本発明のマイクロミラー素子の概略断面図である。本発明の第１の実施例に従うマイクロミラー素子の概略平面図である。図３Ａのａ−ｂ線に沿った概略断面図である。本発明の第２の実施例に従うマイクロミラー素子の概略平面図である。図４Ａのｃ−ｄ線に沿った概略断面図である。本発明の第３の実施例に従うマイクロミラー素子の概略平面図である。図５Ａのｅ−ｆ線に沿った概略断面図である。本発明の第４の実施例によるマイクロミラー素子の様々なレベルでの概略平面図である。本発明の第４の実施例によるマイクロミラー素子の様々なレベルでの概略平面図である。本発明の第４の実施例によるマイクロミラー素子の様々なレベルでの概略平面図である。本発明の第４の実施例によるマイクロミラー素子の様々なレベルでの概略平面図である。本発明の第４の実施例に従って、第１の素子基板面上の製作工程を図示している断面図である。本発明の第４の実施例に従って、第１の素子基板面上の製作工程を図示している断面図である。本発明の第４の実施例に従って、第１の素子基板面上の製作工程を図示している断面図である。本発明の第４の実施例に従って、第１の素子基板面上の製作工程を図示している断面図である。本発明の第４の実施例に従って、第２の素子基板面上の製作工程を図示している断面図である。本発明の第４の実施例に従って、第２の素子基板面上の製作工程を図示している断面図である。本発明の第４の実施例に従って、第２の素子基板面上の製作工程を図示している断面図である。本発明の第４の実施例に従って、第２の素子基板面上の製作工程を図示している断面図である。本発明の第４の実施例に従って、第２の素子基板面上の製作工程を図示している断面図である。本発明の第４の実施例に従って、第２の素子基板面上の製作工程を図示している断面図である。本発明の第４の実施例に従って、第２の素子基板面上の製作工程を図示している断面図である。本発明の第４の実施例に従って、第２の素子基板面上の製作工程を図示している断面図である。本発明の第４の実施例に従って、第２の素子基板面上の製作工程を図示している断面図である。本発明の第４の実施例に従って、第２の素子基板面上の製作工程を図示している断面図である。本発明の第４の実施例に従って、第２の素子基板面上の製作工程を図示している断面図である。本発明の第４の実施例に従って、第２の素子基板面上の製作工程を図示している断面図である。本発明の第４の実施例に従って、第２の素子基板面上の製作工程を図示している断面図である。本発明の第５の実施例に従って、矩形のマイクロミラーのマイクロミラー素子配列を図示している概略平面図である本発明の第６の実施例に従って、六角形のマイクロミラーの素子配列を図示している概略平面図である。本発明の第７の実施例に従うマイクロミラー素子の概略平面図である。図１１Ａの線ｉ−ｊに沿った概略断面図である。本発明の第８の実施例に従うマイクロミラー素子の概略平面図である。

Claims

第１の表面層および第２の表面層を有する素子基板と、該第１の表面層に形成された制御回路と、そして該第２の表面層に形成されたマイクロミラーの配列素子とで構成され、該各マイクロミラー部分は１つのマイクロミラーと該マイクロミラーを支持する少なくとも１つの支持構造を有する、電気力学的マイクロミラー素子。
ＣＭＯＳ回路、ＮＭＯＳ回路、ＰＭＯＳ回路、バイポーラートランジスタ回路、ＢｉＣＭＯＳ回路、ＤＭＯＳ回路、ＨＥＭＴ回路、アモルファスシリコン薄膜トランジスタ回路、ポリシリコン薄膜トランジスタ回路、ＳｉＧｅトランジスタ回路、ＳｉＣトランジスタ回路、ＧａＮトランジスタ回路、ＧａＡｓトランジスタ回路、ＩｎＰトランジスタ回路、ＣｄＳｅトランジスタ回路、有機トランジスタ回路および共役高分子トランジスタ回路から選ばれた制御回路を有する、請求項１記載の電気力学的マイクロミラー素子。
シリコン−オン−絶縁物（ＳＯＩ）、シリコン、多結晶シリコン、ガラス、プラスチック、セラミック、ゲルマニウム、ＳｉＧｅ、ＳｉＣ、サファイヤ、クォーツ、ＧａＡｓおよびＩｎＰから選ばれた素子基板を有する、請求項１記載の電気力学的マイクロミラー素子。
マイクロミラーを駆動するための少なくとも１個のアドレス電極を有する、請求項１記載の電気力学的マイクロミラー素子。
前記制御回路と前記少なくとも１つのマイクロミラー部分のアドレス電極とを接続する少なくとも１つの電気的導電経路線体を有する請求項４記載の電気力学的マイクロミラー素子。
前記基板を貫通しかつ該貫通部が金属で埋めたビアの形である少なくとも１つの電気的導電経路線体を有する、請求項５記載の電気力学的マイクロミラー素子。
前記第１の表面層および前記第２の表面層の間が絶縁層で構成された素子基板からなる、請求項１記載の電気力学的マイクロミラー素子。
前記マイクロミラーが金属ミラーからなる、請求項１記載の電気力学的マイクロミラー素子。
前記マイクロミラーが多層誘電体ミラーからなる、請求項１記載の電気力学的マイクロミラー素子。
前記マイクロミラーの反射面が凹部も凸部もない実質的に平坦である、請求項１記載の電気力学的マイクロミラー素子。
前記素子基板の平面に入射する光伝播ベクトル方向に直角となる辺を有さない前記マイクロミラーで構成された、請求項１記載の電気力学的マイクロミラーの配列素子。
前記マイクロミラーが多角形からなる、請求項１１記載の電気力学的マイクロミラー素子。
前記多角形が長方形および六角形からなる、請求項１２記載の電気力学的マイクロミラー素子。
前記マイクロミラー支持構造を支持するために配列されたねじりヒンジと、前記基板上の該ねじりヒンジを支持する一対の支持構造からなる前記マイクロミラー部分を有する、請求項１記載の電気力学的マイクロミラー素子。
前記マイクロミラー部が、前記マイクロミラーの回転を制限する、少なくとも1つの停止部材を有する、請求項１記載の電気力学的マイクロミラー素子。
第１の停止部材は第１の方向での前記マイクロミラー回転を制限し、第２の停止部材は第２の方向での前記マイクロミラー回転を制限する、少なくとも１つの停止部材を有する、請求項１５記載の電気力学的マイクロミラー素子。
１次元または２次元に配列された複数の電気力学的マイクロミラー素子から構成され、該電気力学的マイクロミラー素子は第１の表面層および第２の表面層を有する素子基板から構成され、該第１の表面層には制御回路がそして該第２の表面層にはマイクロミラーの配列素子が構成され、該各マイクロミラー部分ひとつのマイクロミラーと該マイクロミラーを支持する少なくとも１つの支持構造を有する、電気力学的マイクロミラーの配列素子。
ＣＭＯＳ回路、ＮＭＯＳ回路、ＰＭＯＳ回路、バイポーラートランジスタ回路、ＢｉＣＭＯＳ回路、ＤＭＯＳ回路、ＨＥＭＴ回路、アモルファスシリコン薄膜トランジスタ回路、ポリシリコン薄膜トランジスタ回路、ＳｉＧｅトランジスタ回路、ＳｉＣトランジスタ回路、ＧａＮトランジスタ回路、ＧａＡｓトランジスタ回路、ＩｎＰトランジスタ回路、ＣｄＳｅトランジスタ回路、有機トランジスタ回路および共役高分子トランジスタ回路から選ばれた制御回路を有する、請求項１７記載の電気力学的マイクロミラーの配列素子。
シリコン−オン−絶縁物（ＳＯＩ）、シリコン、多結晶シリコン、ガラス、プラスチック、セラミック、ゲルマニウム、ＳｉＧｅ、ＳｉＣ、サファイヤ、クォーツ、ＧａＡｓおよびＩｎＰから選ばれた素子基板を有する、請求項１７記載の電気力学的マイクロミラーの配列素子。
前記マイクロミラーを駆動するための少なくとも１個のアドレス電極を有する、請求項１７記載の電気力学的マイクロミラーの配列素子。
前記制御回路と前記少なくとも１つのマイクロミラー部分のアドレス電極とを接続する少なくとも１つの電気的導電経路線体を有する請求項２０記載の電気力学的マイクロミラーの配列素子。
前記基板を貫通しかつ該貫通部が金属で埋めたビアの形である少なくとも１つの電気的導電経路線体を有する、請求項２１記載の電気力学的マイクロミラーの配列素子。
前記第１の表面層および前記第２の表面層の間が絶縁層で構成された素子基板からなる、請求項１７記載の電気力学的マイクロミラーの配列素子。
前記マイクロミラーが金属ミラーからなる、請求項１７記載の電気力学的マイクロミラーの配列素子。
前記マイクロミラーが多層誘電体ミラーからなる、請求項１７記載の電気力学的マイクロミラー素子。
前記マイクロミラーの反射面が凹部も凸部もない実質的に平坦である、請求項１７記載の電気力学的マイクロミラー配列素子。
前記素子基板の平面に入射する光伝播ベクトル方向に直角となる辺を有さない前記マイクロミラーで構成された、請求項１７記載の電気力学的マイクロミラーの配列素子。
前記マイクロミラーが多角形からなる、請求項２７記載の電気力学的マイクロミラーの配列素子。
前記多角形が長方形および六角形からなる、請求項２８記載の電気力学的マイクロミラーの配列素子。
前記マイクロミラー支持構造を支持するために配列されたねじりヒンジと、前記基板上の該ねじりヒンジを支持する一対の支持構造からなる前記マイクロミラー部分を有する、請求項１７記載の電気力学的マイクロミラーの配列素子。
前記マイクロミラー部が、前記マイクロミラーの回転を制限する、少なくとも１つの停止部材を有する、請求項１７記載の電気力学的マイクロミラーの配列素子。
第１の停止部材は第１の方向での前記マイクロミラー回転を制限し、第２の停止部材は第２の方向での前記マイクロミラー回転を制限する、少なくとも１つの停止部材を有する、請求項１７記載の電気力学的マイクロミラーの配列素子。
請求項１７に記載の配列素子から成る空間光変調器（ＳＬＭ）。
前記基板の第１の表面層上に制御回路を形成する第１の工程と第２の表面層上に複数のマイクロミラー部を形成する第２の工程からなり、該第２の工程がマイクロミラーを支持するための複数の支持構造を形成することからなる、電気力学的マイクロミラーの配列素子の製造方法。
ＣＭＯＳ回路、ＮＭＯＳ回路、ＰＭＯＳ回路、バイポーラートランジスタ回路、ＢｉＣＭＯＳ回路、ＤＭＯＳ回路、ＨＥＭＴ回路、アモルファスシリコン薄膜トランジスタ回路、ポリシリコン薄膜トランジスタ回路、ＳｉＧｅトランジスタ回路、ＳｉＣトランジスタ回路、ＧａＮトランジスタ回路、ＧａＡｓトランジスタ回路、ＩｎＰトランジスタ回路、ＣｄＳｅトランジスタ回路、有機トランジスタ回路および共役高分子トランジスタ回路から選択された回路を形成することからなる制御回路形成工程からなる、請求項３４記載の電気力学的マイクロミラーの配列素子の製造方法。
前記素子基板がシリコン−オン−絶縁物（ＳＯＩ）シリコン、多結晶シリコン、ガラス、プラスチック、セラミック、ゲルマニウム、ＳｉＧｅ、ＳｉＣ、サファイヤ、クォーツ、ＧａＡｓおよびＩｎＰからなるグループから選択された素子基板を用いる、請求項３４記載の電気力学的マイクロミラーの配列素子の製造方法。
前記の複数のマイクロミラーを駆動させるための複数のアドレス電極を付加的に形成する工程を有する前記マイクロミラー部の形成工程を有する、請求項３４記載の電気力学的マイクロミラーの配列素子の製造方法。
前記制御回路を前記の複数のアドレス電極に接続する複数の電気経路線が前記素子基板に形成される工程を有する、請求項３４記載の電気力学的マイクロミラーの配列素子の製造方法。
少なくとも１つの前記基板の貫通部を形成する工程と、少なくとも１つの貫通部を金属化する工程とで構成された該貫通部が金属で埋めたビアの形である複数の電気的導電経路線体を形成する工程を有する、請求項２５記載の電気力学的マイクロミラーの配列素子の製造方法。
前記素子基板として前記第１の表面層と前記第２の表面層の間に絶縁層が付加的に形成される工程を有する、請求項３４記載の電気力学的マイクロミラーの配列素子の製造方法。
マイクロミラーを形成する前記工程は、反射面に金属コーティングをする工程を有する、請求項３４記載の電気力学的マイクロミラーの配列素子の製造方法。
マイクロミラーを形成する前記工程は、反射面に多層誘電体コーティングをする工程を有する、請求項３４記載の電気力学的マイクロミラーの配列素子の製造方法。
マイクロミラー部を形成する前記工程は、除去材料の層に埋め込まれるように、マイクロミラー支持構造を複数形成する工程と、前記除去層および前記マイクロミラー支持構造の上部が実質的に平面であるように平坦化すること工程と、該平坦面上にマイクロミラー素材を付着す工程と、複数のマイクロミラーを形成するために、前記マイクロミラー素材をパターン化する工程と、そして、エッチング・プロセスによって前記の除去層を取り除く工程によりなる、請求項３４記載の電気力学的マイクロミラーの配列素子の製造方法。
前記除去層材がフォトレジスト高分子、シリコン酸化物、窒化シリコン、シリコン・オキシ窒化物およびアモルファスシリコンから選択された材料からなる、請求項４３記載の電気力学的マイクロミラーの配列素子の製造方法。
前記平坦化する工程はケミカルメカニカルポリシング（ＣＭＰ）プロセスからなる、請求項４３記載の電気力学的マイクロミラーの配列素子の製造方法。
複数のマイクロミラーを形成する工程が、その反射面が前記素子基板の平面に入射する光伝播ベクトル方向に直角となる辺を有さないように各々のマイクロミラーをパターン化する工程を有する、請求項３４記載の電気力学的マイクロミラーの配列素子の製造方法。
前記の各々のマイクロミラーが多角形であるようにパターン化された請求項４６記載の電気力学的マイクロミラーの配列素子の製造方法。
前記多角形が長方形および六角形からなる選択された多角形である、請求項４７記載の電気力学的マイクロミラーの配列素子の製造方法。
前記の各々のマイクロミラーを支えるためのねじりヒンジを形成する工程は、ねじりヒンジを支えるための、複数の支持構造を形成すること、そして、複数のねじりヒンジを形成することからなる、請求項３４記載の電気力学的マイクロミラーの配列素子の製造方法。
前記の各々のマイクロミラーの回転を制限する少なくとも１つの停止部材を形成することからなる、請求項３４記載の電気力学的マイクロミラーの配列素子の製造方法。
少なくとも１つの停止部材を形成する前記工程が、第１の方向において、前記の各々のマイクロミラーの回転を制限する第１の停止部材を形成し、前記第１の方向とは反対方向において、前記の各々のマイクロミラーの回転を制限する、第２の停止部材を形成することからなる、請求項５０記載の電気力学的マイクロミラーの配列素子の製造方法。
エピタキシャル最上層のシリコン層、絶縁体層および最下層のシリコン層からなるシリコン−オン−絶縁物基板を提供する工程と、前記エピタキシャル最上層のシリコン層上に制御回路を形成する工程と、前記最下層のシリコン層を取り除くことにより絶縁体層を露出させる工程と、複数のマイクロミラー部を前記露出した絶縁体層の上に形成する工程と、マイクロミラーを支えるための複数の支持構造を形成する工程と、前記マイクロミラーが少なくとも1つに該支持構造によって支えられている複数のマイクロミラーを形成する工程からなる、電気力学的マイクロミラーの配列素子の製造方法。
制御回路を形成する前記工程は、ＣＭＯＳ回路、ＮＭＯＳ回路、ＰＭＯＳ回路、バイポーラートランジスタ回路、ＢｉＣＭＯＳ回路およびＤＭＯＳ回路から選択されて形成された、請求項５２記載の電気力学的マイクロミラーの配列素子の製造方法。
前記最下層のシリコン層を取り除く研磨工程を有する、請求項５２記載の電気力学的マイクロミラーの配列素子の製造方法。
前記最下層のシリコン層を取り除く前記工程がケミカルメカニカルポリシング（ＣＭＰ）である、請求項５２記載の電気力学的マイクロミラーの配列素子の製造方法。
前記マイクロミラー部を形成する前記工程は前記複数のマイクロミラーを駆動させるための複数のアドレス電極を付加的に形成する工程を有する、請求項５２記載の電気力学的マイクロミラーの配列素子の製造方法。
前記制御回路を前記複数のアドレス電極に接続する基板に複数の電気的導電経路線体を付加的に構成する工程を有する、請求項５２記載の電気力学的マイクロミラーの配列素子の製造方法。
前記複数の電気的導電線として、前記基板を通して少なくとも１つの貫通部を形成し、該貫通部が金属化する工程からなる、請求項５７記載の電気力学的マイクロミラーの配列素子の製造方法。
除去材料の層に埋め込まれるように、前記複数のマイクロミラー支持構造を形成する工程と、前記除去層および前記マイクロミラー支持構造の上部が実質的に平面であるように前記除去層を平坦化する工程と、マイクロミラー支持構造を前記平坦面に形成する工程と、複数のマイクロミラーを形成するため前記マイクロミラー材料をパターン化する工程と、エッチング・プロセスによって前記除去層を取り除く工程とからなる、請求項５２記載の電気力学的マイクロミラーの配列素子の製造方法。
前記平坦化の工程はケミカルメカニカルポリシング（ＣＭＰ）プロセスからなる、請求項５９記載の電気力学的マイクロミラーの配列素子の製造方法。