JPH02224277A - 半導体圧力センサ及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体圧力センサに関し、電気的影響が少なく
なるようにしたものに関する。

〔従来の技術〕

従来、機械的応力を加える事によってピエゾ抵抗効果に
よりその抵抗値が変化することを利用して、単結晶シリ
コン基板の一部の肉厚を薄くしてダイヤフラムを形成し
、そのダイヤフラムに加わる圧力により歪ゲージを変形
させ、ピエゾ抵抗効果による抵抗値の変化を検出して圧
力を測定する半導体圧力センサが広く知られている。な
かでも、特開昭６１−２３９６７５号公報記載の半導体
圧力センサにおいては、ピエゾ抵抗層が形成された半導
体基板と、半導体圧力センサの支持部となる半導体層と
の間に埋設絶縁体層を設け、薄肉ダイヤフラム部とその
表面に形成する他の絶縁物層に起因するバイメタル動作
を抑制する方法を採用している。

〔発明が解決しようとする課題〕

しかし、上記の半導体圧力センサにおいては、半導体基
板と半導体層との間に挟まれた埋設絶縁物層の厚さが約
０．５〜２μｍと非常に薄いために、ウェハをチップに
分割するダイシングを行った際に半導体基板と半導体層
が接触したり、正常な製品となった後でも、埋設絶縁物
層の外周側面付近に水滴やホコリ等が付着した場合、あ
るいはノイズ等により半導体基板と半導体層との間に沿
面放電開始電圧以上の電圧が印加された場合には半導体
基板と半導体層が導通してしまい、外部の電位が半導体
基板に導かれる結果、半導体圧力センサ駆動電源や各種
回路が一体化されたワンチップ圧力センサの回路との間
において相互作用を引き起こし、誤動作や出力の変動等
の原因になるという問題点を有゛していた。

本発明は上記問題点に鑑みてなされたもので、半導体圧
力センサ支持部と半導体基板との電気的絶縁を確実に行
うことのできる半導体圧力センサを提供することを目的
とする。

〔課題を解決するための手段〕

上記目的を達成するために、本発明の半導体圧力センサ
は、 半導体素子が形成された第１の半導体領域、第２の半導
体領域、及びこれら第１、第２の半導体領域間に埋設さ
れた絶縁物層とを有する半導体基板と、 該半導体基板の前記第２の半導体領域の主表面より該第
２の半導体領域側に形成された凹部と、該凹部に対応す
る前記第１の半導体領域側に形成された歪検知部と、 前記第１及び第２の半導体領域のうち一方の外周面部と
、前記絶縁物層の外周面部との間に所定間隔を設定する
ことにより、前記第１及び第２の半導体領域のうち一方
の外周面部から前記第１及び第２の半導体領域のうち他
方の外周面部への距離を、前記絶縁物層の外周面部にお
ける膜厚より大きくしたことを特徴としている。

又、本発明の半導体圧力センサの製造方法は、第１及び
第２の半導体基板を、少なくともそのどちらかの基板表
面上に形成された絶縁物層を介して接合する工程と、 前記第１の半導体基板を、その主表面側よりエツチング
してその厚さを薄くする工程と、前記第１の半導体基板
内に半導体素子を形成する工程と、 前記第２の半導体基板の主表面より該第２の半導体基板
側に凹部を形成する工程と、 前記凹部に対応する前記第１の半導体基板側に歪検知部
を形成する工程と、 最終構造において前記第１及び第２の半導体基板のうち
一方の外周面部と前記絶縁物層の外周面部との間に所定
間隔を設定するように、前記第１及び第２の半導体基板
のうち一方の外周面部をエツチングする工程と を備えることを特徴としている。

〔実施例〕

以下、図面に示す実施例により本発明を説明する。

第１図（ａ）〜（ｇ）は、本発明の第１実施例を示す断
面図であって、その製造工程を順に説明する。第１図（
ａ）において、１は（１００）面を持つＮ型シリコン半
導体基板であり、３はＮ゛埋込層、５はＰ゛埋込層であ
り、イオン注入により形成する。次に第１図（ｂ）に示
すように、１０〜２０Ω・ｃｍのＰ形エピタキシャル層
７を所定の厚さ（半導体圧力センサの印加圧力に応じて
決定される厚さであり、例えば５〜３０μｍ）に形成す
る。更にその上には熱酸化法により約０．５μｍ厚の絶
縁物層ＳｉＯ□９を形成する。一方、第１図（Ｃ）に示
すように、１とは別のＮ型シリコン半導体基板１１の表
面に熱酸化法により約０．５μｍ厚の絶縁物層５ｉＯｚ
１３を形成する。次に第１図（ｄ）のように、第１図（
ｂ）に示すウェハと第１図（Ｃ）に示すウェハを、絶縁
物層９，１３の面でウェハ直接接合法により８００°Ｃ
〜１ｉ００°Ｃで接合する。次に第１図（ｅ）に示す工
程に移り、まず、ラッピング工程によりＮ型半導体基板
１を研摩した後でミラーポリッシュ面仕上げを行い、続
いてアイソレーションする領域にＰ・アイソレーション
拡散層Ｉ５を形成する。尚、絶縁物層９，１３を接合し
た部分を１７とする。次に第１図（ｆ）に示す工程にお
いて、熱処理によりＰ９アイソレーション層１９を形成
した後、Ｎ型シリコン半導体基板１の表面の所定領域に
、シリコン酸化膜をマスクとしてボロン（Ｂ）等のＰ型
不純物を高濃度に拡散して、歪検知部として機能するピ
エゾ抵抗層２１を形成する。続いてバイポーラトランジ
スタ２３を形成した後、通常のプレーナ技術により絶縁
物層２５．２７ならびに配線として機能するＡ１２９を
形成する。次に第１図（匂に示す工程に移る。ここで第
１図（局は本実施例の一製造過程の要部断面の概略図で
ある。

まず、絶縁物層５ｉＯｚ２７をマスクとして、Ｎ型シリ
コン半導体基板１１の所定の領域（例えばＦＦ間が１　
ｍｍ〜５　ｍｍ、　Ａ　Ｂ間が５μｍ）をＫＯＨアルカ
リエツチング（あるいは弗酸、硝酸、酢酸混液のエツチ
ング液を用いて）により絶縁物層ＳｉＯ□　１７をスト
ッパーとしてエツチングする。

その後破線Ａの箇所をメカニカルカットにより切断すれ
ば第１図（ロ）に示す半導体圧力センサが得られる。尚
、チップにカット後の距離Ｔは約５μｍである。

本実施例によれば、第１図（５）に示す半導体圧力セン
サにおいては、絶縁物層ＳｉＯ□　１７の外周側面部か
ら所定の距離Ｔ（例えば５μｍ）離れてＮ型シリコン半
導体基板１１が形成されているため、Ｐ型エピタキシャ
ル層７の外周側面部ＳとＮ型シリコン半導体基板１１の
外周側面部Ｒとが接触することはなく、また、Ｎ型シリ
コン半導体基板１の外周面部からＮ型シリコン半導体基
板１１の外周面部への距離を絶縁物層１７の膜厚よりも
大きくすることができるので、仮に絶縁物層１７の外周
側面部に水滴やホコリ等が付着した場合でも、導通する
可能性を小さくすることができる。

具体的には第１図（５）に示した半導体圧力センサは第
５図に示されるような構造の装置２００内に設置され使
用されるものであるが、この装置２゜Ｏが吸入空気圧を
検出するために自動車のサージタンク３００等に直接搭
載される場合には、サージタンク３００内に入ってきた
水分やゴミ等の異物粒子が図中矢印で示すように装置２
００内にも入ってしまい、これが結露して半導体圧力セ
ンサの基板１１にまで達すると、不安定なボディーアー
スレベルの影響ををけることになる。しかしながら、上
記実施例の半導体圧力センサによると、基板１１の電位
が基板１の電位に影響を及ぼすことがないので、このよ
うな場合においても精度が高い圧力検出を行える。

尚、第５図において、２０１はハウジングであり、この
中に圧力センシングユニット２０２が収納される。圧力
センシングユニット２０２はステム２０３とキャップ２
０４を溶接接合したカンパッケージ内にガラス台座２０
５および第１図（社）に示した半導体圧力センサ２０６
を備え、又、半導体圧力センサ２０６からの電気信号を
外部へ導くために半導体圧力センサ２０６からワイヤ２
０７、及びハーメチックシールされたり−ド２０８が導
出される。そして、リード２０８に導かれた電気信号は
さらにリード２０９を介して外部装置へ導かれる。又、
２１０はシール用の０リングであり、２１１は圧力導入
口２１２から入ってきた異物粒子が半導体圧力センサ２
０６に導かれるのを極力防止するために、その先端が内
側方向に折れ曲がった圧力導入パイプ、２１３は貫通コ
ンデンサである。

尚、本実施例においては、Ｎ型シリコン半導体基板１１
を使用したが、代りにＰ型シリコン半導体基板を用いて
もよい。また、第１図（６）に示す工程においては破線
Ａの部分を切断したが、第１図（ｉ）に示すように破線
Ｇの部分を切断した後、絶縁物Ｎ２５の表面にワックス
及びセラミック板を設けた後で側面をＫＯＨアルカリエ
ツチングによりエツチングして、シリコン層７．１１が
絶縁物層１７の外周側面より内側に少し引っ込むように
してもよい、その際にはダイヤフラム部のエツチングは
、第１図（ハ）の凹部のようにストッパーとしての絶縁
物層５ｉＯｚ１７に到達する以前で止めておいて、その
後で前記の如く側面をエツチングするようにしてもよい
、また、本実施例において単結晶基板への拡散層によっ
てピエゾ抵抗層を形成したが、高抵抗が必要な場合、Ｓ
ｉＯ□上のＰ。

１ｙＳｔピ工ゾ抵抗層を形成してもよい。また、回路部
はバイポーラデバイスだけでなく、ＭＯＳトランジスタ
その他のデバイスを用いて形成してもよい。また、本実
施例において距離Ｔは約５μｍとしたが、３〜２００μ
ｍの範囲内で行うようにしてもよい。又、本発明で言う
半導体素子は、本実施例ではピエゾ抵抗層２１、および
バイポーラトランジスタ２３が相当する。

次に、本発明の第２実施例を、第２図（ａ）〜（５）を
用いて説明する。第２図（ａ）〜（ロ）は、本発明の第
２実施例を示す断面図であって、その製造工程を順に説
明する。第２図（ａ）において、Ｎ゛型シリコン半導体
基板２上に、１〜１０Ω・ｃｍのＮ−型エピタキシャル
層３０を１０〜１５μｍ成長させた後、Ｎ′埋込み層３
とＰ０埋込み層５をイオン注入により形成する。その上
に熱酸化法により約０．５μｍ厚の絶縁物層５ｉＯｚ９
を形成する。一方、第２図ら）に示すように、Ｐ型シリ
コン半導体基板３１の表面に熱酸化法により約０．５μ
ｍ厚の絶縁物層ＳｉＯ□　１３を形成する。次に、第２
図（Ｃ）に示す、第１図（ａ）に示すウェハと第２図（
ｂ）に示すウェハを絶縁物層９，１３の面で直接接合法
により８ｏ　ｏ　’ｃ〜１１００°Ｃで接合する。次に
、Ｎ＋型シリコン半導体基板２をラッピング工程により
研摩して３０μｍ程度の厚さとした後、弗酸、硝酸、酢
酸混液（例えば１：３；１０）を水で希釈したエツチン
グ液により、Ｎ゛型シリコン半導体基板２のみを選択的
にエツチング除去した。その後、表面にミラーポリッシ
ュ面仕上げを行う。尚、絶縁物Ｊｌｉ９，１３を接合し
た部分を１７とする。次に、第２図（ｄ）に示すように
、アイソレーションする領域にＰ９アイソレーション拡
散層１５を形成した後、熱処理により第２図（ｅ）に示
すＰ１アイソレーション層１９を形成する その後Ｎ型シリコン３０の表面の所定領域に、シリコン
酸化膜をマスクとしてボロン（Ｂ）等のＰ型不純物を高
濃度に拡散してピエゾ抵抗層２１を形成する。続いてバ
イポーラトランジスタ２３を形成した後、表面から絶縁
物層５ｉＯ１２５をマスクにしてＫＯＨアルカリエツチ
ングにより潜３２を形成する。尚、溝３２の大きさは、
第２図（９）においてＡ′でカットし、第２図（ロ）に
おいて示すようにＴ’＝５μｍである。その後第２図（
ｆ）に示すように、溝３２の表面にも絶縁物層３４を形
成した後、Ａ１２９を形成する。こうして第２図（（至
）に示すよ・）なウェハが出来る。第２図（ｇ）は本実
施例の一製造過程の要部断面の概略図である。次に、絶
縁物層ＳｉＯ□２７をマスクとして、所定の領域をＫＯ
Ｈアルカリエツチング、あるいは弗酸、硝酸、酢酸混液
のエツチング液（この場合にはマスクはクロム蒸着膜を
用いる）を用いてエツチングした後、破線の箇所Ａ′を
メカニカルカットにより切断すれば第２図ｔｈ）に示す
半導体圧力センサが得られる。

本実施例によれば、第２図（１１）に示す半導体圧力セ
ンサにおいては、Ｎ型シリコン半導体基板３０が絶縁物
層１７の外周側面部から所定の距離Ｔ′離れて形成され
、しかもＮ型シリコン半導体基板３０の外周側面部、Ｊ
は絶縁物層３４によつで覆われているので、Ｐ型シリコ
ン半導体基板３１の外周側面部にとＮ型シリコン半導体
基板３０の外周側面部Ｊとが導通する可能性を小さくで
きる。また、別の構造としては絶縁体層３４に酸化膜を
用いて、酸化膜１７の代わりに窒化酸化膜（誘電率：大
）・酸化膜・窒化酸化膜等の誘電率の高い物質で挾まれ
た三層構造の絶縁体を用いることにより電界は緩和され
、電気的特性は向」ニする。センサがノイズ等の影響を
受けた場合にも、基板３１から基板３０への電気的影響
を小さくすることができる。

尚、本実施例では、第２図（ｇ）に示す工程において、
Ｐ型・ソリ」ン半導体基板３１のエツチングは絶縁物層
１７に達する前に止めたが、絶縁物層１７に達するまご
行っても良い。また、本実施例においては、ウェハの切
断はスクライビング、ワイヤー・ソーイング等のメカニ
カルカットによるものを示したが、第３実施例として第
３図に示すような形につＪ、八を形成後、絶縁物層３６
の上にワックス３８及びセラミック板４０を乗ゼ゛、裏
面からのエツチングによって絶縁物層３６．４２をエツ
チングして切断するようにしても良い。更には、Ｌ起部
２実施例において、第４図に示すような工程を利用する
ごとによって、溝３２が多結晶ソリコンで埋められてい
るので１．レジスト等が溝３２にたまるということも無
くなる。

次に本発明の第４実施例を、第６図（ａ）乃至第６図（
（至）杏用いて説明する。第６図（ａ、）において５０
は（１００）面を持つ平滑なＮ型シリコン半導体基板で
あり、５２は１０００°ＣのＷｅｔ酸化？４′：より形
成された０、２〜・１μｍの厚さの酸化膜（Ｓｉｎｇ）
である。次に第６図（ｂ）に示すように、１０〜２０Ω
・ｃｍの比抵抗の（１００）面を持つＰ型シリコン半導
体基板５４をウェハ直接接合により（例えば窒素又は酸
化雰囲気中、１１００°Ｃで１時間）接合したものであ
る。次に第６図（Ｃ）に示すように、ラッピングにより
Ｐ型シリコン半導体基板５４を研磨した後、ミラーボリ
ッシｊ面仕上げを行い５〜１００μｍの厚さとした。引
き続き、Ｎ゛埋め込み啜５Ｇを、イオン注入により形成
し、その−１−６ご５・・・１５μｍ　（Ｄ　Ｎ型エビ
タギシャル層５日を形成する。次に第６図（ｄ）に示す
ように１、通常のバイボー　’、＞Ｉ　Ｃ二り程により
、？イソレー・ジョン層６０、各種トランジスタ６２、
図示しないがダイオード抵抗、更にＰ型ピエゾ抵抗層６
４、酸化膜６６を形成し、素子形成を行わない、即ら将
来スクライブラインとなる領域を酸化膜６６をマスクを
してＫ　ＯＨアルカリエツチング液を用いた異方性エツ
チングにより、酸化膜５２までエツチングして溝部６Ｂ
を形成した。次に、第６図（ｅ）に示す工程においては
、熱酸化又はＣＶＤ法により５ｉ０２膜７０を形成した
後、エツチングによりＳｉｎ、膜５２．７０の将来スク
ライブラインとなる領域（即ち、シリコン半導体基板５
０において後述する凸部８６に対応する位置）に穴部７
２を形成し７た。その後減圧ＣＶＤ法によりＮ°型のＰ
ｏ１ｙＳｉ７４を溝部６８に埋め、その表面を研磨によ
り平沌にする。引き続き熱酸化膜７６を形成した後、通
常のＩＣ工程によりコンタクト穴７８を形成し、Ａｌ配
線層８０．パッシベーション膜８２を形成した。この結
果、Ａ２配線層８０は、Ｐ。

１ｙｓｉ７４．穴部７２を介してシリコン半導体基板５
０と電気的に接続される。更に、圧力センサのダイアフ
ラムとある領域をアルカリエツチングによりエツチング
して四部８４を形成する。シリコン半導体基板５０にお
いて、この凹部でないところを凸部８６と呼ぶ。次に第
６図（ｆ）に示すように圧力センサの台座として、シリ
コン半導体基板５０と熱膨張係数がほぼ等しいパイレッ
クスガラス（商品名）８８との陽極接合を行う。パイレ
ックスガラス８８には圧力導入孔９０及び接合安定化の
ための電極Ｊｉ９２が形成しである。次に圧力センサ及
びパイレックスガラス８８を３００〜４００°Ｃで加熱
した状態で、圧力センサ側が陽極となるように６００〜
５ｏｏｖの電圧を印加して、１０〜２０分間の陽極接合
を行った。尚、９４は上部電極、９６は下部電極、９８
は電源である。

この後でＡ１配線８０、穴部７２、凹部８６の部分及び
パイレックスガラス８８をダイシングソーによりチップ
状態にしたものを第６図（□□□に示す。

この結果、スクライブライン上に形成された穴部７２と
Ａ２配線８０は除去され、圧力センサ支持部と半導体基
板との電気的絶縁を確実に行え、しかも圧力センサ支持
部（凸部８６）と台座８８の陽極接合を確実に行うこと
ができる。

さらに本実施例によると、このような効果の他に、次の
ような効果も有する。即ち、本実施例においては溝部６
８内の表面に５ｉＯｚ膜７０を形成した後にその溝部６
８内にＰｏ１ｙＳｉ７４を充填しているので、Ｓｉｎ、
膜７０形成後のＡ２配線層８０の形成行程等においてこ
の溝部６８内にレジスト等の物質が入ることなく、安定
にプロセスを流すことができる。

次に、上記第４実施例の第１変形例の要部を第７図に示
す。穴部７２を形成するところまでは第４実施例と同様
であるが、Ｐｏ１ｙＳｉを埋める代りにＡ１等の陽極接
合用電極１００を形成している。第８図に示すように、
ウェハ内にはこの様な電極部１００を数ケ所（斜線部）
設ければよく、この結果、ウェハ全体に渡り安定した接
合が可能となる。

第９図には上記第４実施例の第２変形例の要部が示しで
ある。この場合、陽極接合用電極１００は絶縁層５２及
び穴部７２の上部にしか形成されていないが、上記電極
１４は凸部１０２を有しているので確実な電気的接続が
行える。

次に、本発明の第５実施例を第１０図（ａ）〜（５）を
用い、その変形例を第１Ｏ図（ｉ）〜（ロ）を用いて説
明する。第１０図（ａ）〜（Ｃ）に示す工程は、上述し
た第６図（ａ）〜（Ｃ）の工程と同様の工程であり、図
中４０１はＰ型シリコン半導体基板、４０２はＰ型また
はＮ型シリコン半導体基板、４０３は膜厚０．１〜２μ
ｍのＳｉｎ、膜である。第６図（Ｃ）において、半導体
基板４０１を０．１〜１０μｍの厚さに加工した後には
イオン注入を行い、Ｎｗｅｌｌ領域４０４を形成する。

次に、第１Ｏ図（ｄ）に示すように、半導体基板４０２
上に０．１〜１　ｐ　ｍのＳｔｏｗ膜４０５を所定の領
域に形成し、このＳｉＯ□膜４０５をマスクとしてＫＯ
Ｈ溶液によりテーバ状のエツチングを行い、溝部４０６
を形成する。この時、ＫＯＨによるエツチングはＳｉＯ
□膜４０３でストップする。

第１０図（ｅ）に示すように、次に熱酸化を行い、シリ
コン基板４０２の外周面部に膜厚０．１〜１μｍのＳｉ
ｎ、膜４０７を形成し、引き続き、Ｐ。

１ｙｓｉ４０Ｂを全面堆積する。

第１０図（ｆ）に示すように、Ｐｏ１ｙＳｉ４０Ｂを研
磨して、表面が平坦になるまで除去する。続いて、例え
ば通常のＳｔゲートによるＣＭＯ３工程により、回路部
４０９を形成する。一方、圧力センサの感知部となる領
域には、Ｐｏ１ｙＳｉ４０８上に膜厚Ｏ１１〜１μｍの
窒化シリコン膜４１０を形成し、さらに、この窒化シリ
コン膜４１０の所定の領域に膜厚１００〜４０００人の
Ｐｏ１ｙＳｉを形成し、所定の不純物濃度でピエゾ抵抗
層４１１を形成する。

尚、このＰｏ１ｙＳｉのピエゾ抵抗層４１１は例えばレ
ーザービームによる再結晶化を施せば、感度が上昇する
。又、本実施例ではＣＭ　ＯＳのＳｌゲートのＰｏ１ｙ
Ｓｉとピエゾ抵抗は別々に形成したが、同一のＰｏ１ｙ
Ｓｉで形成することもできる。

そして、引き続きＣＭＯ３回路部にＢＰＳＧ膜等の眉間
絶縁膜（図示せず）、およびＡ２等による配線層（図示
せず）を形成し、プラズマナイ［・ライドパッシベーシ
ョン膜４１２を形成する。

次に、第１０図（（１）に示すようにシリコン基板４０
２の裏面の所定領域にプラズマナイトライド膜４１３を
形成し、ＫＯＨ溶液によるエツチングを行う。この時、
エツチングはＳｉＯオ膜４０３でス］・ツブする。シリ
コン基板４０２に対するＫＯＨ等の異方性エツチングで
は、特定のパターン形状の場合、レーザーで穴明は後、
アルカリ（ＫＯＨ）エツチングを行うと、垂直の孔４１
４が形成される。

次に、第１０回動）に示すように、孔４１４部の５ｉＯ
ｚ膜４０３ｔＨＦ溶液等で除去し、引き続きＫＯＨｚッ
チング液でＰｏ１ｙＳｉ４０８をエツチング液去する。

Ｐｏ１ｙＳｉ４０８はこの場合、等方的にエツチングが
進み、完全に除去される。又、５ｉＯｚ膜４０３、テー
パ一部のＳｉＯ工膜４０７及び窒化シリコン膜４１０で
囲まれているので、他の領域へのエツチングは進行しな
い。

このようにＰｏ１ｙＳｉ４０Ｂが除去されたならば、圧
カセンザのダイヤフラム部４１５が形成、されるゆ 本実施例では、ＣＭＯ３回路部４０９が形成されたシリ
コン半導体基板４０２の島の外周面部において、ＳｉＯ
□膜４０３の外周面部との間に所定間隔Ｕが設定されて
おり、しかも、そのＣＭＯ８回路部４０９及びピエゾ抵
抗層４１１は完全に絶縁膜で覆われ、例えば圧力導入孔
４１４からンＷ気を含んだ空気、ガス等を導入しても外
部との電気絶縁性は良好に保持される。また、本構造で
示すように、本実施例では圧力センサ部を非常に小さく
作製でき、複数個の圧力センサをチップ上に形成可能で
あり、高機能の圧力センサをコス］・上昇することなく
捷供できる。尚、本実施例において半導体素子が形成さ
れる半導体基板（この場合、シリコン半導体基板４０２
）の島の数は言うまでもなく２つ以上であっても良い。

又、シリコン半導体基板４０２内にもパワーＭＯＳ等の
半導体素子を形成しても良い。

第１Ｏ図（ｉ）は、上述の例において圧力導入孔４１４
とＰｏ１ｙＳｉ４０８の除去によるダイヤフラム゛４１
５の形成時に、ＳｉＯ□膜４０３のダイヤフラムに対応
する領域４０３ａを予め除去しておくようにした変形例
であり、このようにしておくことにより、第１０図（ｊ
）に示すようにＫ　ＯＨ溶液によるエツチングを一度に
行うことができる。

又、第１０図（２）に示すように、Ｓｉｎ、膜４０３に
予め開けておく領域４０３ａの大きさよりもプラズマナ
イトライド膜４１３に開ける領域４１３ａの大きさを太
き（することにより、エツチング時のエツチング液の流
れを良くして、エツチングを良好に進行することができ
る。

次に、本発明の第６実施例を第１１図（ａ）〜（５）を
用いて説明する。尚、第１１図（ａ）〜（ｄ）の工程は
、上記第５実施例の第１０図（ａ）・〜・（ｄ）を用い
て説明した工程と同様の工程であり、図中、５０１はＰ
型シリコン半導体基板４．５０２はシリコン半導体基板
、５０３はＳｉ（’）２膜１．５０４はＮｗｅｌｌｉＪ
ｆ域である。

第１１図（ｅ）に示すように、第１のＰｏ　１　ｙＳ　
１５０８ａを形成後、０．１〜１　ｕ　ｍの５ｉｎ２膜
５０８ｂ（又は窒化シリコン）を形成し、引き続き第２
のＰｏ１ｙＳｉ５０８ｅを形成する。

次に、上述の実施例と同様な方法で第１、第２のＰｏ１
ｙＳｔ５０８ａ、５０８ｃ及びＳｉｎ。

膜５０８ｂを研磨し、表面を平坦にする。そして、ＣＭ
Ｏ８ＩＣ回路部５０９、ピエゾ抵抗層５１１等を形成し
、引き続き、第１１図（ｇ）、（ｈ）に示すように圧力
導入孔５１４、ダイヤフラム５１５を形成する。

本実施例ではダイヤフラム５１５の中央部にＳｉＯア膜
５０８ｂ及び第２のＰｏ１ｙＳｉ５０８ｃによる厚肉部
５２０が形成されるので、圧力センサ出力特性（例えば
圧力−出力直線性の改善等）の安定化に寄与することが
できる。また、別の例としては、圧力センサとしてのみ
でなく、この厚肉部を加速度、振動センサの質量部とし
て利用でき、複合センサとして用いることも可能である
。

次に、本発明の第７実施例を第１２図を用いて説明する
。本実施例は上記第５実施例に対して、溝部４０６にＰ
ｏ１ｙＳｔ４０８を形成せずに、窒化シリコン膜４１０
上にピエゾ抵抗層４１１を形成した例である。尚、図中
には第５実施例の構成に相当する構成には同じ符号を付
して、その説明は省略する。

次に、本発明の第８実施例を第１３図（ａ）〜（ｅ）を
用いて説明する。本実施例は本発明で言う「所定間隔」
を設定するのに筒車な工程で行うようにしたものであり
、その要部のみを説明する。尚、他の構成、例えば本発
明で言う「凹部」に相当する圧力導入孔、ピエゾ抵抗層
、半導体素子、ダイヤフラム等は上記第工〜第７実施例
を用いて説明した構成と同様のものでよい。

まず、第１３図（ａ）に示すように、シリコン半導体基
板６００とシリコン半導体基板６０２とを膜ｒ￥０．５
〜２μｍのＳｉＯ□膜６０１を介して接合し、このシリ
コン半導体基板６０２内に半導体素子（図示せず）を形
成する。次に、プラズマ窒化膜６０３をマスクとして所
定領域に形成した後、ＫＯＨによってエツチングを行う
（第１３図（ｂ））。

この時、シリコン半導体基板６０２はＫＯＨによってす
みやかにエツチングが進行するが、ＳｉＯ□膜６０１ま
でエツチングが達すると、５ｉＯｚはシリコンに比べて
ＫＯＨに対し、非常にエツチング速度が低いため、シリ
コンの横方向のエツチングが進むと、第１３図（Ｃ）、
　（ｄ）に示すように５ｔＯ８膜６０１の周辺部にテー
パ６０１ａが形成され、更にエツチングが進みシリコン
半導体基板６００に達すると、そのテーバ６０１ａが新
たなマスクとなり、第１３図（ｅ）に示すようにシリコ
ン半導体基板６００がエツチングされるようになる。

本発明者達が実験した結果、シリコン半導体基板６００
，６０２としｒ（１００）面ノシリコンウェハを用い、
Ｓｉｎ、膜６０１の膜厚が７０００人でエツチング液Ｋ
ＯＨ水溶液３３−ｔ％を用い、温度８２”Ｃで第１３図
（ｂ）の状態から１０５分間エツチングした場合、５ｉ
ｎ２のエツチング速度は７０人／ｍｉｎ、シリコン（１
１１）面のエツチング速度は１７０人／ｍ＋ｎであり、
第１３図（ｅ）中、所定間隔■は約５μｍに設定された
。尚、本実施例で用いるエツチング液は他のエツチング
液でも良く、シリコンのエツチング速度よりＳｉｎ、の
エツチング速度が小さければ、例えば弗酸、硝酸、酢酸
の混酸等の等方性エツチング液でもよい。

本実施例によると、シリコン半導体基板６００゜６０２
およびＳｉＯ□ＩＩ欠６０１のエツチングが同時に行え
ると共に、所定間隔Ｖの大きさをＳｉｎ。

膜６０１の膜厚あるいはシリコンとＳｉｎ、のエツチン
グ選択比を変えることによって、自由に制御することが
できる。又、第１３図（ｅ）の工程の後には、破線Ｗに
沿って切断することになるが、その際にＳｉＯ□膜６０
１はダメージを受けないので、膜中にひびが入らない等
の効果がある。

次に、本発明が言う「所定間隔Ｊをいかに設定すべきか
を第１４図を用いて説明する。

第１４図（ａ）に示すように、絶縁物層の所定間隔Ｊを
変えてサンプルを作製し、絶縁破壊電圧を測定した。測
定は、カーブトレーサ（テクトロニクス社製　５７７型
）にて電圧を印加し、１ｏｏμＡの電流が急激に流れる
点を絶縁破壊電圧として評価した。この時、Ｓｉｎ、膜
上では火花放電が観察された。第４図ｅｂ）は、所定間
隔Ｊに対して絶縁破壊電圧をプロットしたものであり、
Ｊ＝０μｍではほとんどショートであるが、ＳｉＯ□膜
７０１の厚さ０．７μｍに対して約２μｍ以上とったも
のでは平均２８０ｖあり、シリコン基体７０２からの電
気的影響をほとんど受けず絶縁体分離されている事がわ
かる。また、第１４図において、シリコン眉７０３の側
面部７０４は空気中に露出している状態での測定である
が、側面部７０４をＳｉＯ□等の絶縁体で覆うことによ
り、絶縁破壊耐圧はさらに向上し、かつバラツキが小さ
くなり好ましい方向であった。

〔発明の効果〕

本発明は上記のように構成されているので、半導体圧力
センサ支持部と半導体基板との電気的絶縁を確実に行う
ことができ、検出精度が高い半導体圧力センサを提供で
きるという効果がある。

【図面の簡単な説明】

第１図（ａ）乃至（５）は本発明の第１実施例の製造工
程を示す断面図、第１図（ｉ）は上記第１実施例の変形
例を示す断面図、第２図（ａ）乃至０１）は本発明の第
２実施例の製造工程を示す断面図、第３図は本発明の第
３実施例を示す断面図、第４図は上記第２実施例の変形
例を示す断面図、第５図は半導体圧力センサを具体的に
装置に設置した例を示す断面図、第６図（ａ）乃至第６
図（６）は本発明の第４実施例を示す断面図、第７図は
上記第４実施例の第１変形例の要部を示す断面図、第８
図は上記第１変形例をウェハとして見た平面図、第９図
は」二記第４実施例の第２変形例の要部を示す断面図、
第１Ｏ図（ａ）乃至（２）は本発明の第５実施例を示す
断面図、第１１図（ａ）乃至（１１）は本発明の第６実
施例を示す断面図、第１．２図は本発明の第７実施例を
示す断面図、第１３図（ａ）乃至（ｅ）は本発明の第８
実施例を示す断面図、第１４図（ａ）、　（ｂ）は測定
構造と、所定間隔と絶縁破壊電圧を示す図である。 ！、１１．５０・・・Ｎ型シリコン半導体基板、７・・
・Ｐ型エピタキシャル層、１７，２５．５２・・・絶縁
物層、２１．６４・・・ピエゾ抵抗層、２９．８０・・
・へβ配線、７２・・・穴部、８４・・・凹部、８６・
・・凸部。 代理人弁理士　　岡　部　　　隆 （ばか１名） （ｉ） 第 図 第 図 第 図 第 図 第 図

Claims (6)

【特許請求の範囲】
1. （１）半導体素子が形成された第１の半導体領域、第２
   の半導体領域、及びこれら第１、第２の半導体領域間に
   埋設された絶縁物層とを有する半導体基板と、 該半導体基板の前記第２の半導体領域の主表面より該第
   ２の半導体領域側に形成された凹部と、該凹部に対応す
   る前記第１の半導体領域側に形成された歪検知部と、 前記第１及び第２の半導体領域のうち一方の外周面部と
   、前記絶縁物層の外周面部との間に所定間隔を設定する
   ことにより、前記第１及び第２の半導体領域のうち一方
   の外周面部から前記第１及び第２の半導体領域のうち他
   方の外周面部への距離を、前記絶縁物層の外周面部にお
   ける膜厚より大きくしたことを特徴とする半導体圧力セ
   ンサ。
2. （２）前記第１の半導体領域に形成された半導体素子は
   、前記歪検知部を構成するピエゾ抵抗層である請求項１
   の半導体圧力センサ。
3. （３）前記所定間隔は、前記絶縁物層の外周面部をテー
   パ状に形成することにより設定されたものである請求項
   （１）又は（２）の半導体圧力センサ。
4. （４）第１及び第２の半導体基板を、少なくともそのど
   ちらかの基板表面上に形成された絶縁物層を介して接合
   する工程と、 前記第１の半導体基板を、その主表面側よりエッチング
   してその厚さを薄くする工程と、 前記第１の半導体基板内に半導体素子を形成する工程と
   、 前記第２の半導体基板の主表面より該第２の半導体基板
   側に凹部を形成する工程と、 前記凹部に対応する前記第１の半導体基板側に歪検知部
   を形成する工程と、 最終構造において前記第１及び第２の半導体基板のうち
   一方の外周面部と前記絶縁物層の外周面部との間に所定
   間隔を設定するように、前記第１及び第２の半導体基板
   のうち一方の外周面部をエッチングする工程と を備えることを特徴とする半導体圧力センサの製造方法
   。
5. （５）前記半導体素子を形成する工程は、前記第１の半
   導体基板内に前記歪検知部を構成するピエゾ抵抗層を形
   成する工程である請求項（４）の半導体圧力センサの製
   造方法。
6. （６）前記外周面部をエッチングする工程は、前記第１
   及び第２の半導体基板のうち一方の基板に対してよりも
   前記絶縁物層に対しての方がエッチング速度が遅いエッ
   チング液を用いて、前記第１及び第２の半導体基板のう
   ち一方の基板と前記絶縁物層とを同時にエッチングする
   工程である請求項（４）又は（５）の半導体圧力センサ
   の製造方法。