KR20060029294A - 절연막의 형성 방법 및 형성 시스템 - Google Patents

절연막의 형성 방법 및 형성 시스템 Download PDF

Info

Publication number
KR20060029294A
KR20060029294A KR1020067004679A KR20067004679A KR20060029294A KR 20060029294 A KR20060029294 A KR 20060029294A KR 1020067004679 A KR1020067004679 A KR 1020067004679A KR 20067004679 A KR20067004679 A KR 20067004679A KR 20060029294 A KR20060029294 A KR 20060029294A
Authority
KR
South Korea
Prior art keywords
film
forming
unit
insulating film
plasma
Prior art date
Application number
KR1020067004679A
Other languages
English (en)
Other versions
KR100687598B1 (ko
Inventor
시게미 무라카와
도시카즈 쿠마이
도시오 나카니시
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20060029294A publication Critical patent/KR20060029294A/ko
Application granted granted Critical
Publication of KR100687598B1 publication Critical patent/KR100687598B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/954—Making oxide-nitride-oxide device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

MISFET(100)의 게이트 절연막(104)을 실리콘 산화막(106)과, 실리콘 질화막(107)과, 고유전율막(108)으로 구성한다. 실리콘 산화막(106) 및 실리콘 질화막(107)은 레이디얼 라인 슬롯 안테나를 이용한 마이크로파 플라즈마 처리에 의해 형성된다.

Description

절연막의 형성 방법 및 형성 시스템{FORMING METHOD AND FORMING SYSTEM FOR INSULATION FILM}
도 1은 본 발명의 실시 형태에 따른 게이트 절연막의 구성을 도시하는 도면.
도 2는 본 발명의 실시 형태에 따른 게이트 절연막의 형성 시스템의 구성을 도시하는 도면.
도 3은 본 발명의 실시 형태에 따른 에칭 유닛의 구성을 도시하는 도면.
도 4는 본 발명의 실시 형태에 따른 산화 처리 유닛의 구성을 도시하는 도면.
도 5는 본 발명의 실시 형태에 따른 RLSA의 평면도.
도 6은 본 발명의 실시 형태에 따른 CVD 유닛의 구성을 도시하는 도면.
본 발명은 신뢰성이 높은 절연막의 형성 방법 및 형성 시스템에 관한 것이다.
반도체 집적 회로의 고집적화, 고미세화에 따라 반도체 집적 회로에 조립되는 절연 게이트형 전계 효과 트랜지스터(Metal Insulator Semiconductor Field Effect Transistor: MISFET)의 미세화가 진행되고 있다. 미세화에 따라, 현재, MISFET의 게이트 절연막의 두께는 수 nm 정도의 매우 얇은 두께가 요구되고 있다.
일반적으로, 게이트 절연막으로는 실리콘 기판의 열 산화에 의해 형성되는 실리콘 산화막(SiO2막)이 사용된다. 그러나, 실리콘 산화막을 수 nm 정도까지 얇게 하면, 누설(터널) 전류의 증가, 게이트 전극(폴리실리콘 등)으로부터 불순물이 빠져나가는 등의 문제가 있다.
터널 전류의 증가 등을 억제하기 위해서 박막의 실리콘 산화막(또는 실리콘 질화막, 실리콘 산질화막) 위에 실리콘 산화막보다도 비유전율이 높은 막(고유전율막)을 적층한 적층 게이트 절연막이 개발되고 있다. 적층 게이트 절연막을 이용함으로써, 게이트 절연막의 어느 정도의 물리적 두께를 확보하면서, 실효 산화막 환산막 두께(EOT)를 낮게 유지할 수 있다. 여기서, 실효 산화막 환산막의 두께는 비유전율(ε), 실 막 두께(t)의 막의 두께를 비유전율(εsio2)의 실리콘 산화막의 두께로 환산한 값이며, EOT=(εsio2/ε)·t로 정의된다.
고유전율막으로서 실리콘 질화막(SiN막)을 이용한 적층 게이트 절연막의 형성 방법이 일본국 특허 공개 2000-294550호 공보에 개시되어 있다. 상기 공보에 개시된 방법에 의해 형성되는 절연 게이트는 레이디얼 라인 슬롯 안테나(RLSA)를 구비하는 플라즈마 처리 장치를 이용하여 1 nm 이하의 두께로 형성된 직접 산질화막(혹은, 산화막 또는 질화막)과, 이 산질화막 위에 CVD에 의해 형성된 2 nm 정도의 SiN막으로 구성된다.
RLSA형 플라즈마 처리 장치를 이용한 경우에는, CVD에 의해 형성한 경우에 비해 댕글링 본드(dangling bond)가 적은, 보다 품질이 높은 막이 형성된다. 또한, RLSA형 플라즈마 처리 장치를 이용한 성막 처리는 비교적 저온(250℃∼450℃)에서 행해지기 때문에, 다른 플라즈마 처리에 비하여 막 표면의 손상이 저감된다. 이와 같이, RLSA형 플라즈마 처리 장치에 의해 형성된 막은 고품질이며, 따라서, 1000℃ 정도의 고온에서의 어닐링 처리가 필요하지 않고, 도펀트의 확산 등도 방지된다.
여기서, 상기 적층 게이트 절연막은 고유전율막으로서 SiN막을 이용하고 있다. SiN막의 비유전율은 8 정도이며, 따라서, SiN막의 EOT는 실제 막 두께의 0.5(=4/8)배 정도밖에 되지 않는다. 이 때문에, 미세화의 요구에 응하도록 충분히 두꺼운 물리적 막 두께를 확보하면서, 충분히 얇은 EOT를 얻기 위해서는, SiN막을 이용하는 것으로는 한계가 있다.
이 때문에, 보다 비유전율이 높은 무기계의 절연막, 예컨대 산화알루미늄(비유전율: 11), 산화지르코늄(24), 산화하프늄(25) 등을 이용하여 보다 EOT가 얇은 적층 게이트 절연막을 얻을 수 있다. 예컨대, 비유전율이 24인 산화지르코늄을 이용한 경우에는 실제 막 두께의 0.17(=4/24)배 정도의 EOT를 얻을 수 있게 된다.
상기한 바와 같이, 무기계의 고유전율막을 이용함으로써, 원하는 유전율을 갖는 게이트 절연막을 얻을 수 있다. 그러나, 실리콘 산화막 위에 무기계의 고유전율막을 직접 형성하면, 실리콘 산화막과 무기계막이 반응해 버린다. 이에 따라, 적층 게이트 절연막 전체의 EOT가 증대해 버린다.
또한, 일반적으로, 상기 무기계의 고유전율막은, 예컨대 금속 에톡시드와 같 은 유기 금속을 전구체로 하여 CVD에 의해 성막된다. 이 때문에, 성막 후의 고유전율막은 수%의 탄소를 함유하게 된다. 탄소 함유량이 높으면, 누설 전류가 증대하는 등, 신뢰성을 저하시킨다.
이와 같이, 종래에는 충분히 두꺼운 물리적 두께를 갖추는 동시에, 충분히 얇은 EOT를 실현할 수 있으며, 신뢰성이 높은 게이트 절연막을 제조하는 것이 어려웠다.
상기 사정을 감안하여, 본 발명은 신뢰성이 높은 절연막의 제조가 가능한 절연막의 형성 방법 및 형성 시스템을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서 본 발명의 제1 관점에 따른 절연막의 형성 방법은,
실리콘 기판의 표면 영역에 실리콘 산화막을 형성하는 산화막 형성 공정과,
상기 실리콘 산화막의 표면 영역에 실리콘 질화막을 형성하는 질화막 형성 공정과,
상기 실리콘 질화막 위에 실리콘 산화막보다도 유전율이 높은 유전율막을 형성하는 공정을 포함하고,
상기 산화막 형성 공정은, 복수 개의 슬릿을 구비하는 평면 안테나로부터 산소를 함유하는 가스에 마이크로파를 조사하여 생성한 플라즈마에 상기 실리콘 기판의 표면을 노출시켜, 상기 실리콘 기판의 표면 영역에 실리콘 산화막을 형성하는 공정을 포함하며,
상기 질화막 형성 공정은, 복수 개의 슬릿을 구비하는 평면 안테나로부터 질소를 함유하는 가스에 마이크로파를 조사하여 생성한 플라즈마에 상기 실리콘 산화막의 표면을 노출시켜, 상기 실리콘 산화막의 표면 영역에 실리콘 질화막을 형성하는 공정을 포함하는 것을 특징으로 한다.
상기 산화막 형성 공정은, 복수 개의 슬릿을 구비하는 평면 안테나로부터 산소를 함유하는 가스에 마이크로파를 조사하여 생성한 플라즈마에 상기 실리콘 기판의 표면을 노출시킴으로써, 상기 실리콘 기판 위에 이미 존재하는 산화막을 개질하는 공정을 포함하는 것이 바람직하다.
상기 산화막 형성 공정은, 상기 실리콘 기판의 표면을 노출시키는 공정과, 복수 개의 슬릿을 구비하는 평면 안테나로부터 산소를 함유하는 가스에 마이크로파를 조사하여 생성한 플라즈마에 상기 실리콘 기판의 노출된 표면을 노출시킴으로써, 상기 실리콘 기판의 표면 영역을 산화시키는 공정을 포함하는 것이 바람직하다.
상기 질화막 형성 공정은, 복수 개의 슬릿을 구비하는 평면 안테나로부터 질소를 함유하는 가스에 마이크로파를 조사하여 생성한 플라즈마에 상기 실리콘 산화막의 표면을 노출시킴으로써, 상기 실리콘 산화막의 표면 영역을 질화시키는 공정을 포함하는 것이 바람직하다.
상기 유전율막은 금속을 주성분으로 하여 구성되며, 복수 개의 슬릿을 구비하는 평면 안테나로부터 산소를 함유하는 가스에 마이크로파를 조사하여 생성한 플 라즈마에 상기 유전율막의 표면을 노출시킴으로써, 상기 고유전율막의 표면을 개질하는 유전율막 개질 공정을 더 구비하여도 좋다.
상기 산화막 형성 공정에서는 상기 실리콘 산화막을 1 nm∼20 nm의 두께로 형성하고, 상기 질화막 형성 공정에서는 상기 실리콘 질화막을 0.5 nm∼6 nm의 두께로 형성한다.
상기 가스는 아르곤을 함유하여 구성되는 것이 바람직하다.
상기 절연막은 절연 게이트형 전계 효과 트랜지스터의 게이트 절연막을 구성한다.
상기 목적을 달성하기 위해서, 본 발명의 제2 관점에 따른 절연막의 형성 시스템은,
실리콘 기판의 표면 영역에 실리콘 산화막을 형성하는 산화막 형성 유닛과,
상기 실리콘 산화막의 표면 영역에 실리콘 질화막을 형성하는 질화막 형성 유닛과,
상기 실리콘 질화막 위에 실리콘 산화막보다도 비유전율이 높은 유전율막을 형성하는 유전막 형성 유닛을 구비하고,
상기 산화막 형성 유닛은, 복수 개의 슬릿을 구비하는 평면 안테나로부터 산소를 함유하는 가스에 마이크로파를 조사하여 생성한 플라즈마에 상기 실리콘 기판의 표면을 노출시켜, 상기 실리콘 기판의 표면 영역에 실리콘 산화막을 형성하며,
상기 질화막 형성 유닛은, 복수 개의 슬릿을 구비하는 평면 안테나로부터 질소를 함유하는 가스에 마이크로파를 조사하여 생성한 플라즈마에 상기 실리콘 산화막의 표면을 노출시켜, 상기 실리콘 산화막의 표면 영역에 실리콘 질화막을 형성하는 것을 특징으로 한다.
상기 산화막 형성 유닛은, 복수 개의 슬릿을 구비하는 평면 안테나로부터 산소를 함유하는 가스에 마이크로파를 조사하여 생성한 플라즈마에 상기 실리콘 기판의 표면을 노출시킴으로써, 상기 실리콘 기판 위에 이미 존재하는 산화막을 개질하는 것이 바람직하다.
상기 산화막 형성 유닛은, 상기 실리콘 기판의 표면을 노출시키고, 복수 개의 슬릿을 구비하는 평면 안테나로부터 산소를 함유하는 가스에 마이크로파를 조사하여 생성한 플라즈마에 상기 실리콘 기판의 노출된 표면을 노출시킴으로써, 상기 실리콘 기판의 표면 영역을 산화시키는 것이 바람직하다.
상기 질화막 형성 유닛은, 복수 개의 슬릿을 구비하는 평면 안테나로부터 질소를 함유하는 가스에 마이크로파를 조사하여 생성한 플라즈마에 상기 실리콘 산화막의 표면을 노출시킴으로써, 상기 실리콘 산화막의 표면 영역을 질화시키는 것이 바람직하다.
상기 유전율막은 금속을 주성분으로 하여 구성되고, 복수 개의 슬릿을 구비하는 평면 안테나로부터 산소를 함유하는 가스에 마이크로파를 조사하여 생성한 플라즈마에 상기 유전율막의 표면을 노출시킴으로써, 상기 유전율막의 표면을 개질하는 유전율막 개질 유닛을 더 구비하여도 좋다.
상기 산화막 형성 유닛에 의해 상기 실리콘 산화막은 1 nm∼20 nm의 두께로 형성되고, 상기 질화막 형성 유닛에 의해 상기 실리콘 질화막은 0.5 nm∼6 nm의 두께로 형성된다.
상기 가스는 아르곤을 함유하여 구성되는 것이 바람직하다.
상기 절연막은 절연 게이트형 전계 효과 트랜지스터의 게이트 절연막을 구성한다.
이하, 본 실시 형태에 따른 절연막의 형성 방법에 대해서 도면을 참조하여 설명한다.
본 실시 형태에 의해 형성되는 절연막은 도 1에 도시하는 절연 게이트형 전계 효과 트랜지스터(Metal Insulator Semiconductor Field Effect Transistor: MISFET)를 구성한다.
도 1에 도시한 바와 같이, MISFET(100)는 N형 실리콘 기판(101)의 표면 영역에 설치된 P형 드레인 영역(102) 및 소스 영역(103)과, 이들 드레인 영역(102) 및 소스 영역(103)에 끼워진 실리콘 기판(101)의 표면 영역(채널 영역) 위에 설치된 게이트 절연막(104)과, 이 게이트 절연막(104) 위에 설치된 게이트 전극(105)을 구비한다. 드레인 영역(102) 및 소스 영역(103)은 각각 MISFET(100)를 구성하는 드레인 전극 및 소스 전극에 접속되어 있다. 또, 실리콘 기판(101)과, 드레인 영역(102) 및 소스 영역(103)은 각각 반대의 도전형이어도 좋다.
드레인 영역(102) 및 소스 영역(103)에 끼워진 실리콘 기판(101) 위에는 게이트 절연막(104)을 통해 게이트 전극(105)이 설치되어 있다. 게이트 전극(105)은 폴리실리콘(p-Si)으로 구성되어 있다. 게이트 전극(105)은 MISFET(100)를 구성하 고, 게이트 전압의 인가시에는 게이트 절연막(104) 아래의 실리콘 기판(101) 표면에 채널(ch)이 형성되며, 소스-드레인 사이가 접속된다.
게이트 절연막(104)은 실리콘 산화막(SiO2막; 106)과, 실리콘 질화막(SiN막; 107)과, 고유전율막(108)으로 구성된다.
실리콘 산화막(106)은 실리콘 기판(101)의 표면 영역(채널 ch) 위에 설치되어 있다. 실리콘 산화막(106)은 후술하는 레이디얼 라인 슬롯 안테나(RLSA)를 구비하는 플라즈마 처리 장치를 이용한 실리콘 기판(101) 표면 영역의 산화 처리에 의해 형성된다. 실리콘 산화막(106)은, 예컨대 0.5 nm∼14 nm의 두께로 형성된다.
실리콘 질화막(107)은 실리콘 산화막(106)에 적층되어 설치되어 있다. 실리콘 질화막(107)은 RLSA형 플라즈마 처리 장치를 이용한 실리콘 산화막(106)의 질화 처리에 의해 형성된다. 실리콘 질화막(107)은, 예컨대 0.5 nm∼6 nm의 두께로 설치된다.
고유전율막(108)은 실리콘 질화막(107)과 게이트 전극(105)에 끼워져 설치되어 있다. 고유전율막(108)은 Al2O3, HfSiO2, Ta2O5, ZrSiO2, HfO2, ZrO2 등의 무기(금속)계 재료로 구성된다. 고유전율막(108)은 CVD(Chemical Vapor Deposition)에 의해, 예컨대 1 nm∼20 nm의 두께로 형성된다. 여기서, 고유전율막이란 실리콘 산화막의 피유전율(4 정도)보다 높은 유전율을 갖는 막을 말한다.
다음에, 상기 게이트 절연막(104)의 형성 방법에 대해서 도면을 참조하여 설명한다.
도 2에는 본 실시 형태에 따른 게이트 절연막의 형성 시스템(10)의 구성이 도시되어 있다. 도 2에 도시한 바와 같이, 게이트 절연막의 형성 시스템(10)은 카세트 스테이션(11)과, 처리 스테이션(12)으로 구성된다.
카세트 스테이션(11)은 카세트 적재대(13)와 제1 반송실(14)을 구비한다. 카세트 적재대(13)에는 소정 매수의 웨이퍼를 수용할 수 있는 카세트(C)가 적재된다. 카세트 적재대(13)에는 미처리 웨이퍼를 수용한 카세트(C)가 적재되는 한편, 처리 후의 웨이퍼를 수용한 카세트(C)가 적재대(13)로부터 반출된다.
제1 반송실(14)에는 아암을 갖는 제1 반송 기구(15)가 배치되어 있다. 제1 반송 기구(15)는 카세트(C)에 수용된 웨이퍼를 처리 스테이션(12)측으로 반입하는 한편, 처리 스테이션(12)측으로부터 처리 후의 웨이퍼를 반출하여 카세트(C)에 수용한다. 제1 반송실(14)의 내부는 청정 공기의 하향류에 의해 청정하게 유지되어 있다.
처리 스테이션(12)은 제2 반송실(16)과, 로드록 유닛(17a, 17b)과, 에칭 유닛(18)과, 산화 처리 유닛(19)과, 질화 처리 유닛(20)과, CVD 유닛(21)과, 어닐링 유닛(22)과, 예비 유닛(23)으로 구성된다.
대략 팔각형의 제2 반송실(16) 주위에는 게이트 밸브(24)를 통해 각 유닛이 접속되어 있다. 즉, 처리 스테이션(12)은 클러스터형 시스템을 구성하고 있다. 제2 반송실(16)은 배기 기구 등을 구비하여 감압할 수 있도록 되어 있다. 또한, 게이트 밸브(24)에 의해 격절된 각 유닛(17∼23)은 각기 배기 기구를 구비하여 그 내부에 제2 반송실(16)과는 독립된 분위기를 형성할 수 있도록 되어 있다.
제2 반송실(16)의 중앙에는 제2 반송 기구(25)가 설치되어 있다. 제2 반송 기구(25)는 아암을 구비하여 각 유닛(17∼23) 사이에서 웨이퍼를 반송한다.
로드록 유닛(17a, 17b)은 카세트 스테이션(11)의 제1 반송실(14)에 접속되어 있다. 로드록 유닛(17a)은 처리 스테이션(12)으로의 웨이퍼 반입용 포트로서 기능하고, 로드록 유닛(17b)은 웨이퍼 반출용 포트로서 기능한다. 제1 반송 기구(15)는 카세트 적재대(13)의 카세트(C)에 수용된 웨이퍼를 로드록 유닛(17a) 안으로 반입한다. 또한, 제1 반송 기구(15)는 로드록 유닛(17b)으로부터, 처리 후의 웨이퍼를 반출하여 카세트(C)에 수용한다.
에칭 유닛(18)에서는, 웨이퍼[이하, 웨이퍼(W)] 표면에 형성된 자연 산화막(실리콘 산화막)을 제거한다. 도 3에 에칭 유닛(18)의 단면 구성이 도시되어 있다.
도 3에 도시한 바와 같이, 에칭 유닛(18)은 챔버(26)와 플라즈마 형성관(27)을 구비한다.
챔버(26)는 알루미늄 등으로 구성되며, 대략 원통 형상으로 형성되어 있다. 챔버(26)의 내부에는 웨이퍼(W)를 적재하는 적재대(28)가 설치되어 있다. 적재대(28)는 챔버(26)의 저면에 부착된, 예컨대 석영으로 된 지주(29)에 의해 지지되어 있다.
챔버(26)의 아래쪽에는 적재대(28) 및 챔버(26) 안을 소정의 온도로 가열하기 위한 할로겐 램프 등의 가열 램프(30)가 배치되어 있다. 챔버(26)와 가열 램프(30) 사이에는 석영 등으로 이루어진 투과창(31)이 배치되어 있다. 챔버(26)의 저부에는 조사구(照射口; 32)가 형성되어 있고, 투과창(31)의 단부는 조사구(32)의 주위에 기밀 상태로 접착되어 있다. 이에 따라, 가열 램프(30)로부터 방사된 열선은 투과창(31), 조사구(32)를 통과하여 챔버(26) 내부[적재대(28)의 이면]로 조사된다.
챔버(26) 저부의 지주(29) 주위에는 배기구(33)가 설치되어 있다. 배기구(33)는 진공 펌프 등을 구비하는 배기 라인에 접속되어 있다. 배기 라인에 의해 챔버(26) 내부가 소정의 압력으로 설정된다.
챔버(26)의 측벽에는 적재대(28)와 거의 동일한 높이로 반입출구(34)가 설치되어 있다. 반입출구(34)는 게이트 밸브(24)를 통해 제2 반송실(16)과 접속되어 있다. 게이트 밸브(24)의 개방시에는 반입출구(34)를 통해 웨이퍼(W)의 반입출이 행해진다.
플라즈마 형성관(27)은 석영 등으로 구성되며, 관상으로 구성되어 있다. 플라즈마 형성관(27)은 챔버(26)의 천정부를 관통하여 부착되어 있다. 플라즈마 형성관(27)의 상단에는 가스 도입구(35)가 설치되고, 가스 도입구(35)는 매스플로우 컨트롤러(36, 37)를 통해 질소 가스원(38) 및 수소 가스원(39)에 접속되어 있다. 이에 따라, 가스 도입구(35)로부터, 질소(N2)와 수소(H2)로 이루어진 혼합 가스가 플라즈마 형성관(27) 안으로 도입된다. 여기서, 혼합 가스는, 예컨대 질소/수소=100 sccm/10 sccm으로 공급된다.
플라즈마 형성관(27)의 상부에는 플라즈마 형성부(40)가 설치되어 있다. 플라즈마 형성부(40)는 마이크로파 발생원(41)과, 직사각형 도파관(42)과, 에벤슨형 도파관(43)을 구비한다.
마이크로파 발생원(41)은, 예컨대 파장이 2.45 GHz인 마이크로파를 발생시킨다. 마이크로파 발생원(41)으로부터의 마이크로파는 직사각형 도파관(42) 및 에벤슨형 도파관(43)을 통해 플라즈마 형성관(27) 안으로 공급된다. 플라즈마 형성관(27)의 내부에는 가스 도입구(35)로부터 공급된 질소와 수소의 혼합 가스가 도입되고, 공급된 마이크로파는 혼합 가스를 활성화시킨다. 이에 따라, 플라즈마 형성관(27)의 상측으로부터 하측을 향해 가스 플라즈마의 하향류가 형성된다.
플라즈마 형성관(27)의 하단에는 유출구(44)가 설치되어 있다. 유출구(44)에는 이것에 연통하여 하방으로 우산형 혹은 원추형으로 넓어진, 석영 등으로 이루어진 덮개 부재(45)가 설치되어 있다. 덮개 부재(45)에 의해 유출구(44)로부터 유출하는 가스는 확산되어 챔버(26) 안에 공급된다.
유출구(44) 바로 아래에는 다수의 가스 구멍(46)을 구비하는 링형의 샤워 헤드(47)가 배치되어 있다. 샤워 헤드(47)는 챔버(26)의 벽을 관통하는 연통관(48) 및 연통관(48)에 구비된 질량 유량 제어기(49)를 통해 3불화질소(NF3) 가스원(50)에 접속되어 있다.
샤워 헤드(47)로부터는 NF3 가스가 공급되고, NF3 가스는 수소와 질소로 이루어진 혼합 가스 플라즈마의 하향류 중에 공급된다. 여기서, NF3는 예컨대 30 sccm으로 공급된다. 플라즈마 속에서 수소 및 질소는 라디칼 등의 활성화 상태이고, NF3 분자는 이들 라디칼 등과의 충돌 등에 의해 활성화되고, 해리되어 불소 라디칼 등 을 생성한다. 웨이퍼(W) 위에 공급되는 가스는 질소라디칼, 수소라디칼, 불소라디칼 등을 포함하는 플라즈마 상태이다.
상기한 바와 같이 형성된 플라즈마가 웨이퍼(W)의 표면과 접촉하면, 웨이퍼(W)의 표면에는 Si와 N과 H와 F와 O를 함유하는 막(상세하게는 해명되어 있지 않음)이 형성된다. 이 막은, 웨이퍼(W)를 100℃ 이상으로 가열하면 용이하게 승화되어 웨이퍼(W)의 표면으로부터 제거된다. 이상과 같이, 웨이퍼(W) 표면의 자연 산화막(SiO2막)은 플라즈마의 하향류에 의해 제거된다.
또한, 자연 산화막(SiO2막)이 제거된 실리콘 기판의 표면에는 실리콘 댕글링 본드가 다수 존재하지만, 이들은 플라즈마 중의 수소(라디칼)와 결합한다. 이에 따라, 기판 표면은 안정화된다.
산화 처리 유닛(19)은 레이디얼 라인 슬롯 안테나(Radial Line Slot Antenna: RLSA)형의 플라즈마 처리 장치이다. 산화 처리 유닛(19)은 마이크로파 에너지를 이용하여 처리 가스의 플라즈마를 발생시키고, 이 플라즈마에 의해 실리콘 기판(101)의 표면을 산화하여 실리콘 산화막(106)을 형성한다.
도 4에 산화 처리 유닛(19)의 단면 구성을 도시한다. 도 4에 도시한 바와 같이, 산화 처리 유닛(19)은 대략 원통형 챔버(51)를 구비한다. 챔버(51)는 알루미늄 등으로 구성되어 있다.
챔버(51) 내부의 중앙에는 피처리체인 반도체 웨이퍼[이하, 웨이퍼(W)]의 적재대(52)가 배치되어 있다. 적재대(52)에는 도시하지 않은 온도 조절부가 내장되어 있고, 온도 조절부에 의해 웨이퍼(W)는 소정 온도, 예컨대 실온∼600℃로 가열된다.
챔버(51)의 측벽에는 적재대(52)의 상면과 거의 같은 높이로 반입출구(53)가 설치되어 있다. 반입출구(53)는 게이트 밸브(24)를 통해 제2 반송실(16)과 접속하고 있다. 게이트 밸브(24)의 개방시에는 반입출구(53)를 통해 웨이퍼(W)의 반입출이 행해진다.
챔버(51)의 저부에는 배기관(54)의 일단이 접속되어 있고, 타단은 진공 펌프 등의 배기 장치(55)에 접속되어 있다. 배기 장치(55) 등에 의해 챔버(51) 안은 소정의 압력, 예컨대 4.0 Pa∼0.13 kPa(30 mTorr∼1 Torr)의 압력으로 설정된다.
챔버(51)의 측부 상측에는 가스 공급관(56)이 설치되어 있다. 가스 공급관(56)은 산소(O2) 가스원(57), 수소(H2) 가스원(58) 및 아르곤(Ar) 가스원(59)에 접속되어 있다. 가스 공급관(56)은 챔버(51) 측벽의 원주 방향을 따라, 예컨대 16개 지점에 균등하게 배치되어 있다. 이와 같이 배치됨으로써, 가스 공급관(56)으로부터 공급되는 가스는 적재대(52) 위의 웨이퍼(W) 상측에 균등하게 공급된다.
챔버(51)의 상부에는 개구(60)가 설치되어 있다. 개구(60)의 내측에는 창(61)이 설치되어 있다. 창(61)은 투과성 재료, 예컨대, 석영, SiO2계 유리, Si3N4, NaCl, KCl, LiF, CaF2, BaF2, Al2O3, AlN, MgO 등의 무기물, 또한, 폴리에틸렌, 폴리에스테르, 폴리카보네이트, 셀룰로오스아세테이트, 폴리프로필렌, 폴리염화비닐, 폴리염화비닐리덴, 폴리스티렌, 폴리아미드, 폴리이미드 등의 유기물의 필름, 시트 로 구성되어 있다.
창(61) 위에는, 예컨대, 레이디얼 라인 슬롯 안테나(이하, RLSA; 62)가 설치되어 있다. RLSA(62) 위에는 고주파 전원부(63)에 접속된 도파로(64)가 설치되어 있다. 도파로(64)는 RLSA(62)에 하단이 접속된 편평한 원형 도파관(65)과, 원형 도파관(65)의 상면에 일단이 접속된 원통형 도파관(66)과, 원통형 도파관(66)의 상면에 접속된 동축 도파 변환기(67)와, 동축 도파 변환기(67)의 측면에 직각으로 일단이 접속되고, 타단이 고주파 전원부(63)에 접속된 직사각형 도파관(68)으로 구성되어 있다. RLSA(62) 및 도파로(64)는 동판으로 구성되어 있다.
원통형 도파관(66)의 내부에는 동축 도파관(69)이 배치되어 있다. 동축 도파관(69)은 도전성 재료로 이루어진 축부재로 이루어지고, 그 일단이 RLSA(62)의 상면의 거의 중앙에 접속되며, 타단이 원통형 도파관(66)의 상면에 동축형으로 접속되어 있다.
도 5에 RLSA(62)의 평면도를 도시한다. 도 5에 도시한 바와 같이, RLSA(62)는 동심원상에 설치된 복수 개의 슬롯(62a, 62a, …)을 표면에 구비한다. 각 슬롯(62a)은 대략 사각형의 관통 홈이며, 인접하는 슬롯(62a)끼리 서로 직교하여 거의 T자를 형성하도록 설치되어 있다. 슬롯(62a)의 길이나 배열 간격은 고주파 전원부(63)에서 발생한 고주파의 파장에 따라 결정되어 있다.
고주파 전원부(63)는, 예컨대 2.45 GHz의 마이크로파를, 예컨대 500 W∼5 kW의 전력으로 발생시킨다. 고주파 전원부(63)로부터 발생된 마이크로파는 직사각형 도파관(68) 안에서 직사각형 모드로 전송된다. 또한, 마이크로파는, 동축 도파 변 환기(67)에서 직사각형 모드로부터 원형 모드로 변환되어, 원형 모드로 원통형 도파관(66)에 전송된다. 마이크로파는 또한 원형 도파관(65)에서 넓어진 상태로 전송되어, RLSA(62)의 슬롯(62a)으로부터 방사된다. 방사된 마이크로파는 창(61)을 투과하여 챔버(51)에 도입된다.
챔버(51) 내는 소정의 진공 압력으로 되어 있고, 가스 공급관(56)으로부터 Ar, O2 및 H2의 혼합 가스가, 예컨대 Ar/O2/H2=10:1:1로 챔버(51) 내에 공급된다. 창(61)을 투과한 마이크로파에 의해 챔버(51) 내의 혼합 가스에 고주파 에너지가 전달되며, 고주파 플라즈마가 발생한다. 이 때, 마이크로파를 RLSA(62)의 복수 개의 슬롯(62a)으로부터 방사하고 있기 때문에, 고밀도의 플라즈마가 생성된다. 여기서, RLSA(62)를 이용하여 형성되는 플라즈마 중의 활성종은 0.7∼2 eV 정도의 전자 온도를 갖는다. 이와 같이, RLSA(62)에 따르면, 활성이 비교적 온화한 플라즈마 활성종이 생성된다.
생성된 고밀도 플라즈마로의 노출에 의해 웨이퍼(W) 표면의 산화가 행해진다. 즉, 생성한 플라즈마 속의 Ar 라디칼이 웨이퍼(W) 표면의 실리콘 기판의 표면에 작용하여 에너지를 부여하고, Si 끼리의 결합을 절단한다. 또한, 산소(0) 라디칼이 Si와 Si-0 결합을 형성한다. 이와 같이 하여, 실리콘 기판의 표면이 산화되고, 표면에 예컨대 1 nm∼20 nm의 실리콘 산화막이 형성된다.
이 때, H2에서 발생하는 H 라디칼은 Si의 댕글링 본드와 결합하고, 형성되는 실리콘 산화막을 안정화시켜, 막의 질을 향상시킨다.
질화 처리 유닛(20)은 산화 처리 유닛(19)과 동일한 RLSA형 플라즈마 처리 장치이다. 질화 처리 유닛(20)에서는, 산화 처리 유닛(19)에서 형성된 실리콘 산화막(106)의 표면 일부를 질화시켜, 실리콘 질화막(107)을 형성한다.
질화 처리 유닛(20)은 도 3에 도시하는 산화 처리 유닛(19)과 거의 동일한 구성을 갖는다. 산화 처리 유닛(19)과 다른 점은 산소(O2) 가스 대신에 질소(N2) 가스를 이용한다는 점이다. 질화 처리에 있어서, Ar, N2 및 H2의 혼합 가스를, 예컨대 Ar/N2/H2=10:1:1의 비율로 이용한다. 또, 산소 대신에 이용하는 가스는 질소를 함유하는 가스이면 좋고, NH3, N2O, NO, NO2 등을 이용하여도 좋다.
질화 처리 유닛(20)에서의 플라즈마 처리에 있어서, 웨이퍼(W)의 표면에 형성된 실리콘 산화막(SiO2막)은 활성화된 Ar 라디칼의 작용에 의해 Si-O 결합이 절단된다. 또한, 질소계 가스로부터 생성된 질소(N) 라디칼이 해리된 이 Si와 결합함으로써 Si-N 결합이 생성된다. 이와 같이 하여, 표면의 실리콘 산화막의 일부가 질화되어 0.5 nm∼6 nm의 실리콘 질화막(SiN)막(107)이 형성된다.
CVD 유닛(21)은 질화 처리가 행해진, SiN막(107)이 형성된 웨이퍼(W)의 표면 상에, 고유전율막(108), 여기서는 산화탄탈(Ta2O5)막을 형성한다. 도 6에 CVD 유닛(21)의 단면 구성을 도시한다.
도 6에 도시한 바와 같이, CVD 유닛(21)은 거의 원통형의 챔버(70)를 구비한다. 챔버(70)는, 예컨대 알루미늄으로 구성되어 있다. 챔버(70)의 내부 중앙에는 웨이퍼(W)를 유지하기 위한 서셉터(71)가 설치되어 있다.
챔버(70)의 상부에는 서셉터(71)와 대향하도록 복수 개의 가스 공급 구멍(72)을 갖는 샤워 헤드(73)가 설치되어 있다. 샤워 헤드(73)에는 처리 가스 공급 라인이 접속되어 있다. 처리 가스 공급 라인에는 처리 가스원(74)이 배치되어 있다.
Ta2O5막을 형성하는 본 실시예에서, 처리 가스는, 예컨대 100℃∼200℃로 가열 기화한 유기 탄탈 가스, 예컨대 펜타에톡시탄탈 가스[Ta(OC2H5)5]와, 산화성 가스 및 수분을 함유하는 질소 가스, 캐리어 가스로서의 불활성 가스, 예컨대 아르곤 가스로 구성되어 있다. 이들 처리 가스는 직전에 또는 미리 혼합되어 샤워 헤드(73)에 도입되고, 가스 공급구(72)로부터 웨이퍼(W)의 표면 전체에 공급된다.
서셉터(71) 주위에는 복수 개의 배플 구멍(75)을 구비하는 배플 플레이트(76)가 배치되어 있다. 샤워 헤드(73)로부터 챔버(70) 내에 공급된 가스는 배플 구멍(75)을 통해 아래쪽으로 흐른다. 챔버(70)의 하부에는 배기 포트(77)가 복수 개 설치되어 있다. 배기 포트(77)는 버퍼 탱크(78)에 접속되어 있다. 버퍼 탱크(78)에 의해 챔버(70) 내에 공급된 가스는 일단 저류되고, 이에 따라 챔버(70) 내의 압력에 균일성을 얻을 수 있다.
또한, 버퍼 탱크(78)는 배기 라인에 접속되어 있다. 배기 라인은 진공 펌프 등을 구비하여 챔버(70) 내를 소정의 압력, 예컨대 0.13 kPa(1 Torr)로 설정한다.
서셉터(71)의 아래쪽에는 석영 등으로 이루어진 창(79)을 통해 가열실(80)이 배치되어 있다. 가열실(80)에는 할로겐 램프 등의 가열 램프(81)가 설치되어 있다. 가열 램프(81)의 창(79)을 통한 램프 가열에 의해 서셉터(71)[및 챔버(70) 내부]는 소정 온도, 예컨대 300℃∼600℃로 설정된다.
챔버(70)의 측벽에는 서셉터(71)와 거의 같은 정도의 높이로 반입출구(82)가 설치되어 있다. 반입출구(82)는 게이트 밸브(24)를 통해 제2 반송실(16)에 접속되어 있다. 게이트 밸브(24)의 개방시에는 제2 반송 기구(25)에 의해 웨이퍼(W)의 반입출이 행해진다.
상기 구성의 CVD 유닛(21)에 있어서, 예컨대 CVD 처리는, 예컨대 10분 정도 행해지고, 질화 처리 유닛(20)에서 성막된 SiN막(107) 위에, 예컨대 1 nm∼20 nm의 고유전율막(Ta2O5막; 108)이 형성된다.
어닐링 유닛(22)은 산화 처리 유닛(19)과 거의 동일한 구성을 갖는다. 어닐링 유닛(22)에서, CVD 유닛(21)에 의해 성막된 고유전율막(금속계 절연막; 108)의 어닐링(개질)이 행해진다. 즉, 금속계 절연막(108) 중에 포함되는 전구체(금속 에톡시드)로부터 유래된 탄소(C)와 산소 플라즈마를 반응시켜, CO, CO2 등으로서 제거한다. 이에 따라, 탄소 함유량이 적은, 누설 전류 등이 저감된 품질이 높은 고유전율막(108)을 얻을 수 있다.
또, 어닐링 유닛(22)에서 사용되는 처리 가스는 산소 가스비를 작게 하는 등, 산화 처리 유닛(19)에서의 가스 혼합비와는 다르게 하여도 좋다.
예비 유닛(23)은 열처리 유닛 등의, 다른 처리 유닛으로서 적용 가능한 범용 유닛이다. 또한, 게이트 절연막의 형성 시스템(10) 전체의 처리량을 향상시키기 위해서 상기한 각 유닛(17∼22)을 설치하여도 좋다. 또한, 예비 유닛(23)의 수는 1개로 한정되지 않고, 복수 개 설치하여도 좋다.
이하, 상기 구성의 게이트 절연막(104)의 형성 시스템(10)을 이용한 게이트 절연막(104)의 형성 방법에 대해서 도 2를 참조하여 설명한다.
우선, 드레인 영역(102) 및 소스 영역(103)이 형성된 웨이퍼(W)를 준비한다. 이들 웨이퍼(W)는 소정 매수, 예컨대 25장씩 카세트(C)에 수용되어 카세트 스테이션(11)의 카세트 적재대(13) 위에 적재된다.
제1 반송 기구(15)는 카세트(C) 내의 웨이퍼(W)를 취출하여 로드록 유닛(17a) 내에 적재한다. 그 후, 로드록 유닛(17a) 내는 폐쇄되고, 제2 반송실(16)과 거의 같은 압력으로 설정된다. 그 후, 게이트 밸브(24)가 개방되고, 제2 반송 기구(25)는 로드록 유닛(17a)으로부터 웨이퍼(W)를 취출한다.
제2 반송 기구(25)는 웨이퍼(W)를 에칭 유닛(18)에 반입하여, 적재대(28) 위에 적재한다. 그 후, 게이트 밸브(24)는 폐쇄되고, 에칭 유닛(18)의 내부는 소정의 압력으로 설정된다.
에칭 유닛(18)에서, N2와 H2와 NF3로 이루어진 플라즈마 가스의 하향류를 이용한 에칭이 행해진다. 이에 따라, 웨이퍼(W) 표면에 형성되어 있던 자연 산화막(SiO2막)이 제거된다. 또한, 동시에, 웨이퍼(W) 표면의 실리콘(Si)의 댕글링 본드에는 수소(H)가 결합하여, 안정된 막이 형성된다.
에칭 처리 후, 에칭 유닛(18)의 내부는 제2 반송실(16)과 거의 같은 압력으로 설정된다. 이어서, 게이트 밸브(24)가 개방되고, 제2 반송 기구(25)에 의해 에칭 유닛(18)으로부터 웨이퍼(W)가 반출된다.
웨이퍼(W)는 계속해서 산화 처리 유닛(19)으로 보내어진다. 제2 반송 기구(25)는 산화 처리 유닛(19) 내의 적재대(52) 위에 적재된다. 그 후, 게이트 밸브(24)는 폐쇄되고, 산화 처리 유닛(19)의 내부는 소정의 압력으로 설정된다.
산화 처리 유닛(19)에서는, RLSA형 플라즈마 처리 장치에 의해 실리콘 기판(101) 표면의 산화 처리가 행해진다. 이에 따라, 실리콘 기판(101) 표면에, 예컨대 1 nm∼20 nm의 실리콘 산화막이 형성된다.
산화 처리 후, 산화 처리 유닛(19)의 내부는 제2 반송실(16)과 거의 같은 압력으로 설정된다. 이어서, 게이트 밸브(24)가 개방되고, 제2 반송 기구(25)에 의해 산화 처리 유닛(19)으로부터 웨이퍼(W)가 반출된다. 다음에, 제2 반송 기구(25)는 웨이퍼(W)를 질화 처리 유닛(20)의 내부로 반입한다. 웨이퍼(W)를 반입한 후, 게이트 밸브(24)는 폐쇄되고, 질화 처리 유닛(20)의 내부는 소정의 압력으로 설정된다.
질화 처리 유닛(20)에서는, RLSA형 플라즈마 처리 장치에 의해 실리콘 기판(101) 표면의 질화 처리가 행해진다. 이에 따라, 실리콘 산화막의 표면이 질화된다. 이에 따라, 실리콘 산화막의 일부, 예컨대 0.5 nm∼6 nm의 실리콘 질화막(107)이 형성된다.
질화 처리 후, 질화 처리 유닛(20)의 내부는 제2 반송실(16)과 거의 같은 압력으로 설정된다. 이어서, 게이트 밸브(24)가 개방되고, 제2 반송 기구(25)에 의해 질화 처리 유닛(20)으로부터 웨이퍼(W)가 반출된다. 다음에, 제2 반송 기구(25)는 웨이퍼(W)를 CVD 유닛(21)의 내부로 반입한다. 웨이퍼(W)를 반입한 후, 게이트 밸브(24)는 폐쇄되고, CVD 유닛(21)의 내부는 소정의 압력으로 설정된다.
CVD 유닛(21)에서는, CVD법에 의해 실리콘 질화막(107) 위에 고유전율막(108), 예컨대 산화탄탈막이 형성된다. 고유전율막(108)은, 예컨대 1 nm∼20 nm의 두께로 형성된다.
CVD 처리 후, CVD 유닛(21)의 내부는 제2 반송실(16)과 거의 같은 압력으로 설정된다. 이어서, 게이트 밸브(24)가 개방되고, 제2 반송 기구(25)에 의해 CVD 유닛(21)으로부터 웨이퍼(W)가 반출된다. 다음에, 제2 반송 기구(25)는 웨이퍼(W)를 어닐링 유닛(22)의 내부로 반입한다. 웨이퍼(W)를 반입한 후, 게이트 밸브(24)는 폐쇄되고, 어닐링 유닛(22)의 내부는 소정의 압력으로 설정된다.
어닐링 유닛(22)에서는, RLSA형 플라즈마 처리 장치를 이용한 어닐링 처리가 웨이퍼(W)에 실시된다. 즉, 저에너지의 산소 가스 플라즈마를 고유전율막(108)에 노출시켜 막 속의 탄소(C)를 제거한다.
어닐링 처리 후, 어닐링 유닛(22)의 내부는 제2 반송실(16)과 거의 같은 압력으로 설정된다. 이어서, 게이트 밸브(24)가 개방되고, 제2 반송 기구(25)에 의해 어닐링 유닛(22)으로부터 웨이퍼(W)가 반출된다. 다음에, 제2 반송 기구(25)는 웨이퍼(W)를 로드록 유닛(17b)으로 반입한다. 웨이퍼(W)를 반입한 후, 게이트 밸브(24)는 폐쇄되고, 로드록 유닛(17b)의 내부는 제1 반동실과 거의 같은 압력으로 설정된다.
이어서, 제1 반송 기구(15)는 로드록 유닛(17b)으로부터 웨이퍼(W)를 반출하여, 카세트 적재대(13) 위의 카세트(C)에 수용한다. 이상의 공정으로 실리콘 산화막(106)과, 실리콘 질화막(107)과, 고유전율막(108)으로 이루어지는 게이트 절연막(104)의 형성 공정은 종료된다.
본 발명은 상기 실시 형태에 한정되지 않고, 여러 가지 변형, 응용이 가능하다. 이하, 본 발명에 적용할 수 있는 상기 실시 형태의 변형 형태에 대해서 설명한다.
상기 실시 형태에서의 에칭 유닛(18)의 구성은 일례이며, 웨이퍼(W)의 표면에 형성된 자연 산화막(SiO2막)을 효과적으로 제거할 수 있는 구성이라면 어떠한 구성이어도 좋다. 또한, CVD 유닛(21)의 구성도 일례이며, SiN막 위에 산화탄탈막을 형성할 수 있는 구성이라면 어떠한 구성이어도 좋다. 또한, 산화탄탈 이외의 고유전율막의 성막에 알맞은 구성으로 하여도 좋다.
상기 실시 형태에서는, 에칭 유닛(18)을 설치하여 웨이퍼(W) 표면의 자연 산화막을 제거하는 것으로 하였다. 그러나, 에칭 유닛(18)을 설치하지 않고, 산화 처리 유닛(19)에서, 품질이 낮은 실리콘 산화막(자연 산화막)을 품질이 높은 실리콘 산화막(106)으로 직접 개질하는 구성으로 하여도 좋다.
상기 실시 형태에 있어서, 산화막 형성 처리, 질화막 형성 처리 및 어닐링 처리는 각각 산화 처리 유닛(19), 질화 처리 유닛(20) 및 어닐링 유닛(22)에서 행하는 것으로 하였다. 그러나, 가스 공급계를 통일하는 것 등에 의해 동일한 유닛으 로 행하여도 좋다. 물론, 처리량, 안전성의 관점에서 개별 유닛으로 행하는 것이 바람직하다.
상기 실시 형태에서는, 산화 처리 유닛(19), 질화 처리 유닛(20) 및 어닐링 유닛(22)에 이용하는 RLSA(62) 및 도파로(64)는 동판으로 구성되는 것으로 하였다. 여기서, RLSA(62) 및 도파로(64)를 구성하는 재료는 마이크로파의 전파 손실을 억제하기 위해서 도전율이 높은 Al, Cu, Ag/Cu를 도금한 스테인레스강 등을 적합하게 이용할 수 있다.
또한, 환상 도파로(64)로의 도입구 방향은 환상 도파로(64) 안의 마이크로파 전파 공간에 효율적으로 마이크로파를 도입할 수 있는 것이라면, H면 T 분기나 접선 도입과 같이 H면에 평행하게 마이크로파를 도입할 수 있는 방향, 또는 E면 T 분기와 같이 H면에 수직으로 도입할 수 있는 방향이어도 좋다. 또한, 마이크로파의 진행 방향의 슬롯 간격은 관내 파장의 1/2 혹은 1/4이 최적이다.
게다가, 2.45 GHz 파장의 마이크로파를 이용하여 고밀도 플라즈마를 발생시키는 것으로 하였다. 그러나, 이것에 한하지 않고, 마이크로파 주파수를 O.8 GHz∼20 GHz의 범위에서 적절하게 선택할 수 있다.
또한, 산화, 질화 등에 이용하는 가스는 상기한 것에 한정되지 않는다. 예컨대, Ar 대신에 Xe, Ne, Kr, He 등의 다른 희석 가스를 이용하여도 좋다. 그러나, 막표면으로의 손상을 억제하면서, SiO2의 결합을 효과적으로 절단하기 위해서는 Ar를 이용하는 것이 바람직하다.
또한, 질화에 있어서는, N2 이외에 NH3, N2O, NO, NO2 등의 질소 함유 가스를 이용하여도 좋다.
또한, 상기 혼합 가스의 혼합비도 상기한 것 (Ar/N2(O2)/H2=10:1:1)에 한정되지 않고, 예컨대, N2(O2), H2의 존재비를 각각 0.05∼5의 범위 내에서 변화시켜도 좋다. 또한, 웨이퍼 온도, 반응 압력 등의 반응 조건에 관해서도 상기 예에 한정되지 않고, 고품질의 SiN막을 형성할 수 있으면, 어떠한 것이라도 좋다.
상기 실시 형태에서는, 어닐링 유닛(22)에서, RLSA형 플라즈마 처리 장치를 이용하여 고유전율막 속의 탄소를 제거하는 것으로 하였지만, 어닐링 유닛(22)을 생략한 구성으로 하여도 좋다. 물론, 어닐링 유닛(22)을 갖춘 구성 쪽이 고품질의 막을 형성할 수 있는 것은 물론이다.
상기 실시 형태에 있어서, 적층 게이트 절연막(104)의 최하층의 막은 실리콘 산화막(106)으로 하였지만, 실리콘 질화막, 실리콘 산질화막 등의 실리콘계 막만으로 하여도 좋다. 이 경우, 산화 처리 유닛(19)에 있어서 사용하는 가스의 종류를 바꾸면 좋다. 예컨대, 실리콘 질화(SiN)막이라면, 산소 가스 대신에 질소 가스를 이용하고, 산질화(SiON)막이라면, 추가로, 질소 가스를 가하는 구성으로 하면 좋다.
상기 실시 형태에서는, 고유전율막(108)으로서, 무기(금속)계 막을 이용하는 것으로 하였다. 그러나, CVD 등에 의해 형성한 SiC, SiN 등으로 이루어진, 다른 막을 이용하여도 좋다. 이 경우, RLSA 플라즈마에 의해 형성된 SiN막은 게이트 전극( 폴리실리콘)으로부터의 불순물이 실리콘 기판측으로 빠져나오는 것을 방지하는 막으로서 기능한다.
상기 실시 형태에서는, MISFET(100)의 게이트 전극(105)은 폴리실리콘으로 구성하는 것으로 하였다. 그러나, 이것에 한정되지 않고, 실리콘-게르마늄으로 구성하여도 좋다.
상기 실시 형태에서는, MISFET(100)의 게이트 절연막(104)을 형성하는 것으로 하였다. 그러나, 이것에 한정되지 않고, 본 발명을 플래시 메모리 등의, 다른 소자의 절연막 형성에 적용하는 것이 가능하다.
이상 설명한 바와 같이, 본 발명에 따르면, 신뢰성이 높은 절연막의 형성 방법 및 형성 시스템이 제공된다.
본 발명의 정신 및 범위를 일탈하지 않고, 당업자에 의해 상기 실시 형태에 여러 가지의 개량 등이 가해질 것이다. 상기 실시 형태는 도해 목적이며, 본 발명의 범위를 한정하려는 것은 아니다. 따라서, 본 발명의 범위는 상기 기재를 참조하는 것이 아니며, 하기의 클레임이 권리를 부여하는 균등한 전범위에 따라 결정되는 것이다.
본 출원은 2001년 8월 29일자로 출원한 일본 특허 출원 제2001-260179호를 기초로 하는 것으로, 그 명세서, 청구의 범위, 도면 및 요약서의 내용을 포함한다. 이 출원의 모든 내용은 여기서 원용된다.

Claims (28)

  1. 절연막 형성 시스템에 있어서,
    실리콘 기판을 수용하는 카세트와,
    상기 카세트로 또는 상기 카세트로부터 상기 실리콘 기판을 반출입하기 위한 제1 반송 기구와,
    복수의 처리 유닛이 배치되는 반송실과,
    상기 반송실 내에 설치되어, 상기 처리 유닛에 상기 실리콘 기판을 반출입하는 제2 반송 기구와,
    상기 제1 반송 기구와 상기 반송실 사이에 상기 실리콘 기판을 반출입하는 로드록
    을 포함하며,
    상기 처리 유닛은,
    상기 실리콘 기판 상의 자연 산화막을 제거하는 유닛과,
    상기 기판 상에 플라즈마를 생성하고 이 플라즈마의 개질(改質)에 의해 절연막을 형성하는 유닛과,
    상기 절연막 상에 고유전율막을 형성하는 CVD 유닛
    을 구비하는 것인 절연막 형성 시스템.
  2. 제1항에 있어서, 상기 절연막 형성 유닛은, 상기 실리콘 기판 상에, 산소를 포함하는 가스에 안테나를 이용하여 고주파 에너지를 조사하여 생성한 플라즈마를 쐬여서, 그 실리콘 기판 표면을 산화시킴으로써 실리콘 산화막을 형성하는 산화막 형성 유닛을 포함하는 것인 절연막 형성 시스템.
  3. 제2항에 있어서, 상기 실리콘 산화막이 형성된 기판 상에, 질소를 포함하는 가스에 안테나를 이용하여 고주파 에너지를 조사하여 생성한 플라즈마를 쐬여서, 그 실리콘 산화막 표면을 질화시킴으로써 실리콘 질화막을 형성하는 질화막 형성 유닛을 포함하는 것인 절연막 형성 시스템.
  4. 제1항 또는 제3항에 있어서, 상기 절연막 형성 유닛은 상기 플라즈마를 생성하기 위한 복수의 슬릿을 갖는 평면 안테나를 포함하는 것인 절연막 형성 시스템.
  5. 제4항에 있어서, 상기 안테나에 마이크로파를 공급하는 고주파 전원을 더 포함하는 절연막 형성 시스템.
  6. 제1항에 있어서, 상기 처리 유닛은 기판을 어닐링하는 어닐링 유닛을 포함하는 절연막 형성 시스템.
  7. 제1항에 있어서, 상기 자연 산화막을 제거하는 유닛은,
    상기 실리콘 기판을 반출입하는 챔버와,
    질소 가스 및 수소 가스를 공급하는 제1 가스 도입부를 포함하고 이 가스를 활성화시켜 상기 챔버 내에 공급하는 플라즈마 형성관과,
    상기 플라즈마 형성관의 하부에 위치되어, 상기 챔버 내에 NF3 가스를 공급하는 제2 가스 도입부
    를 포함하는 것인 절연막 형성 시스템.
  8. 제7항에 있어서, 가열부를 더 포함하는 절연막 형성 시스템.
  9. 게이트 절연막의 형성 방법에 있어서,
    실리콘 기판 상의 자연 산화막을 자연 산화막 유닛으로 제거하는 공정과,
    절연막을 형성하는 유닛 내에 처리 가스의 플라즈마를 생성하여, 상기 실리콘 기판 상을 상기 플라즈마의 개질(改質)에 의해 절연막을 형성하는 공정과,
    상기 절연막 상에 CVD 유닛을 이용하여 고유전율막을 형성하는 공정
    을 포함하는 게이트 절연막 형성 방법.
  10. 제9항에 있어서, 상기 고유전율막을 어닐링하는 공정을 더 포함하는 게이트 절연막 형성 방법.
  11. 제10항에 있어서, 상기 어닐링은 플라즈마로 행해지는 것인 게이트 절연막 형성 방법.
  12. 제9항에 있어서, 상기 절연막을 형성하는 공정은, 상기 절연막 형성 유닛 내에서 산소를 포함하는 상기 처리 가스에 안테나를 이용하여 고주파 에너지를 조사하여 활성화시킨 산소를 상기 실리콘 기판 표면에 쐬여서, 이 실리콘 기판 표면에 실리콘 산화막을 형성하는 것인 게이트 절연막 형성 방법.
  13. 제9항 또는 제12항에 있어서, 상기 절연막을 형성하는 공정은, 상기 절연막 형성 유닛 내에서 질소를 포함하는 처리 가스에 안테나를 이용하여 고주파 에너지를 조사하여 생성한 플라즈마를 상기 절연막 표면에 쐬여서, 상기 절연막 표면에 질화막을 형성하는 것인 게이트 절연막 형성 방법.
  14. 제9항 또는 제12항에 있어서, 상기 플라즈마의 전자 온도가 0.7 ~ 2 eV인 것인 게이트 절연막 형성 방법.
  15. 제9항 또는 제12항에 있어서, 상기 플라즈마는 복수의 슬릿을 갖는 평면 안테나에 의해 생성되는 것인 게이트 절연막 형성 방법.
  16. 제9항 또는 제12항에 있어서, 상기 처리 가스는 Ar, Xe, Ne, Kr, He로 이루어진 그룹에서 선택되는 불활성 가스를 포함하는 것인 게이트 절연막 형성 방법.
  17. 제13항에 있어서, 상기 질소를 포함하는 가스는 N2, NH3, N2O, NO, NO2로 이루어진 그룹에서 선택되는 것인 게이트 절연막 형성 방법.
  18. 제9항에 있어서, 상기 고유전체막은 Al2O3, HfSiO2, Ta2O5, ZrSiO2, HfO2, ZrO2로 이루어진 그룹에서 선택되는 것인 게이트 절연막 형성 방법.
  19. 게이트 절연막의 형성 방법에 있어서,
    표면에 자연 산화막이 형성된 상태의 실리콘 기판을 준비하는 공정과,
    상기 실리콘 기판을 절연막을 형성하는 유닛 내에 배치하고, 처리 가스의 플라즈마를 생성하여, 상기 실리콘 기판 상에 자연 산화막이 형성된 상태에서 직접 상기 플라즈마의 개질에 의해 절연막을 형성하는 공정과,
    상기 절연막 상에 CVD 유닛을 이용하여 고유전율막을 형성하는 공정
    을 포함하는 게이트 절연막 형성 방법.
  20. 제19항에 있어서, 상기 고유전율막을 어닐링하는 공정을 더 포함하는 게이트 절연막 형성 방법.
  21. 제20항에 있어서, 상기 어닐링은 플라즈마로 행해지는 것인 게이트 절연막 형성 방법.
  22. 제19항에 있어서, 상기 절연막을 형성하는 공정은, 상기 절연막 형성 유닛 내에서 산소를 포함하는 상기 처리 가스에 안테나를 이용하여 고주파 에너지를 조사하여 활성화시킨 산소를 상기 실리콘 기판 표면에 쐬여서, 이 실리콘 기판 표면에 실리콘 산화막을 형성하는 것인 게이트 절연막 형성 방법.
  23. 제19항 또는 제22항에 있어서, 상기 절연막을 형성하는 공정은, 상기 절연막 형성 유닛 내에서 질소를 포함하는 처리 가스에 안테나를 이용하여 고주파 에너지를 조사하여 생성한 플라즈마를 상기 절연막 표면에 쐬여서, 상기 절연막 표면에 질화막을 형성하는 것인 게이트 절연막 형성 방법.
  24. 제19항 또는 제22항에 있어서, 상기 플라즈마의 전자 온도가 0.7 ~ 2 eV인 것인 게이트 절연막 형성 방법.
  25. 실리콘 기판의 표면에 실리콘 산화막을 형성하는 산화막 형성 유닛(19)과,
    상기 실리콘 산화막의 표면에 실리콘 질화막을 형성하는 질화막 형성 유닛(20)과,
    상기 실리콘 질화막 위에 실리콘 산화막보다도 비유전율이 높은 유전율막을 형성하는 유전막 형성 유닛(21)
    을 구비하고,
    상기 산화막 형성 유닛(19)은, 산소를 포함하는 가스에 안테나(62)를 통해 고주파 에너지를 조사하여 생성한 플라즈마에, 상기 실리콘 기판의 표면을 노출시켜 상기 실리콘 기판의 표면에 실리콘 산화막을 형성하며,
    상기 질화막 형성 유닛(20)은, 질소를 포함하는 가스에 안테나(62)를 통해 고주파 에너지를 조사하여 생성한 플라즈마에, 상기 실리콘 산화막의 표면을 노출시켜 상기 실리콘 산화막의 표면에 실리콘 질화막을 형성하는 것인 절연막의 형성 시스템.
  26. 제25항에 있어서, 상기 안테나는 복수 개의 슬릿을 구비하는 평면 안테나인 것인 절연막의 형성 시스템.
  27. 제25항에 있어서, 상기 고주파 에너지는 마이크로파이며, 상기 안테나를 통해 상기 유닛에 공급하기 위한 고주파 전원을 구비하는 절연막의 형성 시스템.
  28. 제25항에 있어서, 상기 유전율막은 금속을 주성분으로 하여 구성되고, 산소를 포함하는 가스에 안테나를 통해 고주파 에너지를 조사하여 생성한 플라즈마에, 상기 유전율막의 표면을 노출시킴으로써 상기 유전율막을 개질(改質)하는 유전율막 개질 유닛을 더 구비하는 절연막의 형성 시스템.
KR1020067004679A 2001-08-29 2002-08-29 절연막의 형성 방법 및 형성 시스템 KR100687598B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001260179A JP3746968B2 (ja) 2001-08-29 2001-08-29 絶縁膜の形成方法および形成システム
JPJP-P-2001-00260179 2001-08-29

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020037007141A Division KR100631767B1 (ko) 2001-08-29 2002-08-29 절연막의 형성 방법 및 형성 시스템

Publications (2)

Publication Number Publication Date
KR20060029294A true KR20060029294A (ko) 2006-04-05
KR100687598B1 KR100687598B1 (ko) 2007-03-02

Family

ID=19087419

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020037007141A KR100631767B1 (ko) 2001-08-29 2002-08-29 절연막의 형성 방법 및 형성 시스템
KR1020067004679A KR100687598B1 (ko) 2001-08-29 2002-08-29 절연막의 형성 방법 및 형성 시스템

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020037007141A KR100631767B1 (ko) 2001-08-29 2002-08-29 절연막의 형성 방법 및 형성 시스템

Country Status (7)

Country Link
US (3) US7166185B2 (ko)
EP (1) EP1422752B1 (ko)
JP (1) JP3746968B2 (ko)
KR (2) KR100631767B1 (ko)
SG (1) SG160198A1 (ko)
TW (1) TW565892B (ko)
WO (1) WO2003019644A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101110238B1 (ko) * 2008-03-26 2012-03-14 도쿄엘렉트론가부시키가이샤 에칭 방법 및 반도체 디바이스의 제조 방법

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI225668B (en) 2002-05-13 2004-12-21 Tokyo Electron Ltd Substrate processing method
JP4256340B2 (ja) * 2002-05-16 2009-04-22 東京エレクトロン株式会社 基板処理方法
TWI235433B (en) * 2002-07-17 2005-07-01 Tokyo Electron Ltd Oxide film forming method, oxide film forming apparatus and electronic device material
JP2004095918A (ja) * 2002-08-30 2004-03-25 Fasl Japan Ltd 半導体記憶装置及び半導体装置の製造方法
JP4164324B2 (ja) * 2002-09-19 2008-10-15 スパンション エルエルシー 半導体装置の製造方法
JP4507232B2 (ja) * 2003-03-24 2010-07-21 ローム株式会社 半導体装置の製造方法
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
JP4351571B2 (ja) 2004-03-31 2009-10-28 財団法人国際科学振興財団 プラズマ処理方法及び電子装置の製造方法
JP2006128547A (ja) 2004-11-01 2006-05-18 Toshiba Corp 半導体装置及びその製造方法
KR101005953B1 (ko) * 2004-11-04 2011-01-05 도쿄엘렉트론가부시키가이샤 절연막 형성 방법
JP4863625B2 (ja) * 2005-02-17 2012-01-25 アイメック フィルム成長開始の強化法
WO2006098300A1 (ja) 2005-03-16 2006-09-21 Hitachi Kokusai Electric Inc. 基板処理方法及び基板処理装置
WO2006106665A1 (ja) * 2005-03-31 2006-10-12 Tokyo Electron Limited 基板の窒化処理方法および絶縁膜の形成方法
US7727828B2 (en) * 2005-10-20 2010-06-01 Applied Materials, Inc. Method for fabricating a gate dielectric of a field effect transistor
US7888217B2 (en) * 2005-10-20 2011-02-15 Applied Materials, Inc. Method for fabricating a gate dielectric of a field effect transistor
JP4931939B2 (ja) * 2006-03-09 2012-05-16 アプライド マテリアルズ インコーポレイテッド 半導体デバイスを形成する方法
JP5109269B2 (ja) * 2006-03-09 2012-12-26 富士通株式会社 半導体装置の製造方法
JP5283147B2 (ja) * 2006-12-08 2013-09-04 国立大学法人東北大学 半導体装置および半導体装置の製造方法
JP2008235397A (ja) * 2007-03-19 2008-10-02 Elpida Memory Inc 半導体装置の製造方法
JP5221121B2 (ja) * 2007-12-27 2013-06-26 キヤノン株式会社 絶縁膜の形成方法
JP5336814B2 (ja) * 2008-10-27 2013-11-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101042950B1 (ko) * 2009-09-25 2011-06-20 현대로템 주식회사 철도차량용 히터장치
CN103098187B (zh) * 2010-12-08 2015-09-09 日新电机株式会社 氮氧化硅膜及其形成方法、半导体器件以及薄膜晶体管
JP5663384B2 (ja) * 2011-04-19 2015-02-04 三菱電機株式会社 絶縁膜の製造方法
US8633118B2 (en) * 2012-02-01 2014-01-21 Tokyo Electron Limited Method of forming thin metal and semi-metal layers by thermal remote oxygen scavenging
US8865538B2 (en) 2012-03-30 2014-10-21 Tokyo Electron Limited Method of integrating buried threshold voltage adjustment layers for CMOS processing
US8865581B2 (en) 2012-10-19 2014-10-21 Tokyo Electron Limited Hybrid gate last integration scheme for multi-layer high-k gate stacks
CN104681402B (zh) * 2015-03-16 2018-03-16 京东方科技集团股份有限公司 基板加热装置和基板加热方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3469987B2 (ja) * 1996-04-01 2003-11-25 株式会社日立製作所 プラズマ処理装置
KR970071945A (ko) 1996-02-20 1997-11-07 가나이 쯔도무 플라즈마처리방법 및 장치
JPH09289099A (ja) * 1996-02-20 1997-11-04 Hitachi Ltd プラズマ処理方法および装置
JPH1126757A (ja) 1997-06-30 1999-01-29 Toshiba Corp 半導体装置及びその製造方法
US6020243A (en) * 1997-07-24 2000-02-01 Texas Instruments Incorporated Zirconium and/or hafnium silicon-oxynitride gate dielectric
JP4069966B2 (ja) * 1998-04-10 2008-04-02 東京エレクトロン株式会社 シリコン酸化膜の成膜方法および装置
US6727148B1 (en) * 1998-06-30 2004-04-27 Lam Research Corporation ULSI MOS with high dielectric constant gate insulator
TW419732B (en) * 1998-07-15 2001-01-21 Texas Instruments Inc A method for gate-stack formation including a high-k dielectric
US6251761B1 (en) * 1998-11-24 2001-06-26 Texas Instruments Incorporated Process for polycrystalline silicon gates and high-K dielectric compatibility
GB2347787A (en) * 1998-12-04 2000-09-13 Samsung Electronics Co Ltd Method of forming a tantalum oxide containing capacitor
KR100359860B1 (ko) * 1998-12-31 2003-02-20 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US6258730B1 (en) * 1999-02-09 2001-07-10 Advanced Micro Devices, Inc. Ultra-thin gate oxide formation using an N2O plasma
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
JP4255563B2 (ja) * 1999-04-05 2009-04-15 東京エレクトロン株式会社 半導体製造方法及び半導体製造装置
JP4149095B2 (ja) * 1999-04-26 2008-09-10 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6281146B1 (en) * 1999-09-15 2001-08-28 Taiwan Semiconductor Manufacturing Company Plasma enhanced chemical vapor deposition (PECVD) method for forming microelectronic layer with enhanced film thickness uniformity
JP4397491B2 (ja) * 1999-11-30 2010-01-13 財団法人国際科学振興財団 １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
KR100313091B1 (ko) * 1999-12-29 2001-11-07 박종섭 반도체장치의 ＴａＯＮ 게이트절연막 형성방법
TW527683B (en) * 2000-03-13 2003-04-11 Tadahiro Ohmi Formation method of dielectric film
US6372657B1 (en) * 2000-08-31 2002-04-16 Micron Technology, Inc. Method for selective etching of oxides
US20060228898A1 (en) * 2005-03-30 2006-10-12 Cory Wajda Method and system for forming a high-k dielectric layer
US7501352B2 (en) * 2005-03-30 2009-03-10 Tokyo Electron, Ltd. Method and system for forming an oxynitride layer
US20070065593A1 (en) * 2005-09-21 2007-03-22 Cory Wajda Multi-source method and system for forming an oxide layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101110238B1 (ko) * 2008-03-26 2012-03-14 도쿄엘렉트론가부시키가이샤 에칭 방법 및 반도체 디바이스의 제조 방법

Also Published As

Publication number Publication date
US20040245584A1 (en) 2004-12-09
US20070085154A1 (en) 2007-04-19
EP1422752A4 (en) 2005-11-16
JP2003068731A (ja) 2003-03-07
JP3746968B2 (ja) 2006-02-22
US7166185B2 (en) 2007-01-23
WO2003019644A1 (fr) 2003-03-06
EP1422752A1 (en) 2004-05-26
TW565892B (en) 2003-12-11
SG160198A1 (en) 2010-04-29
US20080214017A1 (en) 2008-09-04
KR100631767B1 (ko) 2006-10-09
KR20030051883A (ko) 2003-06-25
KR100687598B1 (ko) 2007-03-02
US7374635B2 (en) 2008-05-20
EP1422752B1 (en) 2012-03-07

Similar Documents

Publication Publication Date Title
KR100687598B1 (ko) 절연막의 형성 방법 및 형성 시스템
KR100837707B1 (ko) 전자 디바이스 재료의 제조 방법, 플라즈마 처리 방법, 및 산질화막 형성 시스템
KR100943246B1 (ko) 반도체 제조방법 및 반도체 제조장치
US6897149B2 (en) Method of producing electronic device material
JP4408653B2 (ja) 基板処理方法および半導体装置の製造方法
US20060269694A1 (en) Plasma processing method
JP4694108B2 (ja) 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
TW200836262A (en) Method for forming insulating film and method for manufacturing semiconductor device
KR20070112830A (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
WO2010095330A1 (ja) シリコン酸化膜の成膜方法および半導体装置の製造方法
JPWO2003088342A1 (ja) 電子デバイス材料の製造方法
KR100966388B1 (ko) 금속 실리케이트막의 형성 방법 및 기록 매체

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee