KR101110238B1 - 에칭 방법 및 반도체 디바이스의 제조 방법 - Google Patents

에칭 방법 및 반도체 디바이스의 제조 방법 Download PDF

Info

Publication number
KR101110238B1
KR101110238B1 KR1020090024881A KR20090024881A KR101110238B1 KR 101110238 B1 KR101110238 B1 KR 101110238B1 KR 1020090024881 A KR1020090024881 A KR 1020090024881A KR 20090024881 A KR20090024881 A KR 20090024881A KR 101110238 B1 KR101110238 B1 KR 101110238B1
Authority
KR
South Korea
Prior art keywords
gas
oxide film
plasma
film
etching
Prior art date
Application number
KR1020090024881A
Other languages
English (en)
Other versions
KR20090102668A (ko
Inventor
타쿠야 모리
마사히코 타카하시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20090102668A publication Critical patent/KR20090102668A/ko
Application granted granted Critical
Publication of KR101110238B1 publication Critical patent/KR101110238B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/32238—Windows

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

실리콘 산화막에 대한 폴리 실리콘막의 선택비를 크게 할 수 있고, 또한 실리콘 기재에서의 리세스의 발생을 억제할 수 있는 에칭 방법을 제공한다. 실리콘 기재(35) 상에 게이트 산화막(36), 폴리 실리콘막(37) 및 개구부(39)를 가지는 하드 마스크막(38)이 차례대로 형성되고, 개구부(39)에 대응하는 폴리 실리콘막(37)의 트렌치(40) 내에는 자연 산화막(41)이 형성되어 있는 웨이퍼(W)에 있어서, 자연 산화막(41)을 폴리 실리콘막(37)이 트렌치(40)의 저부에서 노출될 때까지 에칭하고, 분위기의 압력을 13.3 Pa로 설정하고, 처리 공간(S2)에 O2 가스, HBr 가스 및 Ar 가스를 공급하고, 바이어스 전압의 주파수를 13.56 MHz로 설정하여 HBr 가스로부터 발생된 플라즈마에 의해 폴리 실리콘막(37)을 에칭하여 완전하게 제거한다.

Description

에칭 방법 및 반도체 디바이스의 제조 방법 {ETCHING METHOD AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE}
본 발명은, 에칭 방법 및 반도체 디바이스의 제조 방법에 관한 것으로, 특히, 게이트 산화막 상에 형성된 폴리 실리콘층을 에칭하는 에칭 방법에 관한 것이다.
반도체 디바이스의 폴리 실리콘(다결정 실리콘) 단층(單層)의 게이트를 형성하는 경우, 실리콘 기재(100) 상에 산화 규소로 이루어지는 게이트 산화막(101), 폴리 실리콘막(102) 및 하드 마스크막(SiN막)(103)이 차례대로 형성된 웨이퍼를 가공한다. 이 웨이퍼에서는, 하드 마스크막(103)이 소정의 패턴에 따라 형성되며 개구부(104)를 소정의 위치에 가지고, 또한 폴리 실리콘막(102)은 상기 개구부(104)에 대응한 홈(트렌치)(105)을 가진다. 또한, 트렌치(105) 내에는 노출된 폴리 실리콘막(102)의 일부의 자연 산화에 의해 생성된 자연 산화막(106)이 형성되어 있다(도 7a 참조).
웨이퍼의 가공 공정은, 기판 처리실로서의 어느 한 챔버에서 실행되는 브레이크 스루 에칭 단계 및 메인 에칭 단계, 그리고 기판 처리실로서의 다른 챔버에서 실행되는 산화막 에칭 단계로 이루어진다. 어느 한 챔버에서 실행되는 브레이크 스루 에칭 단계에서는, 트렌치(105) 내의 자연 산화막(106)을 에칭하여 폴리 실리콘막(102)을 트렌치(105)의 저부(底部)에서 노출시킨다(도 7b). 또한, 이 챔버에서 실행되는 메인 에칭 단계에서는, 트렌치(105)의 저부의 폴리 실리콘막(102)을 에칭하여 완전하게 제거하고 게이트 산화막(101)을 노출시킨다(도 7c). 그리고, 웨이퍼가 다른 챔버로 옮겨진 후, 이 다른 챔버에서 실행되는 산화막 에칭 단계에서는, 게이트 산화막(101)을 에칭하여 제거하고, 실리콘 기재(100)를 노출시킨다(도 7d). 또한, 노출된 실리콘 기재(100)에는 나중에 이온이 도핑된다.
통상적으로, 폴리 실리콘막(102)의 에칭에서는, 염소계 가스 및 불소계 가스를 포함하지 않는 취화 수소(HBr)계의 처리 가스로부터 발생된 플라즈마가 이용된다(예를 들면, 특허 문헌 1 참조).
그런데, 처리 가스에 산소 가스가 혼입되면, 에칭에 있어서 게이트 산화막(101)에 대한 폴리 실리콘막(102)의 선택비를 크게 할 수 있어, 게이트 산화막(101)의 에칭을 억제할 수 있음이 알려져 있다(산소 가스 혼입에 의한 선택비 확보 효과). 따라서, 통상적으로, 메인 에칭 단계에서는 게이트 산화막(101)을 에칭하지 않도록 처리 가스에 산소 가스를 혼입시킨다.
특허 문헌 1 : 일본특허공개공보 평10-172959호
그러나, 트렌치(105)의 저부에서 노출되는 게이트 산화막(101)은 두께가 얇으므로, 메인 에칭 단계에 있어서, 산소 가스로부터 발생된 산소 플라즈마 중의 양이온의 최대 에너지가 높으면, 양이온이 게이트 산화막(101)을 투과하여 실리콘 기재(100)에 도달하는 경우가 있다(도 7c). 이 실리콘 기재(100)에 도달한 산소의 양이온은 실리콘 기재(100)의 일부(107)를 산화 규소로 변질시킨다. 그리고, 다른 챔버에서 실행되는 산화막 에칭 단계에 있어서, HF계 가스로부터 발생된 플라즈마가 게이트 산화막(101)뿐만 아니라 변질된 실리콘 기재(100)의 일부(107)도 제거한다. 그 결과, 게이트의 양 옆에는 실리콘 기재(100)의 표면으로부터 움푹 들어간 리세스(108)가 발생된다(도 7d).
리세스(108)가 발생되면, 노출된 실리콘 기재(100)에의 이온 도핑 시에, 이온이 원하는 범위에 도핑되지 않으며, 그 결과, 반도체 디바이스에서 원하는 성능을 얻을 수 없게 된다.
본 발명의 목적은, 실리콘 산화막에 대한 폴리 실리콘막의 선택비를 크게 할 수 있고, 또한, 실리콘 기재에서의 리세스의 발생을 억제할 수 있는 에칭 방법 및 반도체 디바이스의 제조 방법을 제공하는 것에 있다.
상기 목적을 달성하기 위하여, 청구항 1에 기재된 에칭 방법은, 실리콘 기재 상에 적어도 실리콘 산화막, 폴리 실리콘막 및 개구부를 가지는 마스크막이 차례대 로 형성된 기판의 에칭 방법으로서, 상기 개구부에 대응하는 상기 폴리 실리콘막을, 산소 가스를 포함하는 처리 가스로부터 발생된 플라즈마를 이용하여 에칭하는 폴리 실리콘막 에칭 단계를 가지고, 상기 폴리 실리콘막 에칭 단계에서는, 분위기의 압력을 6.7 Pa ~ 33.3 Pa로 설정하고, 또한, 상기 기판에 상기 플라즈마를 도입하기 위한 바이어스 전압의 주파수를 13.56 MHz 이상으로 설정하여, 상기 개구부에 대응하는 폴리 실리콘막을 에칭하는 것을 특징으로 한다.
청구항 2에 기재된 에칭 방법은, 청구항 1에 기재된 에칭 방법에 있어서, 상기 폴리 실리콘막 에칭 단계에서는, 분위기의 압력을 13.3 Pa ~ 26.6 Pa로 설정하는 것을 특징으로 한다.
청구항 3에 기재된 에칭 방법은, 청구항 1 또는 2에 기재된 에칭 방법에 있어서, 상기 산소 가스를 포함하는 처리 가스는, 산소 가스, 취화 수소 가스 및 불활성 가스의 혼합 가스인 것을 특징으로 한다.
청구항 4에 기재된 에칭 방법은, 청구항 1 내지 3 중 어느 한 항에 기재된 에칭 방법에 있어서, 상기 폴리 실리콘막 에칭 단계에 앞서, 상기 폴리 실리콘막으로부터 생성된 자연 산화막을 제거하는 자연 산화막 제거 단계를 가지고, 이 자연 산화막 제거 단계에서는, 취화 수소 가스, 불화 탄소 가스 또는 염소 가스로부터 발생된 플라즈마를 이용하여 상기 자연 산화막을 에칭하는 것을 특징으로 한다.
청구항 5에 기재된 에칭 방법은, 청구항 1 내지 4 중 어느 한 항에 기재된 에칭 방법에 있어서, 상기 실리콘 산화막을 에칭하는 실리콘 산화막 에칭 단계를 가지는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 청구항 6에 기재된 반도체 디바이스의 제조 방법은, 실리콘 기재 상에 적어도 실리콘 산화막, 폴리 실리콘막 및 개구부를 가지는 마스크막이 차례대로 형성된 기판으로부터 반도체 디바이스를 제조하는 반도체 디바이스의 제조 방법으로서, 상기 개구부에 대응하는 상기 폴리 실리콘막을, 산소 가스를 포함하는 처리 가스로부터 발생된 플라즈마를 이용하여 에칭하는 폴리 실리콘막 에칭 단계를 가지고, 상기 폴리 실리콘막 에칭 단계에서는, 분위기의 압력을 6.7 Pa ~ 33.3 Pa로 설정하고, 또한, 상기 기판에 상기 플라즈마를 도입하기 위한 바이어스 전압의 주파수를 13.56 MHz 이상으로 설정하여, 상기 개구부에 대응하는 폴리 실리콘막을 에칭하는 것을 특징으로 한다.
청구항 1에 기재된 에칭 방법 및 청구항 6에 기재된 반도체 디바이스의 제조 방법에 의하면, 마스크막의 개구부에 대응하는 폴리 실리콘막이, 분위기의 압력이 6.7 Pa ~ 33.3 Pa로 설정되고, 또한, 기판에 플라즈마를 도입하기 위한 바이어스 전압의 주파수가 13.56 MHz 이상으로 설정되어, 산소 가스를 포함하는 처리 가스로부터 발생된 플라즈마를 이용하여 에칭된다. 분위기의 압력이 6.7 Pa 이상이면, 플라즈마 중의 양이온의 최대 에너지가 저하된다. 또한, 바이어스 전압의 주파수가 13.56 MHz 이상이면, 플라즈마 중의 양이온이 바이어스 전압의 전압 변동을 따라가지 못하므로, 역시나 플라즈마 중의 양이온의 최대 에너지가 저하된다. 이에 따라, 플라즈마의 스퍼터링력(sputtering force)이 저하되어, 폴리 실리콘막의 에칭률에 비해 실리콘 산화막의 에칭률이 대폭 저하된다. 또한, 처리 가스에 산소 가스를 포 함하므로, 산소 가스 혼입에 의한 선택비 확보 효과도 얻어진다. 따라서, 실리콘 산화막에 대한 폴리 실리콘막의 선택비를 크게 할 수 있다.
또한, 상술한 바와 같이, 분위기의 압력이 6.7 Pa 이상이며, 또한 바이어스 전압의 주파수가 13.56 MHz 이상이면, 플라즈마 중의 양이온의 최대 에너지가 저하되므로, 양이온이 실리콘 산화막을 투과하여 실리콘 기재에 도달하는 것을 방지할 수 있고, 실리콘 산화막 하의 실리콘 기재가 산화하는 것을 방지할 수 있다. 그 결과, 리세스의 발생을 억제할 수 있다.
청구항 2에 기재된 에칭 방법에 의하면, 분위기의 압력이 13.3 Pa ~ 26.6 Pa로 설정되어 폴리 실리콘막이 에칭된다. 압력이 13.3 Pa 이상이면 플라즈마 중의 양이온의 최대 에너지가 극단적으로 저하되어, 스퍼터링력이 극단적으로 약해져, 실리콘 산화막에 대한 폴리 실리콘막의 선택비를 확실히 크게 할 수 있다. 그 결과, 실리콘 산화막의 손상 등의 발생을 방지할 수 있다.
청구항 3에 기재된 에칭 방법에 의하면, 산소 가스를 포함하는 처리 가스는, 산소 가스, 취화 수소 가스 및 불활성 가스의 혼합 가스이다. 취화 수소 가스로부터 발생된 플라즈마는 폴리 실리콘막을 효율적으로 에칭할 수 있다. 따라서, 스루풋을 향상시킬 수 있다.
청구항 4에 기재된 에칭 방법에 의하면, 자연 산화막 제거 단계에서는, 취화 수소 가스, 불화 탄소 가스 또는 염소 가스로부터 발생된 플라즈마를 이용하여 자연 산화막이 에칭된다. 취화 수소 가스, 불화 탄소 가스 또는 염소 가스로부터 발생된 플라즈마는 자연 산화막을 효율적으로 에칭할 수 있다. 따라서, 스루풋을 보 다 향상시킬 수 있다.
청구항 5에 기재된 에칭 방법에 의하면, 실리콘 산화막이 에칭되므로, 이온을 도핑시키는 실리콘 기재를 확실하게 노출시킬 수 있다.
이하, 본 발명의 실시예에 대해 도면을 참조하면서 설명한다.
우선, 본 발명의 실시예에 따른 에칭 방법을 실행하는 기판 처리 장치에 대해 설명한다.
도 1은, 본 실시예에 따른 에칭 방법을 실행하는 기판 처리 장치의 개략 구성을 도시한 단면도이다.
도 1에 있어서, 기판 처리 장치(10)는, 대략 원통형의 처리 용기(11)와, 이 처리 용기(11) 내에 설치되어, 후술하는 웨이퍼(W)를 재치하는 대략 원기둥 형상의 재치대로서의 서셉터(12)를 구비한다. 서셉터(12)는 정전 척(도시하지 않음)을 가진다. 정전 척은, 웨이퍼(W)를 쿨롱 힘 또는 존슨 라벡력(Johnson-Rahbek force)에 의해 흡착 유지한다.
처리 용기(11)는, 예를 들면, 알루미늄을 함유하는 오스테나이트(austenite) 스테인레스강으로 이루어지고, 그 내벽면은 알루마이트(alumite) 또는 이트리아(Y2O3)의 절연막(도시하지 않음)에 의해 덮여 있다. 또한, 처리 용기(11)의 상부에는, 서셉터(12)에 흡착 유지된 웨이퍼(W)에 대향하도록 유전체판, 예를 들면 석영판으로 이루어지는 마이크로파 투과창(13)이 링 부재(14)를 개재하여 설치되어 있다. 이 마이크로파 투과창(13)은 원판 형상을 나타내고, 후술하는 마이크로파를 투과시킨다.
마이크로파 투과창(13)의 외연부에는 단차부가 형성되고, 링 부재(14)의 내주부에는 마이크로파 투과창(13)의 단차부에 대응하는 단차부가 형성된다. 마이크로파 투과창(13) 및 링 부재(14)는 서로의 단차부를 계합(係合)시킴으로써 접합된다. 마이크로파 투과창(13)의 단차부 및 링 부재(14)의 단차부의 사이에는 O 링인 씰링(15)이 배설되고, 이 씰링(15)은 마이크로파 투과창(13) 및 링 부재(14)로부터의 가스 누설을 방지하여 처리 용기(11) 내의 기밀을 유지한다.
마이크로파 투과창(13) 상에는 래디얼 라인 슬롯 안테나(Radial Line Slot Antenna)(19)가 배치되어 있다. 이 래디얼 라인 슬롯 안테나(19)는, 마이크로파 투과창(13)에 밀접하는 원판 형상의 슬롯판(20)과, 이 슬롯판(20)을 유지하며, 또한 덮는 원판 형상의 안테나 유전체판(21)과, 슬롯판(20) 및 안테나 유전체판(21)의 사이에 개재된 지파판(22)을 구비한다. 이 지파판(22)은 Al2O3, SiO2 및 Si3N4의 저손실 유전체 재료로 이루어진다.
래디얼 라인 슬롯 안테나(19)는, 링 부재(14)를 개재하여 처리 용기(11)에 장착되어 있다. 래디얼 라인 슬롯 안테나(19) 및 링 부재(14)의 사이는 O 링인 씰링(23)에 의해 밀봉되어 있다. 또한, 래디얼 라인 슬롯 안테나(19)에는 동축 도파관(24)이 접속되어 있다. 동축 도파관(24)은 관체(管體)(24a) 및 이 관체(24a)와 동축에 배치되어 있는 막대 형상의 중심 도체(24b)로 이루어진다. 관체(24a)는 안 테나 유전체판(21)에 접속되고, 중심 도체(24b)는 안테나 유전체판(21)에 형성된 개구부를 통하여 슬롯판(20)에 접속되어 있다.
또한, 동축 도파관(24)은 외부의 마이크로파원(도시하지 않음)에 접속되고, 주파수가 2.45 GHz 또는 8.3 GHz인 마이크로파를 래디얼 라인 슬롯 안테나(19)에 공급한다. 공급된 마이크로파는 안테나 유전체판(21) 및 슬롯판(20)의 사이를 직경 방향으로 진행한다. 지파판(22)은 진행하는 마이크로파의 파장을 압축한다.
도 2는, 도 1에서의 슬롯판의 평면도이다.
도 2에 있어서, 슬롯판(20)은 복수의 슬롯(25a) 및 슬롯(25a)의 수와 동일한 수의 슬롯(25b)을 가진다. 복수의 슬롯(25a)은 복수의 동심원 형상으로 배열되고, 복수의 슬롯(25b)은 각 슬롯(25a)에 각 슬롯(25b)이 대응하며, 또한 직교하도록 배치되어 있다. 슬롯(25a) 및 대응하는 슬롯(25b)으로 이루어지는 한 쌍의 슬롯조에서, 슬롯(25a) 및 슬롯(25b)의 슬롯판(20)의 반경 방향에서의 배치 간격은, 지파판(22)에 의해 압축된 마이크로파의 파장에 대응한다. 이에 따라, 이 마이크로파는 슬롯판(20)으로부터 대략 평면파로서 방사된다. 또한, 슬롯(25a) 및 슬롯(25b)은 서로 직교하도록 배치되어 있으므로, 슬롯판(20)으로부터 방사되는 마이크로파는 2 개의 직교하는 편파(偏波) 성분을 포함한 원편파를 나타낸다.
도 1로 돌아와서, 기판 처리 장치(10)는 안테나 유전체판(21) 상에 냉각 블록체(26)를 구비한다. 이 냉각 블록체(26)는 복수의 냉각수 통로(27)를 가진다. 냉각 블록체(26)는 냉각수 통로(27)를 순환하는 냉매의 열 교환에 의해, 마이크로파에 의해 가열되는 마이크로파 투과창(13)에 축적되는 열을 래디얼 라인 슬롯 안테 나(19)를 통하여 제거한다.
또한, 기판 처리 장치(10)는, 처리 용기(11) 내에서 마이크로파 투과창(13) 및 서셉터(12)의 사이에 배치되어 있는 처리 가스 공급부(28)를 구비한다. 이 처리 가스 공급부(28)는, 예를 들면, 마그네슘 함유 알루미늄 합금 또는 알루미늄 첨가 스테인레스 스틸 등의 도체로 이루어지고, 서셉터(12) 상의 웨이퍼(W)에 대향하도록 배치되어 있다.
또한, 처리 가스 공급부(28)는, 도 3에 도시한 바와 같이, 동심원 형상으로 배치된, 서로 직경이 상이한 복수의 원형 파이프부(28a)와, 각 원형 파이프부(28a)끼리를 접속하는 복수의 접속 파이프부(28b)와, 최외주(最外周)의 원형 파이프부(28a) 및 처리 용기(11)의 측벽을 접속하여 원형 파이프부(28a) 및 접속 파이프부(28b)를 지지하는 지지 파이프부(28c)를 구비한다.
원형 파이프부(28a), 접속 파이프부(28b) 및 지지 파이프부(28c)는 관(管) 형상을 나타내고, 이들 내부에는 처리 가스 확산 통로(29)가 형성되어 있다. 이 처리 가스 확산 통로(29)는, 각 원형 파이프부(28a)의 하면에 설치된 복수의 가스 홀(30)에 의해, 처리 가스 공급부(28) 및 서셉터(12)의 사이의 처리 공간(S2)과 연통된다. 또한, 처리 가스 확산 통로(29)는 처리 가스 도입관(31)을 개재하여 외부 처리 가스 공급 장치(도시하지 않음)에 접속되어 있다. 처리 가스 도입관(31)은 처리 가스 확산 통로(29)에 처리 가스(G1)를 도입한다. 각 가스 홀(30)은 처리 가스 확산 통로(29)에 도입된 처리 가스(G1)를 처리 공간(S2)으로 공급한다.
또한, 기판 처리 장치(10)는 처리 가스 공급부(28)를 갖고 있지 않아도 좋 다. 이 경우, 링 부재(14)가 가스 홀을 구비하여 처리 공간(S1, S2)에 처리 가스를 공급해도 좋다.
또한, 기판 처리 장치(10)는, 처리 용기(11)의 하부에서 개구하는 배기 포트(32)를 구비한다. 배기 포트(32)는, APC(Automatic Pressure Control) 밸브(도시하지 않음)를 개재하여 TMP(Turbo Molecular Pump) 또는 DP(Dry Pump)(모두 도시하지 않음)에 접속된다. TMP 또는 DP는 처리 용기(11) 내의 가스 등을 배기하고, APC 밸브는 처리 공간(S1, S2)의 압력을 제어한다.
또한, 기판 처리 장치(10)에서는, 서셉터(12)에 고주파 전원(33)이 정합기(Matcher)(34)를 개재하여 접속되어 있고, 이 고주파 전원(33)은 고주파 전력을 서셉터(12)에 공급한다. 이에 따라, 서셉터(12)는 고주파 전극으로서 기능한다. 또한, 정합기(34)는, 서셉터(12)로부터의 고주파 전력의 반사를 저감시켜, 고주파 전력의 서셉터(12)로의 공급 효율을 최대로 한다. 고주파 전원(33)으로부터의 고주파 전류는 서셉터(12)를 통하여 처리 공간(S1, S2)으로 공급되고, 후술하는 플라즈마를 서셉터(12)에 흡착 유지된 웨이퍼(W)에 도입하는 바이어스 전압을 형성한다.
또한, 마이크로파 투과창(13) 및 처리 가스 공급부(28)의 사이의 거리(L1)(즉, 처리 공간(S1)의 두께)는 35 mm이며, 처리 가스 공급부(28) 및 서셉터(12)의 사이의 거리(L2)(즉, 처리 공간(S2)의 두께)는 100 mm이다. 또한, 처리 가스 공급부(28)가 공급하는 처리 가스(G1)는, 취화 수소(HBr) 가스, 불화 탄소(CF계) 가스, 염소(Cl2) 가스, 불화 수소(HF) 가스, 산소(O2) 가스, 수소(H2) 가스, 질 소(N2) 가스, 희가스, 예를 들면 아르곤(Ar) 가스 또는 헬륨(He) 가스로부터 선택된 단(單) 가스 또는 혼합 가스가 해당된다.
기판 처리 장치(10)에서는, 처리 공간(S1, S2)의 압력이 원하는 압력으로 제어되고, 처리 가스 공급부(28)로부터 처리 공간(S2)으로 처리 가스(G1)가 공급된다. 이어서, 서셉터(12)를 통하여 처리 공간(S1, S2)으로 고주파 전류가 공급되고, 또한, 래디얼 라인 슬롯 안테나(19)는 슬롯판(20)으로부터 마이크로파를 방사한다. 이 방사된 마이크로파는 마이크로파 투과창(13)을 통하여 처리 공간(S1, S2)으로 방사되어 마이크로파 전계를 형성한다. 이 마이크로파 전계는 처리 공간(S2)에 공급된 처리 가스(G1)를 여기하여 플라즈마를 발생시킨다. 이 때, 주파수가 높은 마이크로파에 의해 처리 가스(G1)가 여기되므로, 고밀도의 플라즈마를 얻을 수 있다. 처리 가스(G1)의 플라즈마는, 서셉터(12)에 공급된 고주파 전력에 기인하는 바이어스 전압에 의해 서셉터(12)에 흡착 유지된 웨이퍼(W)에 도입되어, 이 웨이퍼(W)에 에칭 처리를 실시한다.
래디얼 라인 슬롯 안테나(19)에서는, 외부의 마이크로파원으로부터 공급된 마이크로파가 안테나 유전체판(21) 및 슬롯판(20)의 사이에서 균일하게 확산되므로, 슬롯판(20)은 그 표면으로부터 균일하게 마이크로파를 방사한다. 따라서, 처리 공간(S2)에서는 균일한 마이크로파 전계가 형성되고, 처리 공간(S2)에서 플라즈마는 균일하게 분포한다. 그 결과, 웨이퍼(W)의 표면에 균일하게 에칭 처리를 실시할 수 있어, 처리의 균일성(Uniformity)을 확보할 수 있다.
기판 처리 장치(10)에서는, 서셉터(12)로부터 떨어진 처리 가스 공급부(28)의 근방에서 처리 가스(G1)를 여기하여 플라즈마를 발생시킨다. 즉, 웨이퍼(W)로부터 떨어진 공간에서만 플라즈마가 발생되므로, 웨이퍼(W)는 플라즈마에 직접 노출되지 않으며, 또한, 플라즈마가 웨이퍼(W)에 도달했을 때에는 플라즈마의 전자 온도가 내려간다. 그 결과, 웨이퍼(W) 상의 반도체 디바이스의 구조를 파괴하는 일이 없다. 또한, 웨이퍼(W)의 근방에서 처리 가스(G1)의 재해리를 방지할 수 있으므로, 웨이퍼(W)를 오염시키는 일도 없다(예를 들면, “야마나카, 아토다, 「대구경?고밀도 플라즈마 처리 장치의 개발」로 산학관(産學官) 연계 공로자 표창 내각 총리상을 수상”, 2003 년 6 월 9 일, 신에너지?산업 기술 종합 개발 기구).
상술한 기판 처리 장치(10)에서는, 처리 가스(G1)의 여기 시에, 주파수가 높은 마이크로파를 이용하므로, 처리 가스(G1)에 효율적으로 에너지를 전달할 수 있다. 그 결과, 처리 가스(G1)는 여기하기 쉬워지고, 고압 환경 하에서도 플라즈마를 발생시킬 수 있다. 따라서, 처리 공간(S1, S2)의 압력을 극단적으로 저하시키지 않고, 웨이퍼(W)에 에칭 처리를 실시할 수 있다.
도 4는, 도 1의 기판 처리 장치에 있어서, 에칭 처리가 실시되는 웨이퍼의 구성을 도시한 단면도이다.
도 4에 있어서, 반도체 디바이스용의 웨이퍼(W)는, 실리콘으로 이루어지는 실리콘 기재(35)와, 이 실리콘 기재(35) 상에 형성된 막 두께가 2.0 nm인 게이트 산화막(36)과, 이 게이트 산화막(36) 상에 형성된 막 두께가 100 nm인 폴리 실리콘막(37)과, 이 폴리 실리콘막(37) 상에 형성된 하드 마스크막(38)을 구비한다. 이 웨이퍼(W)에서는, 하드 마스크막(38)이 소정의 패턴에 따라 형성되어 개구부(39)를 소정의 위치에 가지고, 또한, 폴리 실리콘막(37)은 상기 개구부(39)에 대응된 홈(트렌치)(40)을 가진다. 또한, 트렌치(40) 내에는 자연 산화막(41)이 형성되어 있다.
실리콘 기재(35)는 실리콘으로 이루어지는 원판 형상의 박판이며, 열 산화 처리가 실시되어 표면에 게이트 산화막(36)이 형성된다. 게이트 산화막(36)은 산화 규소(SiO2)로 이루어져 절연막으로서 기능한다. 폴리 실리콘막(37)은 다결정 실리콘으로 이루어져 성막 처리에 의해 형성된다. 또한, 폴리 실리콘막(37)에는 아무것도 도핑되어 있지 않다.
하드 마스크막(38)은 질화 규소(SiN)로 이루어지고, 폴리 실리콘막(37)을 전면적으로 덮는 질화 규소막이 CVD 처리 등에 의해 형성된 후, 이 질화 규소막을 마스크막 등을 이용하여 에칭함으로써 개구부(39)를 소정의 위치에 가지도록 형성된다. 또한, 폴리 실리콘막(37)의 트렌치(40)는 하드 마스크막(38)을 이용한 에칭에 의해 형성된다. 트렌치(40) 내의 자연 산화막(41)은, 하드 마스크막(38)을 이용한 에칭에 의해 노출된 폴리 실리콘막(37)이 대기 중의 산소와 반응하는 자연 산화에 의해 생성된다.
이어서, 본 실시예에 따른 에칭 방법에 대해 설명한다.
도 5a 내지 도 5d는, 본 실시예에 따른 에칭 방법으로서의 반도체 디바이스의 게이트 구조를 얻기 위한 에칭 방법을 도시한 공정도이다.
도 5a 내지 도 5d에 있어서, 우선, 웨이퍼(W)를 기판 처리 장치(10)의 처리 용기(11) 내에 반입하여 서셉터(12)의 상면에 흡착 유지한다(도 5a).
이어서, 처리 공간(S1, S2)의 압력을 2.6 Pa(20 mTorr)로 설정하고, 처리 가스 공급부(28)로부터 처리 공간(S2)으로, 처리 가스(G1)로서 Cl2 가스 및 Ar 가스를 각각 소정의 유량으로 공급한다. 또한, 래디얼 라인 슬롯 안테나(19)에 2.45 GHz의 마이크로파를 공급하고, 또한, 서셉터(12)에 13.56 MHz의 고주파 전력을 공급한다. 이 때, Cl2 가스 등이 슬롯판(20)으로부터 방사된 마이크로파에 의해 플라즈마가 되어, 양이온 또는 래디컬이 발생된다. 이들 양이온 또는 래디컬은, 개구부(39)를 통하여 트렌치(40) 내의 자연 산화막(41)과 충돌?반응하고, 이 자연 산화막(41)을 에칭하여 폴리 실리콘막(37)을 트렌치(40)의 저부에서 노출시킨다(자연 산화막 제거 단계)(도 5b)(브레이크 스루 에칭).
이어서, 처리 공간(S1, S2)의 압력을 13.3 Pa(100 mTorr)로 설정하고, 처리 공간(S2)에 처리 가스(G1)로서 O2 가스, HBr 가스 및 Ar 가스를 각각 소정의 유량으로 공급한다. 또한, 래디얼 라인 슬롯 안테나(19)에는 2.45 GHz의 마이크로파를 공급하고, 또한, 서셉터(12)에 13.56 MHz의 고주파 전력을 90 W로 공급한다. 이 때, HBr 가스 등이 슬롯판(20)으로부터 방사된 마이크로파에 의해 플라즈마가 되어, 양이온 또는 래디컬이 발생된다. 이들 양이온 또는 래디컬은, 트렌치(40)의 저부에서 노출되어 게이트 산화막(36) 상에 남는 폴리 실리콘막(37)(이하, 「잔류 폴리 실리콘막」이라고 한다)과 충돌?반응하고, 잔류 폴리 실리콘막을 에칭하여 완전하게 제거한다(폴리 실리콘막 에칭 단계)(도 5c)(메인 에칭). 또한, 잔류 폴리 실리콘막의 에칭은, 예를 들면 30 초간에 걸쳐 행해진다.
상기 잔류 폴리 실리콘막의 에칭 시에, 분위기의 압력이 13.3 Pa로 높게 설정된다. 또한, 서셉터(12)에 공급되는 고주파 전력의 주파수가 13.56 MHz로 설정되므로, 이 고주파 전력에 기인하여 형성되는 바이어스 전압의 주파수도 13.56 MHz로 설정된다. 분위기의 압력이 높으면 플라즈마 중의 양이온의 최대 에너지가 저하된다. 또한, 바이어스 전압의 주파수가 13.56 MHz 이상이면, 플라즈마 중의 양이온이 바이어스 전압의 전압 변동을 따라가지 못하므로, 역시나 플라즈마 중의 양이온의 최대 에너지가 저하된다. 이에 따라, 플라즈마의 스퍼터링력(sputtering force)이 저하된다. 또한, 산화 규소는 폴리 실리콘보다 스퍼터링되기 어려우므로, 플라즈마의 스퍼터링력이 저하되면, 폴리 실리콘의 에칭 속도(이하, 「에칭률」이라고 한다)는 조금밖에 저하되지 않는 반면, 산화 규소의 에칭률은 대폭 저하된다. 그 결과, 게이트 산화막(36)에 대한 폴리 실리콘막(37)의 선택비를 크게 할 수 있다.
또한, 상술한 바와 같이, 분위기의 압력이 높고, 또한 바이어스 전압의 주파수가 13.56 MHz 이상이면, 플라즈마 중의 양이온의 최대 에너지가 저하되므로, 양이온이 게이트 산화막(36)을 투과하여 실리콘 기재(35)에 도달하는 것을 방지할 수 있고, 게이트 산화막(36) 하의 실리콘 기재(35)의 일부가 산화되는 것을 방지할 수 있다.
이어서, 웨이퍼(W)를 기판 처리 장치(10)의 처리 용기(11)로부터 반출하여 웨트 에칭 장치의 처리 용기(도시하지 않음)로 반입하고, 폴리 실리콘막(37)이 제 거되어 노출된 게이트 산화막(36)의 부분을 약액 등에 의해 웨트 에칭한다(실리콘 산화막 에칭 단계). 해당 부분의 게이트 산화막(36)은 실리콘 기재(35)가 노출될 때까지 에칭된다(도 5d). 그 후, 본 처리를 종료한다.
본 실시예에 따른 에칭 방법에 의하면, 트렌치(40) 내의 자연 산화막(41)이, 잔류 폴리 실리콘막이 트렌치(40)의 저부에서 노출되도록 에칭되고, 잔류 폴리 실리콘막이, 분위기의 압력이 13.3 Pa로 높게 설정되고, 또한 바이어스 전압의 주파수가 13.56 MHz로 설정되어, O2 가스, HBr 가스 및 Ar 가스로 이루어지는 처리 가스(G1)로부터 발생된 플라즈마를 이용하여 에칭된다. 분위기의 압력이 높고, 바이어스 전압의 주파수가 13.56 MHz 이상이면, 플라즈마의 스퍼터링력이 저하되므로, 스퍼터링되기 어려운 게이트 산화막(36)의 에칭률은 대폭 저하된다. 또한, 처리 가스(G1)는 O2 가스를 포함하므로, O2 가스 혼입에 의한 선택비 확보 효과도 얻어진다. 따라서, 게이트 산화막(36)에 대한 폴리 실리콘막(37)의 선택비를 크게 할 수 있다.
또한, 상술한 바와 같이, 분위기의 압력이 높고, 또한 바이어스 전압의 주파수가 13.56 MHz 이상이면, 플라즈마 중의 양이온의 최대 에너지가 저하되므로, 양이온이 게이트 산화막(36)을 투과하지 않아, 게이트 산화막(36) 하의 실리콘 기재(35)의 일부가 산화되는 일이 없다. 그 결과, 게이트 산화막(36)의 에칭 시에 실리콘 기재(35)의 일부가 제거되지 않아, 리세스의 발생을 억제할 수 있다.
상술한 본 실시예에 따른 에칭 방법에서는, 자연 산화막(41)을 에칭할 때, Cl2 가스로부터 발생된 플라즈마를 이용한다. Cl2 가스로부터 발생된 플라즈마는 자연 산화막(41)을 효율적으로 에칭할 수 있다. 또한, 잔류 폴리 실리콘막을 에칭할 때, O2 가스, HBr 가스 및 Ar 가스로 이루어지는 처리 가스(G1)를 이용한다. HBr 가스로부터 발생된 플라즈마는 폴리 실리콘막(37)을 효율적으로 에칭할 수 있다. 따라서, 스루풋을 향상시킬 수 있다.
또한, 상술한 본 실시예에 따른 에칭 방법에서는, 잔류 폴리 실리콘막의 에칭이 30 초간에 걸쳐 행해졌으나, 에칭 시간은 이에 한정되지 않는다. 스루풋 및 게이트 산화막(36)의 에칭 억제의 관점에서는, 잔류 폴리 실리콘막의 에칭 시간은 짧은 것이 바람직하고, 특히 10 초 ~ 180 초 사이인 것이 바람직하다.
또한, 상술한 본 실시예에 따른 에칭 방법에서는, 잔류 폴리 실리콘막의 에칭에 있어서 서셉터(12)에 공급되는 고주파 전력의 크기는 90 W였으나, 공급되는 고주파 전력의 크기는 이에 한정되지 않고, 처리 공간(S1, S2)의 압력에 따라 설정된다. 처리 공간(S1, S2)의 압력이 낮을수록 플라즈마의 스퍼터링력이 강해지는 반면, 공급되는 고주파 전력의 크기가 작을수록 플라즈마의 스퍼터링력은 약해진다. 따라서, 게이트 산화막(36)의 에칭 억제의 관점에서는, 처리 공간(S1, S2)의 압력이 낮아지면 공급되는 고주파 전력의 크기를 작게 하는 것이 바람직하고, 구체적으로는, 처리 공간(S1, S2)의 압력이 6.7 Pa(50 mTorr)이면, 공급되는 고주파 전력의 크기는 45 W인 것이 바람직하다.
또한, 상술한 본 실시예에 따른 에칭 방법에서는, 잔류 폴리 실리콘막을 에 칭할 때, 처리 공간(S1, S2)의 압력(분위기의 압력)이 13.3 Pa로 설정되었으나, 실리콘 기재(35)의 일부 산화를 억제하는 관점에서는, 처리 공간(S1, S2)의 압력을 6.7 Pa 이상으로 설정하면 양이온의 최대 에너지를 충분히 저하시킬 수 있고, 이에 따라, 양이온이 게이트 산화막(36)을 투과하는 것을 억제할 수 있다. 또한, 처리 공간(S1, S2)의 압력을 높이면, 플라즈마의 스퍼터링력이 보다 저하되어 스루풋이 저하되므로, 스루풋의 저하를 억제하는 관점에서는, 처리 공간(S1, S2)의 압력을 33.3 Pa(250 mTorr) 이하로 설정하는 것이 좋고, 보다 바람직하게는 26.6 Pa(200 mTorr) 이하로 설정하는 것이 좋다.
또한, 상술한 본 실시예에 따른 에칭 방법에서는, 잔류 폴리 실리콘막의 에칭 시에, O2 가스, HBr 가스 및 Ar 가스로 이루어지는 처리 가스(G1)를 이용하였으나, 처리 가스(G1)는 이에 한정되지 않고, HBr 가스만으로 이루어지는 처리 가스여도 좋고, 또한 Ar 가스 대신에 다른 불활성 가스, 예를 들면 희가스(He 가스)를 이용해도 좋다.
상술한 본 실시예에 따른 에칭 방법에서는, 자연 산화막(41)을 에칭할 때, Cl2 가스 및 불활성 가스의 혼합 가스를 처리 가스(G1)로서 이용하지만, 처리 가스는 이에 한정되지 않는다. Cl2 가스 대신에 HBr 가스 또는 CF계 가스를 이용해도 좋다.
상술한 본 실시예에 따른 에칭 방법에서는, 게이트 산화막(36)은 웨트 에칭 장치의 처리 용기 내에서 에칭되었으나, 게이트 산화막(36)을 기판 처리 장치(10) 의 처리 용기(11) 내에서 에칭해도 좋다.
또한, 상술한 본 실시예에 따른 에칭 방법에서는, 잔류 폴리 실리콘막의 에칭 시에, 서셉터(12)에 13.56 MHz의 고주파 전력을 공급하였으나, 더 높은 주파수의 고주파 전력을 공급해도 좋고, 구체적으로는, 27.13 MHz의 고주파 전력을 공급해도 좋다. 상술한 바와 같이, 플라즈마 중의 양이온 등은 높은 주파수의 전압 변동을 따라가지 못하므로, 서셉터(12)에 의해 높은 주파수의 고주파 전력을 공급하면, 플라즈마 중의 양이온의 최대 에너지를 보다 저하시켜, 플라즈마의 스퍼터링력을 보다 저하시킬 수 있다.
또한, 본 발명의 목적은, 상술한 실시예의 기능을 실현하는 소프트웨어의 프로그램 코드를 기억한 기억 매체를 시스템 또는 장치에 공급하고, 그 시스템 또는 장치의 컴퓨터(또는 CPU 또는 MPU 등)가 기억 매체에 저장된 프로그램 코드를 독출(讀出)하여 실행함으로써도 달성된다.
이 경우, 기억 매체로부터 독출된 프로그램 코드 자체가 상술한 실시예의 기능을 실현하게 되고, 그 프로그램 코드 및 이 프로그램 코드를 기억한 기억 매체는 본 발명을 구성하게 된다.
또한, 프로그램 코드를 공급하기 위한 기억 매체로서는, 예를 들면, 플로피(등록 상표) 디스크, 하드 디스크, 광자기 디스크, CD-ROM, CD-R, CD-RW, DVD-ROM, DVD-RAM, DVD-RW, DVD＋RW 등의 광 디스크, 자기 테이프, 불휘발성의 메모리 카드, ROM 등을 이용할 수 있다. 또는, 프로그램 코드를 네트워크를 통하여 다운로드해도 좋다.
또한, 컴퓨터가 독출한 프로그램 코드를 실행함으로써, 상술한 실시예의 기능이 실현될 뿐만 아니라, 그 프로그램 코드의 지시에 기초하여 컴퓨터 상에서 가동되고 있는 OS(오퍼레이팅 시스템) 등이 실제 처리의 일부 또는 전부를 행하고, 그 처리에 의해 상술한 실시예의 기능이 실현되는 경우도 포함된다.
또한, 기억 매체로부터 독출된 프로그램 코드가, 컴퓨터에 삽입된 기능 확장 보드 또는 컴퓨터에 접속된 기능 확장 유닛에 구비되는 메모리에 기입된 후, 그 프로그램 코드의 지시에 기초하여 그 확장 기능을 확장 보드 또는 확장 유닛에 구비하는 CPU 등이 실제 처리의 일부 또는 전부를 행하고, 그 처리에 의해 상술한 실시예의 기능이 실현되는 경우도 포함된다.
<실험예>
이어서, 본 발명의 실험예를 구체적으로 설명한다.
여기서는, 바이어스 전압의 주파수가 리세스의 발생에 주는 영향을 검토했다.
실험예
우선, 도 4의 웨이퍼(W)를 준비하고, 이 웨이퍼(W)를 기판 처리 장치(10)의 처리 용기(11)로 반입하고, 처리 가스(G1)로서 Cl2 가스 및 Ar 가스를 처리 공간(S2)으로 공급하고, 처리 공간(S1, S2)의 압력을 2.5 Pa로 설정하고, 래디얼 라인 슬롯 안테나(19)에 2.45 GHz의 마이크로파를 공급하고, 또한, 서셉터(12)에 13.56 MHz의 고주파 전력을 공급하여, 자연 산화막(41)을 폴리 실리콘막(37)이 트 렌치(40)의 저부에서 노출될 때까지 에칭했다. 또한, 처리 공간(S2)에 처리 가스(G1)로서 O2 가스, HBr 가스 및 Ar 가스를 공급하고, 처리 공간(S1, S2)의 압력을 13.3 Pa로 설정하고, HBr 가스 등으로부터 발생된 플라즈마에 의해 잔류 폴리 실리콘막을 에칭했다. 이 때, 잔류 폴리 실리콘막이 완전하게 제거되는 한편, 게이트 산화막(36)이 거의 에칭되어 있지 않음이 확인되었다.
그리고, 웨이퍼(W)를 웨트 에칭 장치의 처리 용기로 반입하고, 잔류 폴리 실리콘막이 완전하게 제거됨으로써 노출된 게이트 산화막(36)을 에칭했다. 그 후, 웨이퍼(W)의 게이트를 관찰한 바, 실리콘 기재(35)에 리세스가 거의 발생되어 있지 않음이 확인되었다(도 6a 참조).
실리콘 기재(35)에서의 리세스의 발생을 완전하게 배제할 수 없었던 이유는, 잔류 폴리 실리콘막의 에칭 중에 처리 용기(11)의 산화물로 구성된 구성 부품으로부터 O2 가스가 방출되어 실리콘 기재(35)에 도달했기 때문에, 처리 가스(G1)에서의 O2 가스로부터 발생된 플라즈마 중의 양이온이 조금이나마 게이트 산화막(36)을 투과했기 때문에, 또한, 게이트 산화막(36) 중의 산소 원자가 노크 온 현상에 의해 하층의 실리콘 기재(35)에 도달했기 때문이라고 생각되었다.
비교예
우선, 실험예와 동일한 조건으로 자연 산화막(41)을, 폴리 실리콘막(37)이 트렌치(40)의 저부에서 노출될 때까지 에칭했다. 또한, 처리 공간(S2)으로 처리 가스(G1)로서 O2 가스, HBr 가스 및 Ar 가스를 공급하고, 처리 공간(S1, S2)의 압력을 13.3 Pa로 설정하고, 서셉터(12)에 400 kHz의 고주파 전력을 공급하여 HBr 가스 등으로부터 발생된 플라즈마에 의해 잔류 폴리 실리콘막을 에칭했다. 그리고, 잔류 폴리 실리콘막이 완전하게 제거됨으로써 노출된 게이트 산화막(36)을 제거했다. 그 후, 웨이퍼(W)의 게이트를 관찰한 바, 실리콘 기재(35)에 깊이가 5.05 nm인 리세스(41)가 발생되고 있음이 확인되었다(도 6b 참조).
이상으로부터, 잔류 폴리 실리콘막의 에칭 시에, 서셉터(12)에 비교적 높은 주파수의 고주파 전력을 공급하여 바이어스 전압의 주파수를 비교적 높게 설정한다. 구체적으로는, 13.56 MHz 이상으로 설정하면 플라즈마 중의 양이온의 최대 에너지가 저하되고 스퍼터링력이 약해져, 게이트 산화막(36)의 에칭률이 적어지고, 게이트 산화막(36)에 대한 폴리 실리콘막(37)의 선택비를 크게 할 수 있고, 또한, 플라즈마 중의 양이온의 게이트 산화막(36)의 투과를 억제하여 실리콘 기재(35)에서의 리세스의 발생을 억제할 수 있음을 알 수 있었다.
도 1은, 본 발명의 실시예에 따른 에칭 방법을 실행하는 기판 처리 장치의 개략 구성도를 도시한 단면도이다.
도 2는, 도 1에서의 슬롯판의 평면도이다.
도 3은, 도 1에서의 처리 가스 공급부를 하방에서 보았을 때의 평면도이다.
도 4는, 도 1의 기판 처리 장치에서 에칭 처리가 실시되는 웨이퍼의 구성을 도시한 단면도이다.
도 5a 내지 5d는, 본 실시예에 따른 에칭 방법으로서의 반도체 디바이스의 게이트 구조를 얻기 위한 에칭 방법을 도시한 공정도이다.
도 6a 및 6b는, 에칭에 의해 얻어진 웨이퍼에서의 게이트의 구조를 도시한 단면도이며, 도 6a는 잔류 폴리 실리콘막의 에칭 시에 처리 공간의 압력을 13.3 Pa로 설정하고, 또한 바이어스 전압의 주파수를 13.56 MHz로 설정했을 때에 얻어진 게이트의 구조이며, 도 6b는 잔류 폴리 실리콘막의 에칭 시에 처리 공간의 압력을 13.3 Pa로 설정하고, 또한 바이어스 전압의 주파수를 400 kHz로 설정했을 때에 얻어진 게이트의 구조이다.
도 7a 내지 7d는, 게이트 구조를 얻기 위한 종래의 에칭 방법을 도시한 공정도이다.
*부호의 설명*
G1 : 처리 가스
S1, S2 : 처리 공간
W : 웨이퍼
10 : 기판 처리 장치
11 : 처리 용기
12 : 서셉터
13 : 마이크로파 투과창
14 : 링 부재
19 : 래디얼 라인 슬롯 안테나
20 : 슬롯판
21 : 안테나 유전체판
22 : 지파판
24 : 동축 도파관
25a, 25b : 슬롯
28 : 처리 가스 공급부
33 : 고주파 전원
35 : 실리콘 기재
36 : 게이트 산화막
37 : 폴리 실리콘막
39 : 개구부
40 : 트렌치
41 : 자연 산화막

Claims (8)

  1. 실리콘 기재 상에 적어도 실리콘 산화막, 폴리 실리콘막 및 개구부를 가지는 마스크막이 차례대로 형성된 기판의 에칭 방법으로서,
    래디얼 라인 슬롯 안테나(Radial Line Slot Antenna)를 이용하여, 산소 가스를 포함하는 처리 가스를 여기하여 플라즈마를 발생하는 단계;
    분위기의 압력을 6.7 Pa ~ 33.3 Pa로 설정하여 상기 플라즈마 중의 양이온의 최대 에너지를 저하시키는 단계;
    상기 기판에 상기 플라즈마를 도입하기 위한 바이어스 전압의 주파수를 13.56 MHz 이상으로 설정하여 상기 플라즈마 중의 양이온의 스퍼터링력(sputtering force)을 저하시키는 단계; 및
    저하된 상기 최대 에너지 및 상기 스퍼터링력을 가지는 상기 양이온을 이용하여 상기 개구부에 대응하는 상기 폴리 실리콘막을 에칭하는 단계를 포함하여,
    상기 양이온이 상기 실리콘 산화막을 투과하여 상기 실리콘 기재에 도달하는 것을 방지하는 것을 특징으로 하는 에칭 방법.
  2. 제 1 항에 있어서,
    상기 폴리 실리콘막 에칭 단계는, 래디얼 라인 슬롯 안테나로부터 마이크로파 투과창을 통하여 도입된 마이크로파에 의해, 처리 용기내의 프로세스 가스를 플라즈마화하여 행하는 것을 특징으로 하는 에칭 방법.
  3. 제 1 항에 있어서,
    상기 폴리 실리콘막 에칭 단계에서는, 분위기의 압력을 13.3 Pa ~ 26.6 Pa로 설정하는 것을 특징으로 하는 에칭 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 산소 가스를 포함한 처리 가스는, 산소 가스, 취화 수소 가스 및 불활성 가스의 혼합 가스인 것을 특징으로 하는 에칭 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 폴리 실리콘막 에칭 단계에 앞서, 상기 폴리 실리콘막으로부터 생성된 자연 산화막을 제거하는 자연 산화막 제거 단계를 가지고,
    상기 자연 산화막 제거 단계에서는, 취화 수소 가스, 불화 탄소 가스 또는 염소 가스로부터 발생된 플라즈마를 이용하여 상기 자연 산화막을 에칭하는 것을 특징으로 하는 에칭 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 실리콘 산화막을 에칭하는 실리콘 산화막 에칭 단계를 가지는 것을 특징으로 하는 에칭 방법.
  7. 실리콘 기재 상에 적어도 실리콘 산화막, 폴리 실리콘막 및 개구부를 가지는 마스크막이 차례대로 형성된 기판으로부터 반도체 디바이스를 제조하는 반도체 디바이스의 제조 방법으로서,
    래디얼 라인 슬롯 안테나(Radial Line Slot Antenna)를 이용하여, 산소 가스를 포함하는 처리 가스를 여기하여 플라즈마를 발생하는 단계;
    분위기의 압력을 6.7 Pa ~ 33.3 Pa로 설정하여 상기 플라즈마 중의 양이온의 최대 에너지를 저하시키는 단계;
    상기 기판에 상기 플라즈마를 도입하기 위한 바이어스 전압의 주파수를 13.56 MHz 이상으로 설정하여 상기 플라즈마 중의 양이온의 스퍼터링력(sputtering force)을 저하시키는 단계; 및
    저하된 상기 최대 에너지 및 상기 스퍼터링력을 가지는 상기 양이온을 이용하여 상기 개구부에 대응하는 상기 폴리 실리콘막을 에칭하는 단계를 포함하여,
    상기 양이온이 상기 실리콘 산화막을 투과하여 상기 실리콘 기재에 도달하는 것을 방지하는 것을 특징으로 하는 제조 방법.
  8. 제 7 항에 있어서,
    상기 폴리 실리콘막 에칭 단계는, 래디얼 라인 슬롯 안테나로부터 마이크로파 투과창을 통하여 도입된 마이크로파에 의해, 처리 용기내의 프로세스 가스를 플라즈마화하여 행하는 것을 특징으로 하는 제조 방법.
KR1020090024881A 2008-03-26 2009-03-24 에칭 방법 및 반도체 디바이스의 제조 방법 KR101110238B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-080875 2008-03-26
JP2008080875A JP4972594B2 (ja) 2008-03-26 2008-03-26 エッチング方法及び半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
KR20090102668A KR20090102668A (ko) 2009-09-30
KR101110238B1 true KR101110238B1 (ko) 2012-03-14

Family

ID=41117893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090024881A KR101110238B1 (ko) 2008-03-26 2009-03-24 에칭 방법 및 반도체 디바이스의 제조 방법

Country Status (5)

Country Link
US (1) US20090246965A1 (ko)
JP (1) JP4972594B2 (ko)
KR (1) KR101110238B1 (ko)
CN (1) CN101546709B (ko)
TW (1) TWI455205B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5451540B2 (ja) 2009-10-16 2014-03-26 日立オムロンターミナルソリューションズ株式会社 生体認証装置および生体認証方法
CN102339740B (zh) * 2010-07-15 2014-06-18 旺宏电子股份有限公司 半导体装置的栅极结构、半导体装置及其制造方法
CN102417156B (zh) * 2011-11-15 2015-02-04 苏州含光微纳科技有限公司 一种刻蚀金属钼材料的方法
US8916477B2 (en) 2012-07-02 2014-12-23 Novellus Systems, Inc. Polysilicon etch with high selectivity
US10283615B2 (en) 2012-07-02 2019-05-07 Novellus Systems, Inc. Ultrahigh selective polysilicon etch with high throughput
US9034773B2 (en) * 2012-07-02 2015-05-19 Novellus Systems, Inc. Removal of native oxide with high selectivity
JP2014194921A (ja) * 2013-03-01 2014-10-09 Tokyo Electron Ltd マイクロ波処理装置及びマイクロ波処理方法
JP2014220387A (ja) * 2013-05-08 2014-11-20 東京エレクトロン株式会社 プラズマエッチング方法
CN105336666B (zh) * 2014-06-19 2019-06-18 中芯国际集成电路制造(上海)有限公司 基于金属硬掩膜的超低k互连的制造方法及制造的产品
US9558928B2 (en) 2014-08-29 2017-01-31 Lam Research Corporation Contact clean in high-aspect ratio structures
US10515815B2 (en) 2017-11-21 2019-12-24 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for fin field effect transistor formation
US10734238B2 (en) 2017-11-21 2020-08-04 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for critical dimension control
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
US10446394B2 (en) 2018-01-26 2019-10-15 Lam Research Corporation Spacer profile control using atomic layer deposition in a multiple patterning process

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10172959A (ja) * 1996-12-12 1998-06-26 Nec Corp ポリサイド膜のドライエッチング方法
KR20040021611A (ko) * 2001-06-15 2004-03-10 동경 엘렉트론 주식회사 드라이 에칭 방법
KR20060029294A (ko) * 2001-08-29 2006-04-05 동경 엘렉트론 주식회사 절연막의 형성 방법 및 형성 시스템
JP2008505497A (ja) * 2004-06-30 2008-02-21 ラム　リサーチ　コーポレーション 二層レジストプラズマエッチングの方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100521120B1 (ko) * 1998-02-13 2005-10-12 가부시끼가이샤 히다치 세이사꾸쇼 반도체소자의 표면처리방법 및 장치
US6081334A (en) * 1998-04-17 2000-06-27 Applied Materials, Inc Endpoint detection for semiconductor processes
JP2000091318A (ja) * 1998-09-09 2000-03-31 Fujitsu Ltd 半導体装置の製造方法
US6686292B1 (en) * 1998-12-28 2004-02-03 Taiwan Semiconductor Manufacturing Company Plasma etch method for forming uniform linewidth residue free patterned composite silicon containing dielectric layer/silicon stack layer
JP2001308076A (ja) * 2000-04-27 2001-11-02 Nec Corp 半導体装置の製造方法
US20030000924A1 (en) * 2001-06-29 2003-01-02 Tokyo Electron Limited Apparatus and method of gas injection sequencing
JP4182177B2 (ja) * 2002-10-30 2008-11-19 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
KR101155841B1 (ko) * 2003-03-03 2012-06-20 램 리써치 코포레이션 이중 도핑된 게이트 애플리케이션에서 프로파일 제어 및ｎ／ｐ 로딩을 개선하는 방법
US7446050B2 (en) * 2003-08-04 2008-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Etching and plasma treatment process to improve a gate profile
US6902646B2 (en) * 2003-08-14 2005-06-07 Advanced Energy Industries, Inc. Sensor array for measuring plasma characteristics in plasma processing environments
WO2005045913A1 (ja) * 2003-11-05 2005-05-19 Tokyo Electron Limited プラズマ処理装置
JP4256763B2 (ja) * 2003-11-19 2009-04-22 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
ITMI20042206A1 (it) * 2004-11-17 2005-02-17 St Microelectronics Srl Procedimento per la definizione di cirfuiti integrati di dispositivi elettronici a semicondutture
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
CN101148765B (zh) * 2006-09-19 2010-05-12 北京北方微电子基地设备工艺研究中心有限责任公司 硅片蚀刻方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10172959A (ja) * 1996-12-12 1998-06-26 Nec Corp ポリサイド膜のドライエッチング方法
KR20040021611A (ko) * 2001-06-15 2004-03-10 동경 엘렉트론 주식회사 드라이 에칭 방법
KR20060029294A (ko) * 2001-08-29 2006-04-05 동경 엘렉트론 주식회사 절연막의 형성 방법 및 형성 시스템
JP2008505497A (ja) * 2004-06-30 2008-02-21 ラム　リサーチ　コーポレーション 二層レジストプラズマエッチングの方法

Also Published As

Publication number Publication date
CN101546709A (zh) 2009-09-30
CN101546709B (zh) 2011-04-06
KR20090102668A (ko) 2009-09-30
TWI455205B (zh) 2014-10-01
JP4972594B2 (ja) 2012-07-11
JP2009238889A (ja) 2009-10-15
US20090246965A1 (en) 2009-10-01
TW201005821A (en) 2010-02-01

Similar Documents

Publication Publication Date Title
KR101110238B1 (ko) 에칭 방법 및 반도체 디바이스의 제조 방법
US8608974B2 (en) Substrate processing method
JP5122966B2 (ja) 表面波プラズマソース
JP4861329B2 (ja) 基板を処理するためのプラズマ処理システム
JP4488999B2 (ja) エッチング方法およびエッチング装置
KR20090091307A (ko) 높은 아스펙트비의 개구를 갖는 실리콘 구조체, 이의 제조방법, 이의 제조 장치, 및 이의 제조 프로그램, 및 이의 실리콘 구조체용 에칭 마스크의 제조방법
KR100931427B1 (ko) 에칭 방법 및 반도체 디바이스의 제조 방법
JP4252749B2 (ja) 基板処理方法および基板処理装置
JP5701654B2 (ja) 基板処理方法
US8778206B2 (en) Substrate processing method and storage medium
US20140332372A1 (en) Plasma etching method
KR20110102243A (ko) 표면 평탄화 방법
US7658859B2 (en) Method of processing organic film using plasma etching and method of manufacturing semiconductor device
US20120234491A1 (en) Plasma processing method and plasma processing apparatus
JP4142492B2 (ja) プラズマ処理方法
JP2022116742A (ja) 基板処理方法および基板処理装置
US20220238348A1 (en) Substrate processing method and substrate processing apparatus
US7279429B1 (en) Method to improve ignition in plasma etching or plasma deposition steps
JP2004335791A (ja) フッ素添加カーボン膜の処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180104

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200106

Year of fee payment: 9