KR20110102243A - 표면 평탄화 방법 - Google Patents

표면 평탄화 방법 Download PDF

Info

Publication number
KR20110102243A
KR20110102243A KR1020110021018A KR20110021018A KR20110102243A KR 20110102243 A KR20110102243 A KR 20110102243A KR 1020110021018 A KR1020110021018 A KR 1020110021018A KR 20110021018 A KR20110021018 A KR 20110021018A KR 20110102243 A KR20110102243 A KR 20110102243A
Authority
KR
South Korea
Prior art keywords
less
polysilicon layer
high frequency
mtorr
frequency power
Prior art date
Application number
KR1020110021018A
Other languages
English (en)
Other versions
KR101828082B1 (ko
Inventor
히데토시 하나오카
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20110102243A publication Critical patent/KR20110102243A/ko
Application granted granted Critical
Publication of KR101828082B1 publication Critical patent/KR101828082B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02065—Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Plasma Technology (AREA)

Abstract

표면의 폴리실리콘층의 막두께를 유지하여 기판의 표면을 평탄화할 수 있는 표면 평탄화 방법을 제공한다.
기판 처리 장치(10)의 챔버(11) 내에서 폴리실리콘층(40)을 표면에 갖는 웨이퍼(W)의 표면을 평탄화할 때, 웨이퍼(W)를 챔버(11) 내의 서셉터(12)에 얹고, 챔버(11) 내의 압력을 100 mTorr 이상 800 mTorr 이하 중 어느 것으로 설정하고, 산소 가스 및 아르곤 가스의 혼합 가스에서의 아르곤 가스의 유량비를 50% 이상 95% 이하 중 어느 것으로 설정하여 챔버(11) 내부에 도입하고, 주파수가 13 MHz 이상 100 MHz 이하 중 어느 것으로 설정되어 있는 플라즈마 생성용 고주파 전력을 서셉터(12)에 인가하여 도입된 혼합 가스를 여기하여 플라즈마를 생성하고, 생성된 플라즈마 중의 산소의 양이온(43)이나 아르곤의 양이온(44)에 의해 웨이퍼(W)의 표면을 스퍼터링한다.

Description

표면 평탄화 방법{METHOD FOR PLANARIZATION OF SURFACE}
본 발명은, 폴리실리콘층을 표면에 갖는 기판의 표면 평탄화 방법에 관한 것이다.
반도체 디바이스가 제조되는 기판으로서의 웨이퍼는 표면에 특히 순도가 높은 실리콘층(폴리실리콘층)을 갖지만, 통상 도 4의 (A)에 나타낸 바와 같이, 폴리실리콘층(40)은 미세한 요철을 갖는다. 반도체 디바이스의 미세화가 더욱 진행되면, 폴리실리콘층(40)의 요철은 트랜지스터의 게이트의 성능을 악화시킬 우려가 있기 때문에, 트랜지스터의 게이트를 형성하기 전에 폴리실리콘층의 요철을 제거하는 기술, 즉 웨이퍼의 표면을 평탄화하는 기술이 개발되고 있다.
이러한 평탄화 기술로서, 예를 들어, 산소의 플라즈마를 이용하여 웨이퍼의 표면을 에칭하는 방법이 알려져 있다. 이 방법에서는, 산소 가스 및 불소 함유 가스의 혼합 가스로부터 플라즈마를 생성하고, 상기 플라즈마 중의 산소나 불소의 양이온(41)에 의해 폴리실리콘층(40)을 스퍼터링한다(도 4의 (B))(예를 들어, 특허문헌 1 참조). 이 때, 양이온(41)은 폴리실리콘층(40)의 볼록부를 우선적으로 에칭하고, 그 결과 폴리실리콘층(40)이 평탄화된다.
특허문헌 1　: 일본 특허 공개 제2001-160551호 공보
그러나, 전술한 방법에서는 플라즈마가 생성되는 처리실 내의 압력이 수 mTorr 정도이고, 비교적 진공에 가깝기 때문에, 웨이퍼의 표면을 따라서 비교적 두꺼운 시스(42), 예를 들어 두께가 1 cm 정도인 시스(42)가 발생한다. 따라서, 상기 시스(42)를 통과하는 양이온(41)은 충분히 가속되어 폴리실리콘층(40)을 스퍼터링하기 때문에, 상기 폴리실리콘층(40)의 에칭량이 많아져, 도 4의 (C)에 나타낸 바와 같이, 폴리실리콘층(40)의 막두께가 감소한다고 하는 문제가 있다. 또, 이 방법에서는, 산소의 플라즈마가 존재하고 있기 때문에, 평탄화 중에 폴리실리콘층(40)의 표면에는 산화층이 형성되지만, 이 산화층도 양이온(41)의 스퍼터링에 의해 에칭되어, 상기 산화층이 폴리실리콘층(40)의 막두께 유지에 기여하지 않는다.
본 발명의 목적은, 표면의 폴리실리콘층의 막두께를 유지하여 기판의 표면을 평탄화할 수 있는 표면 평탄화 방법을 제공하는 것에 있다.
상기 목적을 달성하기 위해, 청구항 1에 기재된 표면 평탄화 방법은, 처리실 내에서 폴리실리콘층을 표면에 갖는 기판의 표면 평탄화 방법으로서, 상기 처리실 내에 산소 가스 및 아르곤 가스를 포함하는 혼합 가스를 도입하고, 상기 처리실 내에 고주파 전력을 인가하여 상기 도입된 혼합 가스를 여기하여 플라즈마를 생성하고, 상기 생성된 플라즈마 중의 양이온에 의해 상기 기판의 표면을 스퍼터링하는 표면 평탄화 방법에 있어서, 상기 처리실 내의 압력은 100 mTorr 이상 800 mTorr 이하(13.3 Pa 이상 106.6 Pa 이하)이고, 상기 혼합 가스에서의 아르곤 가스의 유량비는 50% 이상 95% 이하이고, 상기 고주파 전력의 주파수는 13 MHz 이상 100 MHz 이하인 것을 특징으로 한다.
청구항 2에 기재된 표면 평탄화 방법은, 청구항 1에 기재된 표면 평탄화 방법에 있어서, 상기 처리실 내의 압력은 400 mTorr 이상 800 mTorr 이하(53.3 Pa 이상 106.6 Pa 이하)인 것을 특징으로 한다.
청구항 3에 기재된 표면 평탄화 방법은, 청구항 2에 기재된 표면 평탄화 방법에 있어서, 상기 처리실 내의 압력은 400 mTorr 이상 600 mTorr 이하(53.3 Pa 이상 80.0 Pa 이하)인 것을 특징으로 한다.
청구항 4에 기재된 표면 평탄화 방법은, 청구항 1 내지 3 중 어느 한 항에 기재된 표면 평탄화 방법에 있어서, 상기 혼합 가스에서의 아르곤 가스의 유량비는 70% 이상 95% 이하인 것을 특징으로 한다.
청구항 5에 기재된 표면 평탄화 방법은, 청구항 1 내지 4 중 어느 한 항에 기재된 표면 평탄화 방법에 있어서, 상기 고주파 전력의 주파수는 27 MHz 이상 60 MHz 이하인 것을 특징으로 한다.
청구항 6에 기재된 표면 평탄화 방법은, 청구항 1 내지 5 중 어느 한 항에 기재된 표면 평탄화 방법에 있어서, 상기 고주파 전력의 출력은 500 W 이상인 것을 특징으로 한다.
청구항 7에 기재된 표면 평탄화 방법은, 청구항 6에 기재된 표면 평탄화 방법에 있어서, 상기 고주파 전력의 출력은 800 W 이상인 것을 특징으로 한다.
상기 목적을 달성하기 위해, 청구항 8에 기재된 표면 평탄화 방법은, 처리실 내에서 폴리실리콘층을 표면에 갖는 기판의 표면 평탄화 방법으로서, 상기 처리실 내에 산소 가스 및 헬륨 가스를 포함하는 혼합 가스를 도입하고, 상기 처리실 내에 고주파 전력을 인가하여 상기 도입된 혼합 가스를 여기하여 플라즈마를 생성하고, 상기 생성된 플라즈마 중의 양이온에 의해 상기 기판의 표면을 스퍼터링하는 표면 평탄화 방법에 있어서, 상기 처리실 내의 압력은 100 mTorr 이상 800 mTorr 이하이고, 상기 혼합 가스에서의 헬륨 가스의 유량비는 50% 이상 95% 이하이고, 상기 고주파 전력의 주파수는 13 MHz 이상 100 MHz 이하인 것을 특징으로 한다.
청구항 9에 기재된 표면 평탄화 방법은, 청구항 8에 기재된 표면 평탄화 방법에 있어서, 상기 처리실 내의 압력은 400 mTorr 이상 800 mTorr 이하인 것을 특징으로 한다.
청구항 10에 기재된 표면 평탄화 방법은, 청구항 9에 기재된 표면 평탄화 방법에 있어서, 상기 처리실 내의 압력은 400 mTorr 이상 600 mTorr 이하인 것을 특징으로 한다.
청구항 11에 기재된 표면 평탄화 방법은, 청구항 8 내지 10 중 어느 한 항에 기재된 표면 평탄화 방법에 있어서, 상기 혼합 가스에서의 헬륨 가스의 유량비는 70% 이상 95% 이하인 것을 특징으로 한다.
청구항 12에 기재된 표면 평탄화 방법은, 청구항 8 내지 11 중 어느 한 항에 기재된 표면 평탄화 방법에 있어서, 상기 고주파 전력의 주파수는 27 MHz 이상 60 MHz 이하인 것을 특징으로 한다.
청구항 13에 기재된 표면 평탄화 방법은, 청구항 8 내지 12 중 어느 한 항에 기재된 표면 평탄화 방법에 있어서, 상기 고주파 전력의 출력은 500 W 이상인 것을 특징으로 한다.
청구항 14에 기재된 표면 평탄화 방법은, 청구항 13에 기재된 표면 평탄화 방법에 있어서, 상기 고주파 전력의 출력은 800 W 이상인 것을 특징으로 한다.
본 발명의 제1 양태에 의하면, 처리실 내의 압력은 100 mTorr 이상이 되기 때문에, 처리실 내의 기판의 표면을 따라서 생기는 시스는 비교적 얇고, 상기 시스를 통과하는 산소나 아르곤의 양이온은 그다지 가속되지 않기 때문에, 폴리실리콘층의 과잉 에칭을 방지할 수 있고, 처리실 내의 압력은 800 mTorr 이하가 되기 때문에, 시스의 불발생을 방지하여 산소나 아르곤의 양이온이 폴리실리콘층을 스퍼터링하지 않게 되는 것을 방지하여, 폴리실리콘층의 볼록부가 제거되지 않는 것을 방지할 수 있다.
또, 혼합 가스에서의 아르곤 가스의 유량비는 50% 이상이 되기 때문에, 혼합 가스의 플라즈마화를 촉진하여 산소나 아르곤의 양이온을 미리 정해진 양 이상 생성할 수 있고, 따라서 폴리실리콘층의 볼록부가 제거되지 않는 것을 방지할 수 있고, 혼합 가스에서의 아르곤 가스의 유량비는 95% 이하가 되기 때문에, 일정량 이상의 산소의 플라즈마를 생성할 수 있고, 따라서 폴리실리콘층의 표면의 산화를 확실하게 행할 수 있다.
또한, 고주파 전력의 주파수는 13 MHz 이상이 되기 때문에, 인가된 고주파 전력에 기인하여 생기는 직류 바이어스 전압이 높아지는 것을 방지하여, 필요 이상의 산소나 아르곤의 양이온을 기판에 인입하는 것을 방지하여, 폴리실리콘층의 과잉 에칭을 방지할 수 있고, 고주파 전력의 주파수는 100 MHz 이하가 되기 때문에, 직류 바이어스 전압의 불발생을 방지하여 산소나 아르곤의 양이온이 폴리실리콘층을 스퍼터링하지 않게 되는 것을 방지하여, 폴리실리콘층의 볼록부가 제거되지 않는 것을 방지할 수 있다.
그 결과, 폴리실리콘층의 볼록부가 충분히 제거되면서도, 폴리실리콘층이 과잉 에칭되지 않고, 폴리실리콘층의 표면에는 산화층이 형성되기 때문에, 폴리실리콘층의 막두께를 유지하여 기판의 표면을 평탄화할 수 있다.
본 발명의 제2 양태에 의하면, 처리실 내의 압력은 100 mTorr 이상 800 mTorr 이하가 되기 때문에, 처리실 내의 기판의 표면을 따라서 생기는 시스는 비교적 얇고, 상기 시스를 통과하는 산소의 양이온은 그다지 가속되지 않기 때문에, 폴리실리콘층의 과잉 에칭을 방지할 수 있고, 처리실 내의 압력은 800 mTorr 이하가 되기 때문에, 시스의 불발생을 방지하여 산소의 양이온이 폴리실리콘층을 스퍼터링하지 않게 되는 것을 방지하여, 폴리실리콘층의 볼록부가 제거되지 않는 것을 방지할 수 있다.
또, 혼합 가스에서의 헬륨 가스의 유량비는 50% 이상이 되기 때문에, 플라즈마를 활성화하여 플라즈마의 에너지를 높일 수 있고, 따라서 폴리실리콘층의 볼록부가 제거되지 않는 것을 방지할 수 있고, 혼합 가스에서의 헬륨 가스의 유량비는 95% 이하가 되기 때문에, 일정량 이상의 산소의 플라즈마를 생성할 수 있고, 따라서 폴리실리콘층의 표면의 산화를 확실하게 행할 수 있다.
또한, 고주파 전력의 주파수는 13 MHz 이상이 되기 때문에, 인가된 고주파 전력에 기인하여 생기는 직류 바이어스 전압이 높아지는 것을 방지하여, 필요 이상의 산소의 양이온을 기판에 인입하는 것을 방지하여, 폴리실리콘층의 과잉 에칭을 방지할 수 있고, 고주파 전력의 주파수는 100 MHz 이하가 되기 때문에, 직류 바이어스 전압의 불발생을 방지하여, 산소의 양이온이 폴리실리콘층을 스퍼터링하지 않게 되는 것을 방지하여, 폴리실리콘층의 볼록부가 제거되지 않는 것을 방지할 수 있다.
그 결과, 폴리실리콘층의 볼록부가 충분히 제거되면서도, 폴리실리콘층이 과잉 에칭되지 않고, 폴리실리콘층의 표면에는 산화층이 형성되기 때문에, 폴리실리콘층의 막두께를 유지하여 기판의 표면을 평탄화할 수 있다.
도 1은 본 발명의 제1 실시형태에 따른 표면 평탄화 방법을 실행하는 기판 처리 장치의 구성을 개략적으로 나타낸 도면이다.
도 2는 본 실시형태에 따른 표면 평탄화 방법을 나타내는 공정도이다.
도 3은 본 발명의 제2 실시형태에 따른 표면 평탄화 방법을 나타내는 공정도이다.
도 4는 종래의 표면 평탄화 방법을 나타내는 공정도이다.
이하, 본 발명의 실시형태에 관해 도면을 참조하면서 설명한다.
먼저, 본 발명의 제1 실시형태에 따른 표면 평탄화 방법을 실행하는 기판 처리 장치에 관해 설명한다.
도 1은, 본 실시형태에 따른 표면 평탄화 방법을 실행하는 기판 처리 장치의 구성을 개략적으로 나타낸 도면이다. 본 기판 처리 장치는, 기판으로서의 반도체 디바이스용 웨이퍼(이하 단순히 「웨이퍼」라고 함)에 플라즈마 에칭 처리를 실시한다.
도 1에서, 기판 처리 장치(10)는, 예를 들어, 직경이 300 m인 웨이퍼(W)를 수용하는 챔버(11)를 가지며, 상기 챔버(11) 내에는 반도체 디바이스용 웨이퍼(W)를 얹은 원기둥형의 서셉터(12)가 배치되어 있다. 기판 처리 장치(10)에서는, 챔버(11)의 내측벽과 서셉터(12)의 측면에 의해 측방 배기로(13)가 형성된다. 이 측방 배기로(13)의 도중에는 배기 플레이트(14)가 배치된다.
배기 플레이트(14)는 다수의 관통 구멍을 갖는 판형 부재이며, 챔버(11) 내부를 상부와 하부로 구획하는 칸막이판으로서 기능한다. 배기 플레이트(14)에 의해 구획된 챔버(11) 내부의 상부(이하 「처리실」이라고 함)(15)에는 후술하는 바와 같이 플라즈마가 발생한다. 또, 챔버(11) 내부의 하부(이하 「배기실(매니폴드)」이라고 함)(16)에는 챔버(11) 내의 가스를 배출하는 배기관(17)이 접속된다. 배기 플레이트(14)는 처리실(15)에 발생하는 플라즈마를 포착 또는 반사하여 매니폴드(16)에 누설되는 것을 방지한다.
배기관(17)에는 TMP(Turbo Molecular Pump) 및 DP(Dry Pump)(모두 도시하지 않음)가 접속되고, 이들 펌프는 챔버(11) 내를 진공 상태로 하여 감압한다. 챔버(11) 내의 압력은 APC 밸브(도시하지 않음)에 의해 제어된다.
챔버(11) 내의 서셉터(12)에는 제1 고주파 전원(18)이 제1 정합기(19)를 개재하여 접속되고, 제2 고주파 전원(20)이 제2 정합기(21)를 개재하여 접속되어 있고, 제1 고주파 전원(18)은 비교적 낮은 주파수, 예를 들어 2 MHz의 이온 인입용 고주파 전력을 서셉터(12)에 인가하고, 제2 고주파 전원(20)은 비교적 높은 주파수, 예를 들어 60 MHz의 플라즈마 생성용 고주파 전력을 서셉터(12)에 인가한다. 이에 따라, 서셉터(12)는 전극으로서 기능한다. 또, 제1 정합기(19) 및 제2 정합기(21)는, 서셉터(12)로부터의 고주파 전력의 반사를 저감하여 고주파 전력의 서셉터(12)로의 인가 효율을 최대로 한다.
서셉터(12)의 상부는, 직경이 큰 원기둥의 선단으로부터 직경이 작은 원기둥이 동심축을 따라서 돌출되어 있는 형상을 띠고, 상기 상부에는 직경이 작은 원기둥을 둘러싸도록 단차가 형성된다. 직경이 작은 원기둥의 선단에는 정전 전극판(22)을 내부에 갖는 세라믹스로 이루어진 정전 척(23)이 배치되어 있다. 정전 전극판(22)에는 직류 전원(24)이 접속되어 있고, 정전 전극판(22)에 플러스의 직류 전압이 인가되면, 웨이퍼(W)에서의 정전 척(23)측의 면(이하 「이면」이라고 함)에는 마이너스 전위가 발생하여, 정전 전극판(22) 및 웨이퍼(W)의 이면의 사이에 전위차가 생기고, 상기 전위차에 기인하는 쿨롱력 또는 존슨-라벡력(Johnson-Rahbek force)에 의해, 웨이퍼(W)는 정전 척(23)에 흡착 유지된다.
또, 서셉터(12)의 상부에는, 정전 척(23)에 흡착 유지된 웨이퍼(W)를 둘러싸도록, 포커스 링(25)이 서셉터(12)의 상부에서의 단차에 얹혀진다. 포커스 링(25)은 실리콘(Si)으로 이루어진다. 즉, 포커스 링(25)은 반도전체로 이루어지기 때문에, 플라즈마의 분포 영역을 웨이퍼(W) 상 뿐만 아니라, 상기 포커스 링(25) 상까지 확대하여 웨이퍼(W)의 둘레 가장자리부 상에서의 플라즈마의 밀도를, 상기 웨이퍼(W)의 중앙부 상에서의 플라즈마의 밀도와 동일한 정도로 유지한다. 이에 따라, 웨이퍼(W)의 전체면에 실시되는 플라즈마 에칭 처리의 균일성을 확보한다.
챔버(11)의 천정부에는, 서셉터(12)와 대향하도록 샤워 헤드(26)가 배치된다. 샤워 헤드(26)는, 상부 전극판(27)과, 상기 상부 전극판(27)을 착탈 가능하게 매달아 지지하는 쿨링 플레이트(28)와, 상기 쿨링 플레이트(28)를 덮는 덮개(29)를 갖는다. 상부 전극판(27)은 두께 방향으로 관통하는 다수의 가스 구멍(30)을 갖는 원판형 부재로 이루어지고, 반도전체인 실리콘에 의해 구성된다. 또, 쿨링 플레이트(28)의 내부에는 버퍼실(31)이 설치되고, 이 버퍼실(31)에는 처리 가스 도입관(32)이 접속되어 있고, 처리 가스 도입관(32)은 처리 가스 공급 장치(33)에 접속되어 있다.
처리 가스 공급 장치(33)는, 예를 들어 산소 가스 및 아르곤 가스의 유량비를 적절하게 조정하여 혼합 가스를 생성하고, 상기 혼합 가스를 처리 가스 도입관(32), 버퍼실(31) 및 가스 구멍(30)을 통해 처리실(15) 내부에 도입한다.
기판 처리 장치(10)에서는, 처리실(15) 내부에 도입된 처리 가스가, 제2 고주파 전원(20)으로부터 서셉터(12)를 통해 처리실(15) 내부에 인가된 플라즈마 생성용 고주파 전력에 의해 여기되어 플라즈마가 된다. 상기 플라즈마 중의 이온은, 제1 고주파 전원(18)이 서셉터(12)에 인가하는 이온 인입용 고주파 전력에 의해 웨이퍼(W)를 향해 인입되어, 상기 웨이퍼(W)에 플라즈마 에칭 처리를 실시한다.
그런데, 도 4의 (A)에 나타낸 바와 같은 폴리실리콘층(40)을 표면에 갖는 웨이퍼(W)에 관해, 본 발명자는, 폴리실리콘층(40)의 막두께를 유지하여 웨이퍼(W)의 표면을 평탄화하는 방법을 발견하기 위해 각종 실험을 행한 결과, 산소 가스 및 아르곤 가스를 포함하는 혼합 가스로부터 플라즈마를 미리 정해진 조건하에 생성하고, 상기 플라즈마를 이용하여 웨이퍼(W)를 처리하면, 폴리실리콘층(40)의 막두께를 유지하여 웨이퍼(W)의 표면을 평탄화할 수 있다는 것을 발견했다.
구체적으로는, 본 발명자는, 챔버(11) 내의 압력을 100 mTorr 이상 800 mTorr 이하, 바람직하게는 400 mTorr 이상 800 mTorr 이하, 보다 바람직하게는 400 mTorr 이상 600 mTorr 이하로 설정하고, 혼합 가스에서의 아르곤 가스의 유량비를 50% 이상 95% 이하, 바람직하게는 70% 이상 95% 이하로 설정하고, 이온 인입용 고주파 전력을 인가하지 않고, 플라즈마 생성용 고주파 전력의 주파수를 13 MHz 이상 100 MHz 이하, 바람직하게는 27 MHz 이상 60 MHz 이하로 설정하고, 플라즈마 생성용 고주파 전력의 출력을 500 W 이상 2000 W 이하, 바람직하게는 800 W 이상 1700 W 이하로 설정하면, 폴리실리콘층(40)의 막두께를 유지하여 웨이퍼(W)의 표면을 평탄화할 수 있다는 것을 발견했다.
전술한 조건하에 산소 가스 및 아르곤 가스를 포함하는 혼합 가스로부터 플라즈마를 생성하면, 폴리실리콘층(40)의 막두께를 유지하여 웨이퍼(W)의 표면을 평탄화할 수 있는 이유에 관해서는 명료하게 설명하는 것이 어렵지만, 예의 연구한 결과, 본 발명자는 이하에 설명하는 가설을 유추하기에 이르렀다.
먼저, 챔버(11) 내의 압력이 지나치게 낮으면, 웨이퍼(W)의 표면을 따라서 생기는 시스는 두꺼워지고, 상기 시스를 통과하는 산소나 아르곤의 양이온이 충분 이상으로 가속되기 때문에, 산소나 아르곤의 양이온의 스퍼터링에 의한 폴리실리콘층(40)의 에칭량이 증가하여, 폴리실리콘층(40)이 지나치게 얇아져 버린다.
그러나, 챔버(11) 내의 압력이 100 mTorr 이상이면, 시스는 비교적 얇아지고, 상기 시스를 통과하는 산소나 아르곤의 양이온은 그다지 가속되지 않기 때문에, 산소나 아르곤의 양이온의 스퍼터링에 의한 폴리실리콘층(40)의 에칭을 억제할 수 있다. 그리고, 챔버(11) 내의 압력이 400 mTorr 이상이면 보다 시스를 얇게 할 수 있고, 따라서 폴리실리콘층(40)의 에칭을 더욱 억제할 수 있고, 직류 바이어스 전압(Vdc)이 낮은 값, 예를 들어 50 V 근방에서 안정되기 때문에, 산소나 아르곤의 양이온이 폴리실리콘층(40)에 인입하는 것을 억제할 수 있어, 폴리실리콘층(40)의 에칭을 더욱 억제할 수 있다.
또, 챔버(11) 내의 압력이 지나치게 높으면, 시스가 발생하지 않게 되어, 산소나 아르곤의 양이온이 충분 이상으로 가속되지 않기 때문에, 산소나 아르곤의 양이온이 폴리실리콘층(40)에 도달하지 않고, 또 도달하더라도 이들의 양이온은 가속되어 있지 않기 때문에, 폴리실리콘층(40)을 에칭할 수 없다.
그러나, 챔버(11) 내의 압력이 800 mTorr 이하이면, 시스의 불발생을 방지할 수 있어, 상기 시스에 의해 산소나 아르곤의 양이온을 적절하게 가속할 수 있으므로, 산소나 아르곤의 양이온이 폴리실리콘층을 스퍼터링하지 않게 되는 것을 방지하여, 폴리실리콘층(40)이 에칭되지 않는 것을 방지할 수 있다.
혼합 가스에서의 아르곤 가스의 유량비가 지나치게 적으면, 혼합 가스의 플라즈마화가 촉진되지 않아, 산소나 아르곤의 양이온이 그다지 생성되지 않기 때문에, 결과적으로 폴리실리콘층(40)이 거의 에칭되지 않는다.
그러나, 혼합 가스에서의 아르곤 가스의 유량비가 50% 이상이면, 아르곤 가스의 존재에 의해 혼합 가스의 플라즈마화가 촉진되어(결과적으로 챔버(11) 내의 전자 밀도가 상승함), 산소나 아르곤의 양이온이 충분히 생성되어, 폴리실리콘층(40)이 에칭되지 않는 것을 방지할 수 있다. 그리고, 혼합 가스에서의 아르곤 가스의 유량비가 70% 이상이면, 혼합 가스의 플라즈마화를 더욱 촉진할 수 있다.
또, 혼합 가스에서의 아르곤 가스의 유량비가 지나치게 많으면, 산소의 플라즈마가 거의 발생하지 않아, 폴리실리콘층(40)의 표면에 산화층을 형성할 수 없다. 그러나, 혼합 가스에서의 아르곤 가스의 유량비가 95% 이하이면, 일정량 이상의 산소의 플라즈마를 생성할 수 있고, 따라서, 폴리실리콘층(40)의 표면에 산화층을 형성할 수 있다.
이온 인입용 고주파 전력을 인가하지 않는 경우, 플라즈마 생성용 고주파 전력의 주파수가 지나치게 낮으면, 상기 고주파 전력에 의해 서셉터(12)에 생기는 셀프 바이어스 전압(직류 바이어스 전압)이 높아지고, 필요 이상의 산소나 아르곤의 양이온이 웨이퍼(W)에 인입되어, 산소나 아르곤의 양이온의 스퍼터링에 의한 폴리실리콘층(40)의 에칭량이 증가하여, 폴리실리콘층(40)이 지나치게 얇아져 버린다.
그러나, 플라즈마 생성용 고주파 전력의 주파수가 13 MHz 이상이면, 직류 바이어스 전압이 높아지는 것을 방지할 수 있어, 필요 이상의 산소나 아르곤의 양이온이 웨이퍼(W)에 인입되는 것을 방지하여 폴리실리콘층(40)의 과잉 에칭을 방지할 수 있다. 그리고, 플라즈마 생성용 고주파 전력의 주파수가 27 MHz 이상이면, 필요 충분한 산소나 아르곤의 양이온만을 웨이퍼(W)에 인입할 수 있고, 따라서 폴리실리콘층(40)의 과잉 에칭을 확실하게 방지할 수 있다.
또, 플라즈마 생성용 고주파 전력의 주파수가 지나치게 높으면, 직류 바이어스 전압이 생성되지 않아, 산소나 아르곤의 양이온이 웨이퍼(W)에 인입되지 않기 때문에, 폴리실리콘층(40)이 거의 에칭되지 않는다.
그러나, 플라즈마 생성용 고주파 전력의 주파수가 100 MHz 이하이면, 직류 바이어스 전압의 불발생을 방지하여 산소나 아르곤의 양이온을 웨이퍼(W)에 인입할 수 있고, 따라서, 폴리실리콘층(40)이 에칭되지 않는 것을 방지할 수 있다. 그리고, 플라즈마 생성용 고주파 전력의 주파수가 60 MHz 이하이면, 직류 바이어스 전압의 불발생을 확실하게 방지할 수 있다.
플라즈마 생성용 고주파 전력의 출력이 작으면, 혼합 가스의 플라즈마화가 촉진되지 않고, 결과적으로 폴리실리콘층(40)이 거의 에칭되지 않는다.
그러나, 플라즈마 생성용 고주파 전력의 출력이 500 W 이상이면, 혼합 가스의 플라즈마화가 촉진되어, 폴리실리콘층(40)이 에칭되지 않는 것을 방지할 수 있다. 그리고, 플라즈마 생성용 고주파 전력의 출력이 800 W 이상이면, 혼합 가스의 플라즈마화를 더욱 촉진할 수 있다.
또, 플라즈마 생성용 고주파 전력의 출력이 크면, 직류 바이어스 전압(Vdc)이 높아지고, 아르곤의 양이온의 스퍼터링에 의한 폴리실리콘층(40)의 에칭량이 증가하여, 폴리실리콘층(40)이 지나치게 얇아져 버린다.
그러나, 플라즈마 생성용 고주파 전력의 출력이 2000 W 이하이면, 직류 바이어스 전압(Vdc)이 극단적으로 높아지는 것을 방지하여, 예를 들어 140 V 이하에 그치게 할 수 있어, 폴리실리콘층(40)의 과잉 에칭을 억제할 수 있다. 플라즈마 생성용 고주파 전력의 출력이 1700 W 이하이면, 직류 바이어스 전압(Vdc)을 120 V 이하에 그치게 할 수 있다.
본 발명은 상기 지견에 기초하는 것이다.
다음으로, 본 실시형태에 따른 표면 평탄화 방법에 관해 설명한다.
도 2는, 본 실시형태에 따른 표면 평탄화 방법을 나타내는 공정도이다.
도 2에서, 먼저, 표면에 폴리실리콘층(40)을 갖는 웨이퍼(W)를 챔버(11) 내의 서셉터(12) 상에 얹고, 정전 척(23)에 의해 흡착 유지시킨다(도 2의 (A)).
이어서, 배기관(17)에 의해 챔버(11) 내를 감압하고, APC 밸브에 의해 챔버(11) 내의 압력을 100 mTorr 이상 800 mTorr 이하 중 어느 것으로 설정하고, 처리 가스 공급 장치(33)에 의해 산소 가스 및 아르곤 가스의 혼합 가스를 생성하고, 상기 혼합 가스에서의 아르곤 가스의 유량비를 50% 이상 95% 이하 중 어느 것으로 설정하고, 샤워 헤드(26)로부터 상기 혼합 가스를 처리실(15) 내부에 도입한다.
이어서, 이온 인입용 고주파 전력을 인가하지 않고, 플라즈마 생성용 고주파 전력을 서셉터(12)에 인가한다. 여기서, 플라즈마 생성용 고주파 전력의 주파수를 13 MHz 이상 100 MHz 이하 중 어느 것으로 설정하고, 플라즈마 생성용 고주파 전력의 출력을 500 W 이상 2000 W 이하 중 어느 것으로 설정한다.
이 때, 혼합 가스로부터 산소나 아르곤의 플라즈마가 생성되고, 상기 플라즈마 중의 산소의 양이온(43)이나 아르곤의 양이온(44)은, 서셉터(12)에 생긴 셀프 바이어스 전압으로서의 직류 바이어스 전압이나 웨이퍼(W)의 표면에 생긴 비교적 얇은 시스(45)에 의해 폴리실리콘층(40)에 인입되어 상기 폴리실리콘층(40)의 볼록부를 우선적으로 에칭하여, 폴리실리콘층(40)을 평탄화한다. 또, 산소의 플라즈마가 폴리실리콘층(40)의 표면에 산화층(46)을 형성한다(도 2의 (B)).
이어서, 미리 정해진 시간이 경과하면, 혼합 가스의 처리실(15) 내부로의 도입을 중지하고, 플라즈마 생성용 고주파 전력의 인가를 중지하고, 챔버(11) 내의 압력 제어를 중지하여 본 처리를 종료한다. 이 때, 폴리실리콘층(40)의 볼록부는 제거되어 상기 폴리실리콘층(40)은 평탄화되어 있다. 또, 폴리실리콘층(40)의 표면에는 미리 정해진 두께의 산화층(46)이 형성되어 있어, 평탄화후의 폴리실리콘층(40)의 두께와 산화층(46)의 두께의 합계치는, 평탄화전의 폴리실리콘층(40)의 두께와 거의 변함없다.
본 실시형태에 따른 표면 평탄화 방법에 의하면, 챔버(11) 내의 압력이 100 mTorr 이상 800 mTorr 이하 중 어느 것으로 설정되고, 처리실(15) 내부에 도입되는 산소 가스 및 아르곤 가스의 혼합 가스에서의 아르곤 가스의 유량비가 50% 이상 95% 이하 중 어느 것으로 설정되고, 이온 인입용 고주파 전력이 인가되지 않고, 서셉터(12)에 인가되는 플라즈마 생성용 고주파 전력의 주파수가 13 MHz 이상 100 MHz 이하 중 어느 것으로 설정되고, 그 출력이 500 W 이상 2000 W 이하 중 어느 것으로 설정되기 때문에, 폴리실리콘층(40)의 볼록부가 충분히 제거되면서도, 폴리실리콘층(40)이 과잉 에칭되지 않고, 폴리실리콘층(40)에는 산화층(46)이 형성된다. 그 결과, 폴리실리콘층(40)의 막두께를 유지하여 웨이퍼(W)의 표면을 평탄화할 수 있다.
또, 본 실시형태에 따른 표면 평탄화 방법에서는, 하나의 챔버(11)에서 폴리실리콘층(40)의 평탄화와 산화층(46)의 형성을 동시에 행할 수 있어, 처리의 효율화를 도모할 수 있다.
특히, 본 실시형태에 따른 표면 평탄화 방법에서는, 게이트의 하지(下地)에 해당하는 폴리실리콘층(40)을 평탄화할 수 있고, 게이트 산화막에 해당하는 산화층(46)을 형성할 수 있다. 또, 이용하는 가스가 산소 가스나 아르곤 가스 등이 안정된 가스이므로, 절연 불필요 등의 요인이 되는 반응 생성물이 생성되지 않는다. 따라서, 트랜지스터의 제조에 적합하다.
다음으로, 본 발명의 제2 실시형태에 따른 표면 평탄화 방법에 관해 설명한다.
본 발명자는, 전술한 제1 실시형태에 따른 표면 평탄화 방법을 발견한 후, 폴리실리콘층(40)의 막두께를 유지하여 웨이퍼(W)의 표면을 평탄화하는 다른 방법을 발견하기 위해, 각종 실험을 더 행한 결과, 산소 가스 및 헬륨 가스를 포함하는 혼합 가스로부터 플라즈마를 미리 정해진 조건하에 생성하고, 상기 플라즈마를 이용하여 웨이퍼(W)를 처리하면, 폴리실리콘층(40)의 막두께를 유지하여 웨이퍼(W)의 표면을 평탄화할 수 있다는 것을 발견했다.
구체적으로는, 본 발명자는, 챔버(11) 내의 압력을 100 mTorr 이상 800 mTorr 이하, 바람직하게는 400 mTorr 이상 800 mTorr 이하, 보다 바람직하게는 600 mTorr 이상 800 mTorr 이하로 설정하고, 혼합 가스에서의 헬륨 가스의 유량비를 50% 이상 95% 이하, 바람직하게는 70% 이상 95% 이하로 설정하고, 이온 인입용 고주파 전력을 인가하지 않고, 플라즈마 생성용 고주파 전력의 주파수를 13 MHz 이상 100 MHz 이하, 바람직하게는 27 MHz 이상 60 MHz 이하로 설정하고, 플라즈마 생성용 고주파 전력의 출력을 500 W 이상 2000 W 이하, 바람직하게는 800 W 이상 1700 W 이하로 설정하면, 폴리실리콘층(40)의 막두께를 유지하여 웨이퍼(W)의 표면을 평탄화할 수 있다는 것을 발견했다.
전술한 조건하에 산소 가스 및 헬륨 가스를 포함하는 혼합 가스로부터 플라즈마를 생성하면, 폴리실리콘층(40)의 막두께를 유지하여 웨이퍼(W)의 표면을 평탄화할 수 있는 이유에 관해서는 명료하게 설명하는 것이 어렵지만, 예의 연구한 결과, 본 발명자는 이하에 설명하는 가설을 유추하기에 이르렀다.
제1 실시형태에서의 가설과 동일한 가설에 관해서는 그 설명을 생략한다. 또, 본 실시형태에서 헬륨의 양이온도 시스에 의해 가속되어 폴리실리콘층(40)을 스퍼터링하지만, 분자량이 작아 거의 에칭에 기여하지 않기 때문에, 이하의 가설에서 헬륨의 양이온의 거동에 관해서는 그 설명을 생략한다.
혼합 가스에서의 헬륨 가스의 유량비가 지나치게 적으면, 플라즈마의 에너지를 높일 수 없어(결과적으로 챔버(11) 내의 전자 온도가 그다지 상승하지 않음), 높은 에너지의 산소의 양이온으로 폴리실리콘층(40)을 스퍼터링할 수 없다. 그 결과, 폴리실리콘층(40)이 거의 에칭되지 않는다.
그러나, 혼합 가스에서의 헬륨 가스의 유량비가 50% 이상이면, 헬륨 가스의 존재에 의해 플라즈마를 활성화하여 플라즈마의 에너지를 높일 수 있어(결과적으로 챔버(11) 내의 전자 밀도가 상승함), 높은 에너지의 산소의 양이온으로 폴리실리콘층(40)을 스퍼터링할 수 있다. 그 결과, 폴리실리콘층(40)이 에칭되지 않는 것을 방지할 수 있다. 그리고, 혼합 가스에서의 헬륨 가스의 유량비가 70% 이상이면, 플라즈마의 에너지를 더욱 높일 수 있다.
본 발명은 상기 지견에 기초하는 것이다.
다음으로, 본 실시형태에 따른 표면 평탄화 방법에 관해 설명한다.
도 3은, 본 실시형태에 따른 표면 평탄화 방법을 나타내는 공정도이다.
도 3에서, 먼저, 표면에 폴리실리콘층(40)을 갖는 웨이퍼(W)를 챔버(11) 내의 서셉터(12) 상에 얹고, 정전 척(23)에 의해 흡착 유지시킨다(도 3의 (A)).
이어서, 배기관(17)에 의해 챔버(11) 내를 감압하여, APC 밸브에 의해 챔버(11) 내의 압력을 100 mTorr 이상 800 mTorr 이하 중 어느 것으로 설정하고, 처리 가스 공급 장치(33)에 의해 산소 가스 및 헬륨 가스의 혼합 가스를 생성하고, 상기 혼합 가스에서의 헬륨 가스의 유량비를 50% 이상 95% 이하 중 어느 것으로 설정하고, 샤워 헤드(26)로부터 상기 혼합 가스를 처리실(15) 내부에 도입한다.
이어서, 이온 인입용 고주파 전력을 인가하지 않고, 플라즈마 생성용 고주파 전력을 서셉터(12)에 인가한다. 여기서, 플라즈마 생성용 고주파 전력의 주파수를 13 MHz 이상 100 MHz 이하 중 어느 것으로 설정하고, 플라즈마 생성용 고주파 전력의 출력을 500 W 이상 2000 W 이하 중 어느 것으로 설정한다.
이 때, 혼합 가스로부터 산소나 헬륨의 플라즈마가 생성되고, 상기 플라즈마 중의 산소의 양이온(43)이나 헬륨의 양이온(47)은, 서셉터(12)에 생긴 셀프 바이어스 전압으로서의 직류 바이어스 전압이나 웨이퍼(W)의 표면에 생긴 비교적 얇은 시스(45)에 의해 폴리실리콘층(40)에 인입되고, 특히 산소의 양이온(43)이 폴리실리콘층(40)의 볼록부를 우선적으로 에칭하여, 폴리실리콘층(40)을 평탄화한다. 또, 산소의 플라즈마가 폴리실리콘층(40)의 표면에 산화층(46)을 형성한다(도 3의 (B)).
이어서, 미리 정해진 시간이 경과하면, 혼합 가스의 처리실(15) 내부로의 도입을 중지하고, 플라즈마 생성용 고주파 전력의 인가를 중지하고, 챔버(11) 내의 압력 제어를 중지하여 본 처리를 종료한다. 이 때, 폴리실리콘층(40)의 볼록부는 제거되어 상기 폴리실리콘층(40)은 평탄화되어 있고, 평탄화후의 폴리실리콘층(40)의 두께와 산화층(46)의 두께의 합계치는, 평탄화전의 폴리실리콘층(40)의 두께와 거의 변함없다.
본 실시형태에 따른 표면 평탄화 방법에 의하면, 챔버(11) 내의 압력이 100 mTorr 이상 800 mTorr 이하 중 어느 것으로 설정되고, 처리실(15) 내부에 도입되는 산소 가스 및 헬륨 가스의 혼합 가스에서의 헬륨 가스의 유량비가 50% 이상 95% 이하 중 어느 것으로 설정되고, 이온 인입용 고주파 전력이 인가되지 않고, 서셉터(12)에 인가되는 플라즈마 생성용 고주파 전력의 주파수가 13 MHz 이상 100 MHz 이하 중 어느 것으로 설정되고, 그 출력이 500 W 이상 2000 W 이하 중 어느 것으로 설정되기 때문에, 폴리실리콘층(40)의 볼록부가 충분히 제거되면서도, 폴리실리콘층(40)이 과잉 에칭되지 않고, 폴리실리콘층(40)에는 산화층(46)이 형성된다. 그 결과, 폴리실리콘층(40)의 막두께를 유지하여 웨이퍼(W)의 표면을 평탄화할 수 있다.
또, 본 실시형태에 따른 표면 평탄화 방법에 있어서 하나의 챔버(11)에서 폴리실리콘층(40)의 평탄화와 산화층(46)의 형성을 동시에 행할 수 있는 것은, 제1 실시형태와 동일하고, 본 실시형태에 따른 표면 평탄화 방법이 트랜지스터의 제조에 적합한 것도 제1 실시형태와 마찬가지다.
전술한 각 실시형태에서는, 서셉터(12)에 이온 인입용 고주파 전력및 플라즈마 생성용 고주파 전력이 인가되는 기판 처리 장치(10)에서 실행되는 표면 평탄화 방법에 관해 설명했지만, 본 발명에 따른 표면 평탄화 방법은, 서셉터(12)에 이온 인입용 고주파 전력이 인가되고, 샤워 헤드(26)의 상부 전극판(27)에 플라즈마 생성용 고주파 전력이 인가되는 기판 처리 장치에서 실행되어도 좋다.
이 경우, 이온 인입용 고주파 전력의 주파수가 13 MHz 이상이면, 상기 고주파 전력의 변동이 빨라, 상기 변동에 양이온이 추종할 수 없기 때문에, 양이온을 서셉터(12)에 인입하기 위해 직류 바이어스 전압(Vdc)이 미리 정해진 값 이상, 예를 들어 50 V 이상이 되도록, 이온 인입용 고주파 전력의 출력 등을 조정하는 것이 바람직하다.
또, 이온 인입용 고주파 전력의 주파수가 13 MHz 미만이면, 상기 고주파 전력의 변동에 양이온이 추종할 수 있기 때문에, 직류 바이어스 전압을 미리 정해진 값 이상으로 할 필요는 없지만, 혼합 가스의 플라즈마화를 촉진해야 하기 때문에, 서셉터(12) 및 샤워 헤드(26) 사이에 인가되는 고주파 전압(Vpp)이 600 V∼800 V 중 어느 것이 되도록, 플라즈마 생성용 고주파 전력의 출력 등을 조정하는 것이 바람직하다.
전술한 각 실시형태에 따른 표면 평탄화 방법을 실행하는 기판 처리 장치가 플라즈마 에칭 처리를 실시하는 기판은, 반도체 디바이스용 웨이퍼에 한정되지 않고, LCD(Liquid Crystal Display) 등을 포함하는 FPD(Flat Panel Display) 등에 이용하는 각종 기판이나, 포토마스크, CD 기판, 프린트 기판 등이어도 좋다.
이상, 본 발명에 관해 상기 각 실시형태를 이용하여 설명했지만, 본 발명은 상기 각 실시형태에 한정되지 않는다.
본 발명의 목적은, 전술한 각 실시형태의 기능을 실현하는 소프트웨어의 프로그램을 기록한 기억 매체를 컴퓨터 등에 공급하고, 컴퓨터의 CPU가 기억 매체에 저장된 프로그램을 판독하여 실행하는 것에 의해서도 달성된다.
이 경우, 기억 매체로부터 판독된 프로그램 자체가 전술한 각 실시형태의 기능을 실현하게 되고, 프로그램 및 그 프로그램을 기억한 기억 매체는 본 발명을 구성하게 된다.
또, 프로그램을 공급하기 위한 기억 매체로는, 예를 들어, RAM, NV-RAM, 플로피(등록상표) 디스크, 하드디스크, 광자기 디스크, CD-ROM, CD-R, CD-RW, DVD(DVD-ROM, DVD-RAM, DVD-RW, DVD+RW) 등의 광디스크, 자기 테이프, 비휘발성의 메모리 카드, 다른 ROM 등의 상기 프로그램을 기억할 수 있는 것이라면 된다. 또는, 상기 프로그램은, 인터넷, 상용 네트워크 또는 로컬 에어리어 네트워크 등에 접속되는 도시하지 않은 다른 컴퓨터나 데이터베이스 등으로부터 다운로드함으로써 컴퓨터에 공급되어도 좋다.
또, 컴퓨터의 CPU가 판독한 프로그램을 실행함으로써, 상기 각 실시형태의 기능이 실현될 뿐만 아니라, 그 프로그램의 지시에 기초하여, CPU 상에서 가동하고 있는 0S(오퍼레이팅 시스템) 등이 실제 처리의 일부 또는 전부를 행하고, 그 처리에 의해 전술한 각 실시형태의 기능이 실현되는 경우도 포함된다.
또한, 기억 매체로부터 판독된 프로그램이, 컴퓨터에 삽입된 기능 확장 보드나 컴퓨터에 접속된 기능 확장 유닛에 갖춰진 메모리에 기록된 후, 그 프로그램의 지시에 기초하여, 그 기능 확장 보드나 기능 확장 유닛에 갖춰진 CPU 등이 실제 처리의 일부 또는 전부를 행하고, 그 처리에 의해 전술한 각 실시형태의 기능이 실현되는 경우도 포함된다.
상기 프로그램의 형태는, 오브젝트 코드, 인터프리터에 의해 실행되는 프로그램, OS에 공급되는 스크립트 데이터 등의 형태로 이루어져도 좋다.
(실시예)
다음으로, 본 발명의 실시예에 관해 설명한다.
실시예 1
표면에 두께가 492 nm인 폴리실리콘층(40)을 갖는 웨이퍼(W)를 준비하고, 전술한 도 2의 표면 평탄화 방법을 실행했다. 이 때, 챔버(11) 내의 압력을 400 mTorr로 설정하고, 혼합 가스에서의 아르곤 가스의 유량비를 92%(산소 가스의 유량 : 100 sccm, 아르곤 가스의 유량 : 1100 sccm)로 설정하고, 플라즈마 생성용 고주파 전력의 주파수를 40 MHz로 설정하고, 상기 고주파 전력의 출력을 800 W로 설정했다.
도 2의 표면 평탄화 방법의 실행후 웨이퍼(W)를 확인하면, 상기 웨이퍼(W)의 중심부에서 폴리실리콘층(40)이 평탄화되어 있고, 폴리실리콘층(40)의 두께와 산화층(46)의 두께의 합계치가 502 nm(산화층(46)의 두께는 35 nm)이고, 웨이퍼(W)의 둘레 가장자리부에서도 폴리실리콘층(40)이 평탄화되어 있고, 폴리실리콘층(40)의 두께와 산화층(46)의 두께의 합계치가 490 nm(산화층(46)의 두께는 38 nm)인 것을 확인했다. 도 2의 표면 평탄화 방법의 실행중, 챔버(11) 내의 전자 밀도가 상승하고 있는 것도 확인했다.
실시예 2
표면에 두께가 492 nm인 폴리실리콘층(40)을 갖는 웨이퍼(W)를 준비하고, 전술한 도 3의 표면 평탄화 방법을 실행했다. 이 때, 챔버(11) 내의 압력을 400 mTorr로 설정하고, 혼합 가스에서의 헬륨 가스의 유량비를 92%(산소 가스의 유량 : 100 sccm, 헬륨 가스의 유량 : 1100 sccm)로 설정하고, 플라즈마 생성용 고주파 전력의 주파수를 40 MHz로 설정하고, 상기 고주파 전력의 출력을 500 W로 설정했다.
도 3의 표면 평탄화 방법의 실행후 웨이퍼(W)를 확인하면, 상기 웨이퍼(W)의 중심부에서 폴리실리콘층(40)이 평탄화되어 있고, 폴리실리콘층(40)의 두께와 산화층(46)의 두께의 합계치가 492 nm(산화층(46)의 두께는 34 nm)이고, 웨이퍼(W)의 둘레 가장자리부에서도 폴리실리콘층(40)이 평탄화되어 있고, 폴리실리콘층(40)의 두께와 산화층(46)의 두께의 합계치가 478 nm(산화층(46)의 두께는 46 nm)인 것을 확인했다. 도 3의 표면 평탄화 방법의 실행중, 챔버(11) 내의 전자 온도가 상승하고 있는 것도 확인했다.
즉, 도 2나 도 3의 표면 평탄화 방법에 의해, 웨이퍼(W)에서 표면의 폴리실리콘층(40)의 막두께를 유지하여 웨이퍼(W)의 표면을 평탄화할 수 있는 것을 알 수 있었다.
W : 웨이퍼 10 : 기판 처리 장치
40 : 폴리실리콘층 43 : 산소의 양이온
44 : 아르곤의 양이온 46 : 산화층

Claims (14)

  1. 처리실 내에서 폴리실리콘층을 표면에 갖는 기판의 표면 평탄화 방법으로서,
    상기 처리실 내에 산소 가스 및 아르곤 가스를 포함하는 혼합 가스를 도입하고,
    상기 처리실 내에 고주파 전력을 인가하여 상기 도입된 혼합 가스를 여기하여 플라즈마를 생성하고,
    상기 생성된 플라즈마 중의 양이온에 의해 상기 기판의 표면을 스퍼터링하는 표면 평탄화 방법에 있어서,
    상기 처리실 내의 압력은 100 mTorr 이상 800 mTorr 이하(13.3 Pa 이상 106.6 Pa 이하)이고,
    상기 혼합 가스에서의 아르곤 가스의 유량비는 50% 이상 95% 이하이고,
    상기 고주파 전력의 주파수는 13 MHz 이상 100 MHz 이하인 것을 특징으로 하는 표면 평탄화 방법.
  2. 제1항에 있어서, 상기 처리실 내의 압력은 400 mTorr 이상 800 mTorr 이하(53.3 Pa 이상 106.6 Pa 이하)인 것을 특징으로 하는 표면 평탄화 방법.
  3. 제2항에 있어서, 상기 처리실 내의 압력은 400 mTorr 이상 600 mTorr 이하(53.3 Pa 이상 80.0 Pa 이하)인 것을 특징으로 하는 표면 평탄화 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 혼합 가스에서의 아르곤 가스의 유량비는 70% 이상 95% 이하인 것을 특징으로 하는 표면 평탄화 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 고주파 전력의 주파수는 27 MHz 이상 60 MHz 이하인 것을 특징으로 하는 표면 평탄화 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 고주파 전력의 출력은 500 W 이상인 것을 특징으로 하는 표면 평탄화 방법.
  7. 제6항에 있어서, 상기 고주파 전력의 출력은 800 W 이상인 것을 특징으로 하는 표면 평탄화 방법.
  8. 처리실 내에서 폴리실리콘층을 표면에 갖는 기판의 표면 평탄화 방법으로서,
    상기 처리실 내에 산소 가스 및 헬륨 가스를 포함하는 혼합 가스를 도입하고,
    상기 처리실 내에 고주파 전력을 인가하여 상기 도입된 혼합 가스를 여기하여 플라즈마를 생성하고,
    상기 생성된 플라즈마 중의 양이온에 의해 상기 기판의 표면을 스퍼터링하는 표면 평탄화 방법에 있어서,
    상기 처리실 내의 압력은 100 mTorr 이상 800 mTorr 이하이고,
    상기 혼합 가스에서의 헬륨 가스의 유량비는 50% 이상 95% 이하이고,
    상기 고주파 전력의 주파수는 13 MHz 이상 100 MHz 이하인 것을 특징으로 하는 표면 평탄화 방법.
  9. 제8항에 있어서, 상기 처리실 내의 압력은 400 mTorr 이상 800 mTorr 이하인 것을 특징으로 하는 표면 평탄화 방법.
  10. 제9항에 있어서, 상기 처리실 내의 압력은 400 mTorr 이상 600 mTorr 이하인 것을 특징으로 하는 표면 평탄화 방법.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서, 상기 혼합 가스에서의 헬륨 가스의 유량비는 70% 이상 95% 이하인 것을 특징으로 하는 표면 평탄화 방법.
  12. 제8항 내지 제10항 중 어느 한 항에 있어서, 상기 고주파 전력의 주파수는 27 MHz 이상 60 MHz 이하인 것을 특징으로 하는 표면 평탄화 방법.
  13. 제8항 내지 제10항 중 어느 한 항에 있어서, 상기 고주파 전력의 출력은 500 W 이상인 것을 특징으로 하는 표면 평탄화 방법.
  14. 제13항에 있어서, 상기 고주파 전력의 출력은 800 W 이상인 것을 특징으로 하는 표면 평탄화 방법.
KR1020110021018A 2010-03-10 2011-03-09 표면 평탄화 방법 KR101828082B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-052956 2010-03-10
JP2010052956A JP5551946B2 (ja) 2010-03-10 2010-03-10 表面平坦化方法

Publications (2)

Publication Number Publication Date
KR20110102243A true KR20110102243A (ko) 2011-09-16
KR101828082B1 KR101828082B1 (ko) 2018-02-09

Family

ID=44558911

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110021018A KR101828082B1 (ko) 2010-03-10 2011-03-09 표면 평탄화 방법

Country Status (4)

Country Link
US (1) US20110220492A1 (ko)
JP (1) JP5551946B2 (ko)
KR (1) KR101828082B1 (ko)
TW (1) TWI540633B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783582B (zh) * 2016-12-22 2020-01-03 武汉华星光电技术有限公司 多晶硅薄膜处理方法、薄膜晶体管、阵列基板及显示面板
CN107910255A (zh) * 2017-11-03 2018-04-13 武汉新芯集成电路制造有限公司 一种提高晶圆界面悬挂键键合的方法
JP7378276B2 (ja) * 2019-11-12 2023-11-13 東京エレクトロン株式会社 プラズマ処理装置
CN114703461B (zh) * 2022-04-12 2024-03-15 浙江水晶光电科技股份有限公司 一种化合物薄膜及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4339300A (en) * 1977-07-25 1982-07-13 Noble Lowell A Process for smoothing surfaces of crystalline materials
US4214946A (en) * 1979-02-21 1980-07-29 International Business Machines Corporation Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant
US4465552A (en) * 1983-08-11 1984-08-14 Allied Corporation Method of selectively etching silicon dioxide with SF6 /nitriding component gas
US6190233B1 (en) * 1997-02-20 2001-02-20 Applied Materials, Inc. Method and apparatus for improving gap-fill capability using chemical and physical etchbacks
US6207483B1 (en) * 2000-03-17 2001-03-27 Taiwan Semiconductor Manufacturing Company Method for smoothing polysilicon gate structures in CMOS devices
US6740593B2 (en) * 2002-01-25 2004-05-25 Micron Technology, Inc. Semiconductor processing methods utilizing low concentrations of reactive etching components
US7160813B1 (en) * 2002-11-12 2007-01-09 Novellus Systems, Inc. Etch back process approach in dual source plasma reactors
KR100756095B1 (ko) * 2003-05-02 2007-09-05 동경 엘렉트론 주식회사 처리가스도입기구 및 플라즈마처리장치
US20090053903A1 (en) * 2004-08-31 2009-02-26 Tokyo Electron Limited Silicon oxide film forming method, semiconductor device manufacturing method and computer storage medium
KR100950470B1 (ko) * 2007-06-22 2010-03-31 주식회사 하이닉스반도체 반도체 메모리소자의 스토리지전극 형성방법

Also Published As

Publication number Publication date
TW201207930A (en) 2012-02-16
TWI540633B (zh) 2016-07-01
KR101828082B1 (ko) 2018-02-09
US20110220492A1 (en) 2011-09-15
JP5551946B2 (ja) 2014-07-16
JP2011187799A (ja) 2011-09-22

Similar Documents

Publication Publication Date Title
CN106992121B (zh) 等离子体蚀刻方法
EP2469582B1 (en) Substrate processing method
US8685267B2 (en) Substrate processing method
JP6498022B2 (ja) エッチング処理方法
US8524331B2 (en) Substrate processing method
US20160351407A1 (en) Etching method
US8404595B2 (en) Plasma processing method
JP5171683B2 (ja) プラズマ処理方法
JP5238556B2 (ja) 基板処理方法
US9165784B2 (en) Substrate processing method and storage medium
JP2016197680A (ja) エッチング方法
KR101718170B1 (ko) 기판 처리 방법
US8778206B2 (en) Substrate processing method and storage medium
KR101828082B1 (ko) 표면 평탄화 방법
US20070275564A1 (en) Etching method and storage medium
US7655572B2 (en) Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, control program and computer storage medium
JP2010114362A (ja) パーティクル付着抑制方法及び基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant