JP2011187799A - 表面平坦化方法 - Google Patents

表面平坦化方法 Download PDF

Info

Publication number
JP2011187799A
JP2011187799A JP2010052956A JP2010052956A JP2011187799A JP 2011187799 A JP2011187799 A JP 2011187799A JP 2010052956 A JP2010052956 A JP 2010052956A JP 2010052956 A JP2010052956 A JP 2010052956A JP 2011187799 A JP2011187799 A JP 2011187799A
Authority
JP
Japan
Prior art keywords
polysilicon layer
frequency power
mtorr
less
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010052956A
Other languages
English (en)
Other versions
JP5551946B2 (ja
Inventor
Hidetoshi Hanaoka
秀敏 花岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2010052956A priority Critical patent/JP5551946B2/ja
Priority to US13/041,485 priority patent/US20110220492A1/en
Priority to KR1020110021018A priority patent/KR101828082B1/ko
Priority to TW100108094A priority patent/TWI540633B/zh
Publication of JP2011187799A publication Critical patent/JP2011187799A/ja
Application granted granted Critical
Publication of JP5551946B2 publication Critical patent/JP5551946B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02065—Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Plasma Technology (AREA)

Abstract

【課題】表面のポリシリコン層の膜厚を維持して基板の表面を平坦化することができる表面平坦化方法を提供する。
【解決手段】基板処理装置のチャンバ内においてポリシリコン層４０を表面に有するウエハＷの表面を平坦化する際、ウエハＷをチャンバ内のサセプタに載置し、チャンバ内の圧力を１００ｍＴｏｒｒ以上乃至８００ｍＴｏｒｒ以下のいずれかに設定し、酸素ガス及びアルゴンガスの混合ガスにおけるアルゴンガスの流量比を５０％以上乃至９５％以下のいずれかに設定してチャンバ内部へ導入し、周波数が１３ＭＨｚ以上乃至１００ＭＨｚ以下のいずれかに設定されているプラズマ生成用の高周波電力をサセプタに印加して導入された混合ガスを励起し、プラズマを生じさせ、生じたプラズマ中の酸素の陽イオン４３やアルゴンの陽イオン４４によってウエハＷの表面をスパッタする。
【選択図】図２

Description

本発明は、ポリシリコン層を表面に有する基板の表面平坦化方法に関する。
半導体デバイスが製造される基板としてのウエハは表面に特に純度の高いシリコン層（ポリシリコン層）を有するが、通常、図４（Ａ）に示すように、ポリシリコン層４０は微小な凹凸を有する。半導体デバイスの微細化がさらに進むと、ポリシリコン層４０の凹凸はトランジスタのゲートの性能を悪化させるおそれがあるため、トランジスタのゲートを形成する前にポリシリコン層の凹凸を除去する技術、即ち、ウエハの表面を平坦化する技術が開発されている。
このような平坦化技術として、例えば、酸素のプラズマを用いてウエハの表面をエッチングする方法が知られている。この方法では、酸素ガス及びフッ素含有ガスの混合ガスからプラズマを生じさせ、該プラズマ中の酸素やフッ素の陽イオン４１によってポリシリコン層４０をスパッタする（図４（Ｂ））（例えば、特許文献１参照。）。このとき、陽イオン４１はポリシリコン層４０の凸部を優先的にエッチングし、その結果、ポリシリコン層４０が平坦化される。
特開２００１−１６０５５１号公報
しかしながら、上述した方法ではプラズマが生じる処理室内の圧力が数ｍＴｏｒｒ程度であり、比較的真空に近いため、ウエハの表面に沿って比較的厚いシース４２、例えば、厚さが１ｃｍ程度のシース４２が発生する。したがって、該シース４２を通過する陽イオン４１は充分に加速されてポリシリコン層４０をスパッタするため、該ポリシリコン層４０のエッチング量が多くなり、図４（Ｃ）に示すように、ポリシリコン層４０の膜厚が減少するという問題がある。また、この方法では、酸素のプラズマが存在しているので、平坦化中にポリシリコン層４０の表面には酸化層が形成されるが、この酸化層も陽イオン４１のスパッタによってエッチングされ、該酸化層がポリシリコン層４０の膜厚維持に寄与することがない。
本発明の目的は、表面のポリシリコン層の膜厚を維持して基板の表面を平坦化することができる表面平坦化方法を提供することにある。
上記目的を達成するために、請求項１記載の表面平坦化方法は、処理室内においてポリシリコン層を表面に有する基板の表面平坦化方法であって、前記処理室内に酸素ガス及びアルゴンガスからなる混合ガスを導入し、前記処理室内に高周波電力を印加して前記導入された混合ガスを励起し、プラズマを生じさせ、前記生じたプラズマ中の陽イオンによって前記基板の表面をスパッタする表面平坦化方法において、前記処理室内の圧力は１００ｍＴｏｒｒ以上且つ８００ｍＴｏｒｒ以下（１３．３Ｐａ以上且つ１０６．６Ｐａ以下）であり、前記混合ガスにおけるアルゴンガスの流量比は５０％以上且つ９５％以下であり、前記高周波電力の周波数は１３ＭＨｚ以上且つ１００ＭＨｚ以下であることを特徴とする。
請求項２記載の表面平坦化方法は、請求項１記載の表面平坦化方法において、前記処理室内の圧力は４００ｍＴｏｒｒ以上且つ８００ｍＴｏｒｒ以下（５３．３Ｐａ以上且つ１０６．６Ｐａ以下）であることを特徴とする。
請求項３記載の表面平坦化方法は、請求項２記載の表面平坦化方法において、前記処理室内の圧力は４００ｍＴｏｒｒ以上且つ６００ｍＴｏｒｒ以下（５３．３Ｐａ以上且つ８０．０Ｐａ以下）であることを特徴とする。
請求項４記載の表面平坦化方法は、請求項１乃至３のいずれか１項に記載の表面平坦化方法において、前記混合ガスにおけるアルゴンガスの流量比は７０％以上且つ９５％以下であることを特徴とする。
請求項５記載の表面平坦化方法は、請求項１乃至４のいずれか１項に記載の表面平坦化方法において、前記高周波電力の周波数は２７ＭＨｚ以上且つ６０ＭＨｚ以下であることを特徴とする。
請求項６記載の表面平坦化方法は、請求項１乃至５のいずれか１項に記載の表面平坦化方法において、前記高周波電力の出力は５００Ｗ以上であることを特徴とする。
請求項７記載の表面平坦化方法は、請求項６記載の表面平坦化方法において、前記高周波電力の出力は８００Ｗ以上であることを特徴とする。
上記目的を達成するために、請求項８記載の表面平坦化方法は、処理室内においてポリシリコン層を表面に有する基板の表面平坦化方法であって、前記処理室内に酸素ガス及びヘリウムガスからなる混合ガスを導入し、前記処理室内に高周波電力を印加して前記導入された混合ガスを励起し、プラズマを生じさせ、前記生じたプラズマ中の陽イオンによって前記基板の表面をスパッタする表面平坦化方法において、前記処理室内の圧力は１００ｍＴｏｒｒ以上且つ８００ｍＴｏｒｒ以下であり、前記混合ガスにおけるヘリウムガスの流量比は５０％以上且つ９５％以下であり、前記高周波電力の周波数は１３ＭＨｚ以上且つ１００ＭＨｚ以下であることを特徴とする。
請求項９記載の表面平坦化方法は、請求項８記載の表面平坦化方法において、前記処理室内の圧力は４００ｍＴｏｒｒ以上且つ８００ｍＴｏｒｒ以下であることを特徴とする。
請求項１０記載の表面平坦化方法は、請求項９記載の表面平坦化方法において、前記処理室内の圧力は４００ｍＴｏｒｒ以上且つ６００ｍＴｏｒｒ以下であることを特徴とする。
請求項１１記載の表面平坦化方法は、請求項８乃至１０のいずれか１項に記載の表面平坦化方法において、前記混合ガスにおけるヘリウムガスの流量比は７０％以上且つ９５％以下であることを特徴とする。
請求項１２記載の表面平坦化方法は、請求項８乃至１１のいずれか１項に記載の表面平坦化方法において、前記高周波電力の周波数は２７ＭＨｚ以上且つ６０ＭＨｚ以下であることを特徴とする。
請求項１３記載の表面平坦化方法は、請求項８乃至１２のいずれか１項に記載の表面平坦化方法において、前記高周波電力の出力は５００Ｗ以上であることを特徴とする。
請求項１４記載の表面平坦化方法は、請求項１３記載の表面平坦化方法において、前記高周波電力の出力は８００Ｗ以上であることを特徴とする。
本発明の第１の態様によれば、処理室内の圧力は１００ｍＴｏｒｒ以上となるため、処理室内の基板の表面に沿って生じるシースは比較的薄く、該シースを通過する酸素やアルゴンの陽イオンはさほど加速されないため、ポリシリコン層の過剰なエッチングを防止することができ、且つ、処理室内の圧力は８００ｍＴｏｒｒ以下となるため、シースの不発生を防止して酸素やアルゴンの陽イオンがポリシリコン層をスパッタしなくなるのを防止し、ポリシリコン層の凸部が除去されないのを防止できる。
また、混合ガスにおけるアルゴンガスの流量比は５０％以上となるため、混合ガスのプラズマ化を促進して酸素やアルゴンの陽イオンを所定量以上生じさせることができ、もって、ポリシリコン層の凸部が除去されないのを防止することができ、且つ、混合ガスにおけるアルゴンガスの流量比は９５％以下となるため、一定量以上の酸素のプラズマを生じさせることができ、もって、ポリシリコン層の表面の酸化を確実に行うことができる。
さらに、高周波電力の周波数は１３ＭＨｚ以上となるため、印加された高周波電力に起因して生じる直流バイアス電圧が高くなるのを防止して必要以上の酸素やアルゴンの陽イオンを基板に引き込むのを防止し、ポリシリコン層の過剰なエッチングを防止できるとともに、高周波電力の周波数は１００ＭＨｚ以下となるため、直流バイアス電圧の不発生を防止して酸素やアルゴンの陽イオンがポリシリコン層をスパッタしなくなるのを防止し、ポリシリコン層の凸部が除去されないのを防止できる。
その結果、ポリシリコン層の凸部が充分に除去されながらも、ポリシリコン層が過剰にエッチングされず、且つポリシリコン層の表面には酸化層が形成されるので、ポリシリコン層の膜厚を維持して基板の表面を平坦化することができる。
本発明の第２の態様によれば、処理室内の圧力は１００ｍＴｏｒｒ以上且つ８００ｍＴｏｒｒ以下となるため、処理室内の基板の表面に沿って生じるシースは比較的薄く、該シースを通過する酸素の陽イオンはさほど加速されないため、ポリシリコン層の過剰なエッチングを防止することができ、且つ、処理室内の圧力は８００ｍＴｏｒｒ以下となるため、シースの不発生を防止して酸素の陽イオンがポリシリコン層をスパッタしなくなるのを防止し、ポリシリコン層の凸部が除去されないのを防止できる。
また、混合ガスにおけるヘリウムガスの流量比は５０％以上となるため、プラズマを活性化してプラズマのエネルギを高めることでき、もって、ポリシリコン層の凸部が除去されないのを防止することができ、且つ、混合ガスにおけるヘリウムガスの流量比は９５％以下となるため、一定量以上の酸素のプラズマを生じさせることができ、もって、ポリシリコン層の表面の酸化を確実に行うことができる。
さらに、高周波電力の周波数は１３ＭＨｚ以上となるため、印加された高周波電力に起因して生じる直流バイアス電圧が高くなるのを防止して必要以上の酸素の陽イオンを基板に引き込むのを防止し、ポリシリコン層の過剰なエッチングを防止できるとともに、高周波電力の周波数は１００ＭＨｚ以下となるため、直流バイアス電圧の不発生を防止して酸素の陽イオンがポリシリコン層をスパッタしなくなるのを防止し、ポリシリコン層の凸部が除去されないのを防止できる。
その結果、ポリシリコン層の凸部が充分に除去されながらも、ポリシリコン層が過剰にエッチングされず、且つポリシリコン層の表面には酸化層が形成されるので、ポリシリコン層の膜厚を維持して基板の表面を平坦化することができる。
本発明の第１の実施の形態に係る表面平坦化方法を実行する基板処理装置の構成を概略的に示す図である。 本実施の形態に係る表面平坦化方法を示す工程図である。 本発明の第２の実施の形態に係る表面平坦化方法を示す工程図である。 従来の表面平坦化方法を示す工程図である。
以下、本発明の実施の形態について図面を参照しながら説明する。
まず、本発明の第１の実施の形態に係る表面平坦化方法を実行する基板処理装置について説明する。
図１は、本実施の形態に係る表面平坦化方法を実行する基板処理装置の構成を概略的に示す図である。本基板処理装置は、基板としての半導体デバイス用のウエハ（以下、単に「ウエハ」という。）にプラズマエッチング処理を施す。
図１において、基板処理装置１０は、例えば、直径が３００ｍのウエハＷを収容するチャンバ１１を有し、該チャンバ１１内には半導体デバイス用のウエハＷを載置する円柱状のサセプタ１２が配置されている。基板処理装置１０では、チャンバ１１の内側壁とサセプタ１２の側面とによって側方排気路１３が形成される。この側方排気路１３の途中には排気プレート１４が配置される。
排気プレート１４は多数の貫通孔を有する板状部材であり、チャンバ１１内部を上部と下部に仕切る仕切り板として機能する。排気プレート１４によって仕切られたチャンバ１１内部の上部（以下、「処理室」という。）１５には後述するようにプラズマが発生する。また、チャンバ１１内部の下部（以下、「排気室（マニホールド）」という。）１６にはチャンバ１１内のガスを排出する排気管１７が接続される。排気プレート１４は処理室１５に発生するプラズマを捕捉又は反射してマニホールド１６への漏洩を防止する。
排気管１７にはＴＭＰ（Turbo Molecular Pump）及びＤＰ（Dry Pump）（ともに図示しない）が接続され、これらのポンプはチャンバ１１内を真空引きして減圧する。なお、チャンバ１１内の圧力はＡＰＣバルブ（図示しない）によって制御される。
チャンバ１１内のサセプタ１２には第１の高周波電源１８が第１の整合器１９を介して接続され、且つ第２の高周波電源２０が第２の整合器２１を介して接続されており、第１の高周波電源１８は比較的低い周波数、例えば、２ＭＨｚのイオン引き込み用の高周波電力をサセプタ１２に印加し、第２の高周波電源２０は比較的高い周波数、例えば、６０ＭＨｚのプラズマ生成用の高周波電力をサセプタ１２に印加する。これにより、サセプタ１２は電極として機能する。また、第１の整合器１９及び第２の整合器２１は、サセプタ１２からの高周波電力の反射を低減して高周波電力のサセプタ１２への印加効率を最大にする。
サセプタ１２の上部は、大径の円柱の先端から小径の円柱が同心軸に沿って突出している形状を呈し、該上部には小径の円柱を囲うように段差が形成される。小径の円柱の先端には静電電極板２２を内部に有するセラミックスからなる静電チャック２３が配置されている。静電電極板２２には直流電源２４が接続されており、静電電極板２２に正の直流電圧が印加されると、ウエハＷにおける静電チャック２３側の面（以下、「裏面」という。）には負電位が発生して静電電極板２２及びウエハＷの裏面の間に電位差が生じ、該電位差に起因するクーロン力又はジョンソン・ラーベック力により、ウエハＷは静電チャック２３に吸着保持される。
また、サセプタ１２の上部には、静電チャック２３に吸着保持されたウエハＷを囲うように、フォーカスリング２５がサセプタ１２の上部における段差へ載置される。フォーカスリング２５はシリコン（Ｓｉ）からなる。すなわち、フォーカスリング２５は半導電体からなるので、プラズマの分布域をウエハＷ上だけでなく該フォーカスリング２５上まで拡大してウエハＷの周縁部上におけるプラズマの密度を該ウエハＷの中央部上におけるプラズマの密度と同程度に維持する。これにより、ウエハＷの全面に施されるプラズマエッチング処理の均一性を確保する。
チャンバ１１の天井部には、サセプタ１２と対向するようにシャワーヘッド２６が配置される。シャワーヘッド２６は、上部電極板２７と、該上部電極板２７を着脱可能に釣支するクーリングプレート２８と、該クーリングプレート２８を覆う蓋体２９とを有する。上部電極板２７は厚み方向に貫通する多数のガス孔３０を有する円板状部材からなり、半導電体であるシリコンによって構成される。また、クーリングプレート２８の内部にはバッファ室３１が設けられ、このバッファ室３１には処理ガス導入管３２が接続されており、処理ガス導入管３２は処理ガス供給装置３３に接続されている。
処理ガス供給装置３３は、例えば、酸素ガス及びアルゴンガスの流量比を適切に調整して混合ガスを生成し、該混合ガスを処理ガス導入管３２、バッファ室３１及びガス孔３０を介して処理室１５内部へ導入する。
基板処理装置１０では、処理室１５内部へ導入された処理ガスが第２の高周波電源２０からサセプタ１２を介して処理室１５内部へ印加されたプラズマ生成用の高周波電力によって励起されてプラズマとなる。該プラズマ中のイオンは、第１の高周波電源１８がサセプタ１２に印加するイオン引き込み用の高周波電力によってウエハＷに向けて引きこまれ、該ウエハＷにプラズマエッチング処理を施す。
ところで、図４（Ａ）に示すようなポリシリコン層４０を表面に有するウエハＷについて、本発明者は、ポリシリコン層４０の膜厚を維持してウエハＷの表面を平坦化する方法を見出すべく、各種実験を行ったところ、酸素ガス及びアルゴンガスからなる混合ガスからプラズマを所定の条件の下で生じさせ、該プラズマを用いてウエハＷを処理すれば、ポリシリコン層４０の膜厚を維持してウエハＷの表面を平坦化することができることを見出した。
具体的には、本発明者は、チャンバ１１内の圧力を１００ｍＴｏｒｒ以上且つ８００ｍＴｏｒｒ以下、好ましくは、４００ｍＴｏｒｒ以上且つ８００ｍＴｏｒｒ以下、より好ましくは、４００ｍＴｏｒｒ以上且つ６００ｍＴｏｒｒ以下に設定し、混合ガスにおけるアルゴンガスの流量比を５０％以上且つ９５％以下、好ましくは、７０％以上且つ９５％以下に設定し、イオン引き込み用の高周波電力を印加することなく、プラズマ生成用の高周波電力の周波数を１３ＭＨｚ以上且つ１００ＭＨｚ以下、好ましくは、２７ＭＨｚ以上且つ６０ＭＨｚ以下に設定し、且つプラズマ生成用の高周波電力の出力を５００Ｗ以上乃至２０００Ｗ以下、好ましくは、８００Ｗ以上乃至１７００Ｗ以下に設定すれば、ポリシリコン層４０の膜厚を維持してウエハＷの表面を平坦化することができることを見出した。
上述した条件の下で酸素ガス及びアルゴンガスからなる混合ガスからプラズマを生じさせると、ポリシリコン層４０の膜厚を維持してウエハＷの表面を平坦化することができる理由については明りょうに説明するのが困難であるが、鋭意研究の結果、本発明者は以下に説明する仮説を類推するに至った。
まず、チャンバ１１内の圧力が低すぎると、ウエハＷの表面に沿って生じるシースは厚くなり、該シースを通過する酸素やアルゴンの陽イオンが充分以上に加速されるため、酸素やアルゴンの陽イオンのスパッタによるポリシリコン層４０のエッチング量が増加し、ポリシリコン層４０が薄くなりすぎてしまう。
しかしながら、チャンバ１１内の圧力が１００ｍＴｏｒｒ以上であれば、シースは比較的薄くなり、該シースを通過する酸素やアルゴンの陽イオンはさほど加速されないため、酸素やアルゴンの陽イオンのスパッタによるポリシリコン層４０のエッチングを抑制することができる。そして、チャンバ１１内の圧力が４００ｍＴｏｒｒ以上であれば、よりシースを薄くすることができ、もって、ポリシリコン層４０のエッチングをより抑制することができるとともに、直流バイアス電圧（Ｖｄｃ）が低い値、例えば、５０Ｖ近傍で安定するので、酸素やアルゴンの陽イオンのポリシリコン層４０への引き込みを抑制することができ、ポリシリコン層４０のエッチングをさらに抑制することができる。
また、チャンバ１１内の圧力が高すぎると、シースが発生しなくなり、酸素やアルゴンの陽イオンが充分以上に加速されないため、酸素やアルゴンの陽イオンがポリシリコン層４０に到達せず、また、到達してもこれらの陽イオンは加速されていないため、ポリシリコン層４０をエッチングすることができない。
しかしながら、チャンバ１１内の圧力が８００ｍＴｏｒｒ以下であれば、シースの不発生を防止することができ、該シースによって酸素やアルゴンの陽イオンを適度に加速することができるため、酸素やアルゴンの陽イオンがポリシリコン層をスパッタしなくなるのを防止し、ポリシリコン層４０がエッチングされないのを防止できる。
混合ガスにおけるアルゴンガスの流量比が少なすぎると、混合ガスのプラズマ化が促進されず、酸素やアルゴンの陽イオンがさほど生じないので、結果としてポリシリコン層４０が殆どエッチングされない。
しかしながら、混合ガスにおけるアルゴンガスの流量比が５０％以上であれば、アルゴンガスの存在によって混合ガスのプラズマ化が促進され（結果として、チャンバ１１内の電子密度が上昇する。）、酸素やアルゴンの陽イオンが充分に生じ、ポリシリコン層４０がエッチングされないのを防止できる。そして、混合ガスにおけるアルゴンガスの流量比が７０％以上であれば、混合ガスのプラズマ化をより促進することができる。
また、混合ガスにおけるアルゴンガスの流量比が多すぎると、酸素のプラズマが殆ど発生せず、ポリシリコン層４０の表面に酸化層を形成することができない。しかしながら、混合ガスにおけるアルゴンガスの流量比が９５％以下であれば、一定量以上の酸素のプラズマを生じさせることができ、もって、ポリシリコン層４０の表面に酸化層を形成することができる。
イオン引き込み用の高周波電力を印加しない場合、プラズマ生成用の高周波電力の周波数が低すぎると、該高周波電力によってサセプタ１２に生じるセルフバイアス電圧（直流バイアス電圧）が高くなり、必要以上の酸素やアルゴンの陽イオンがウエハＷに引き込まれ、酸素やアルゴンの陽イオンのスパッタによるポリシリコン層４０のエッチング量が増加し、ポリシリコン層４０が薄くなりすぎてしまう。
しかしながら、プラズマ生成用の高周波電力の周波数が１３ＭＨｚ以上であれば、直流バイアス電圧が高くなるのを防止でき、必要以上の酸素やアルゴンの陽イオンがウエハＷに引き込まれるのを防止してポリシリコン層４０の過剰なエッチングを防止できる。そして、プラズマ生成用の高周波電力の周波数が２７ＭＨｚ以上であれば、必要充分な酸素やアルゴンの陽イオンのみをウエハＷに引き込むことができ、もって、ポリシリコン層４０の過剰なエッチングを確実に防止できる。
また、プラズマ生成用の高周波電力の周波数が高すぎると、直流バイアス電圧が生じず、酸素やアルゴンの陽イオンがウエハＷに引き込まれないので、ポリシリコン層４０が殆どエッチングされない。
しかしながら、プラズマ生成用の高周波電力の周波数が１００ＭＨｚ以下であれば、直流バイアス電圧の不発生を防止して酸素やアルゴンの陽イオンをウエハＷに引き込むことができ、もって、ポリシリコン層４０がエッチングされないのを防止できる。そして、プラズマ生成用の高周波電力の周波数が６０ＭＨｚ以下であれば、直流バイアス電圧の不発生を確実に防止できる。
プラズマ生成用の高周波電力の出力が小さければ、混合ガスのプラズマ化が促進されず、結果としてポリシリコン層４０が殆どエッチングされない。
しかしながら、プラズマ生成用の高周波電力の出力が５００Ｗ以上であれば、混合ガスのプラズマ化が促進され、ポリシリコン層４０がエッチングされないのを防止できる。そして、プラズマ生成用の高周波電力の出力が８００Ｗ以上であれば、混合ガスのプラズマ化をより促進することができる。
また、プラズマ生成用の高周波電力の出力が大きければ、直流バイアス電圧（Ｖｄｃ）が高まり、アルゴンの陽イオンのスパッタによるポリシリコン層４０のエッチング量が増加し、ポリシリコン層４０が薄くなりすぎてしまう。
しかしながら、プラズマ生成用の高周波電力の出力が２０００Ｗ以下であれば、直流バイアス電圧（Ｖｄｃ）が極端に高くなるのを防ぎ、例えば、１４０Ｖ以下に留めることができ、ポリシリコン層４０の過剰なエッチングを抑制することができる。なお、プラズマ生成用の高周波電力の出力が１７００Ｗ以下であれば、直流バイアス電圧（Ｖｄｃ）を１２０Ｖ以下に留めることができる。
本発明は上記知見に基づくものである。
次に、本実施の形態に係る表面平坦化方法について説明する。
図２は、本実施の形態に係る表面平坦化方法を示す工程図である。
図２において、まず、表面にポリシリコン層４０を有するウエハＷをチャンバ１１内のサセプタ１２上に載置し、静電チャック２３によって吸着保持させる（図２（Ａ））。
次いで、排気管１７によってチャンバ１１内を減圧し、ＡＰＣバルブによってチャンバ１１内の圧力を１００ｍＴｏｒｒ以上乃至８００ｍＴｏｒｒ以下のいずれかに設定し、処理ガス供給装置３３によって酸素ガス及びアルゴンガスの混合ガスを生成し、該混合ガスにおけるアルゴンガスの流量比を５０％以上乃至９５％以下のいずれかに設定し、シャワーヘッド２６から該混合ガスを処理室１５内部へ導入する。
次いで、イオン引き込み用の高周波電力を印加することなく、プラズマ生成用の高周波電力をサセプタ１２へ印加する。ここで、プラズマ生成用の高周波電力の周波数を１３ＭＨｚ以上乃至１００ＭＨｚ以下のいずれかに設定し、且つプラズマ生成用の高周波電力の出力を５００Ｗ以上乃至２０００Ｗ以下のいずれかに設定する。
このとき、混合ガスから酸素やアルゴンのプラズマが生じ、該プラズマ中の酸素の陽イオン４３やアルゴンの陽イオン４４は、サセプタ１２に生じたセルフバイアス電圧としての直流バイアス電圧やウエハＷの表面に生じた比較的薄いシース４５によってポリシリコン層４０に引き込まれて該ポリシリコン層４０の凸部を優先的にエッチングしてポリシリコン層４０を平坦化する。また、酸素のプラズマがポリシリコン層４０の表面に酸化層４６を形成する（図２（Ｂ））。
次いで、所定の時間が経過すると、混合ガスの処理室１５内部への導入を中止し、プラズマ生成用の高周波電力の印加を中止し、チャンバ１１内の圧力制御を中止して本処理を終了する。このとき、ポリシリコン層４０の凸部は除去されて該ポリシリコン層４０は平坦化されている。また、ポリシリコン層４０の表面には所定の厚さの酸化層４６が形成されており、平坦化後のポリシリコン層４０の厚さと酸化層４６の厚さとの合計値は、平坦化前のポリシリコン層４０の厚さと殆ど変わらない。
本実施の形態に係る表面平坦化方法によれば、チャンバ１１内の圧力が１００ｍＴｏｒｒ以上乃至８００ｍＴｏｒｒ以下のいずれかに設定され、処理室１５内部へ導入される酸素ガス及びアルゴンガスの混合ガスにおけるアルゴンガスの流量比が５０％以上乃至９５％以下のいずれかに設定され、イオン引き込み用の高周波電力が印加されることなく、サセプタ１２へ印加されるプラズマ生成用の高周波電力の周波数が１３ＭＨｚ以上乃至１００ＭＨｚ以下のいずれかに設定され、且つその出力が５００Ｗ以上乃至２０００Ｗ以下のいずれかに設定されるので、ポリシリコン層４０の凸部が充分に除去されながらも、ポリシリコン層４０が過剰にエッチングされず、且つポリシリコン層４０には酸化層４６が形成される。その結果、ポリシリコン層４０の膜厚を維持してウエハＷの表面を平坦化することができる。
また、本実施の形態に係る表面平坦化方法では、１つのチャンバ１１においてポリシリコン層４０の平坦化と酸化層４６の形成とを同時に行うことができ、処理の効率化を図ることができる。
特に、本実施の形態に係る表面平坦化方法では、ゲートの下地に相当するポリシリコン層４０を平坦化できるとともに、ゲート酸化膜に相当する酸化層４６を形成することができる。また、用いるガスが酸素ガスやアルゴンガス等の安定したガスであるため、絶縁不要等の要因となる反応生成物が生成されない。したがって、トランジスタの製造に好適である。
次に、本発明の第２の実施の形態に係る表面平坦化方法について説明する。
本発明者は、上述した第１の実施の形態に係る表面平坦化方法を見出した後、ポリシリコン層４０の膜厚を維持してウエハＷの表面を平坦化する他の方法を見出すべく、更に各種実験を行ったところ、酸素ガス及びヘリウムガスからなる混合ガスからプラズマを所定の条件の下で生じさせ、該プラズマを用いてウエハＷを処理すれば、ポリシリコン層４０の膜厚を維持してウエハＷの表面を平坦化することができることを見出した。
具体的には、本発明者は、チャンバ１１内の圧力を１００ｍＴｏｒｒ以上且つ８００ｍＴｏｒｒ以下、好ましくは、４００ｍＴｏｒｒ以上且つ８００ｍＴｏｒｒ以下、より好ましくは、６００ｍＴｏｒｒ以上且つ８００ｍＴｏｒｒ以下に設定し、混合ガスにおけるヘリウムガスの流量比を５０％以上且つ９５％以下、好ましくは、７０％以上且つ９５％以下に設定し、イオン引き込み用の高周波電力を印加することなく、プラズマ生成用の高周波電力の周波数を１３ＭＨｚ以上且つ１００ＭＨｚ以下、好ましくは、２７ＭＨｚ以上且つ６０ＭＨｚ以下に設定し、且つプラズマ生成用の高周波電力の出力を５００Ｗ以上乃至２０００Ｗ以下、好ましくは、８００Ｗ以上乃至１７００Ｗ以下に設定すれば、ポリシリコン層４０の膜厚を維持してウエハＷの表面を平坦化することができることを見出した。
上述した条件の下で酸素ガス及びヘリウムガスからなる混合ガスからプラズマを生じさせると、ポリシリコン層４０の膜厚を維持してウエハＷの表面を平坦化することができる理由については明りょうに説明するのが困難であるが、鋭意研究の結果、本発明者は以下に説明する仮説を類推するに至った。
なお、第１の実施の形態における仮説と同様の仮説についてはその説明を省略する。また、本実施の形態においてヘリウムの陽イオンもシースによって加速されてポリシリコン層４０をスパッタするが、分子量が小さく、殆どエッチングに寄与しないので、以下の仮説においてヘリウムの陽イオンの挙動についてはその説明を省略する。
混合ガスにおけるヘリウムガスの流量比が少なすぎると、プラズマのエネルギを高めることができず（結果として、チャンバ１１内の電子温度が余り上昇しない。）、高いエネルギの酸素の陽イオンでポリシリコン層４０をスパッタすることができない。その結果、ポリシリコン層４０が殆どエッチングされない。
しかしながら、混合ガスにおけるヘリウムガスの流量比が５０％以上であれば、ヘリウムガスの存在によってプラズマを活性化してプラズマのエネルギを高めることができ（結果として、チャンバ１１内の電子密度が上昇する。）、高いエネルギの酸素の陽イオンでポリシリコン層４０をスパッタすることができる。その結果、ポリシリコン層４０がエッチングされないのを防止できる。そして、混合ガスにおけるヘリウムガスの流量比が７０％以上であれば、さらにプラズマのエネルギを高めることができる。
本発明は上記知見に基づくものである。
次に、本実施の形態に係る表面平坦化方法について説明する。
図３は、本実施の形態に係る表面平坦化方法を示す工程図である。
図３において、まず、表面にポリシリコン層４０を有するウエハＷをチャンバ１１内のサセプタ１２上に載置し、静電チャック２３によって吸着保持させる（図３（Ａ））。
次いで、排気管１７によってチャンバ１１内を減圧し、ＡＰＣバルブによってチャンバ１１内の圧力を１００ｍＴｏｒｒ以上乃至８００ｍＴｏｒｒ以下のいずれかに設定し、処理ガス供給装置３３によって酸素ガス及びヘリウムガスの混合ガスを生成し、該混合ガスにおけるヘリウムガスの流量比を５０％以上乃至９５％以下のいずれかに設定し、シャワーヘッド２６から該混合ガスを処理室１５内部へ導入する。
次いで、イオン引き込み用の高周波電力を印加することなく、プラズマ生成用の高周波電力をサセプタ１２へ印加する。ここで、プラズマ生成用の高周波電力の周波数を１３ＭＨｚ以上乃至１００ＭＨｚ以下のいずれかに設定し、且つプラズマ生成用の高周波電力の出力を５００Ｗ以上乃至２０００Ｗ以下のいずれかに設定する。
このとき、混合ガスから酸素やヘリウムのプラズマが生じ、該プラズマ中の酸素の陽イオン４３やヘリウムの陽イオン４７は、サセプタ１２に生じたセルフバイアス電圧としての直流バイアス電圧やウエハＷの表面に生じた比較的薄いシース４５によってポリシリコン層４０に引き込まれ、特に、酸素の陽イオン４３がポリシリコン層４０の凸部を優先的にエッチングしてポリシリコン層４０を平坦化する。また、酸素のプラズマがポリシリコン層４０の表面に酸化層４６を形成する（図３（Ｂ））。
次いで、所定の時間が経過すると、混合ガスの処理室１５内部への導入を中止し、プラズマ生成用の高周波電力の印加を中止し、チャンバ１１内の圧力制御を中止して本処理を終了する。このとき、ポリシリコン層４０の凸部は除去されて該ポリシリコン層４０は平坦化されており、平坦化後のポリシリコン層４０の厚さと酸化層４６の厚さとの合計値は、平坦化前のポリシリコン層４０の厚さと殆ど変わらない。
本実施の形態に係る表面平坦化方法によれば、チャンバ１１内の圧力が１００ｍＴｏｒｒ以上乃至８００ｍＴｏｒｒ以下のいずれかに設定され、処理室１５内部へ導入される酸素ガス及びヘリウムガスの混合ガスにおけるヘリウムガスの流量比が５０％以上乃至９５％以下のいずれかに設定され、イオン引き込み用の高周波電力が印加されることなく、サセプタ１２へ印加されるプラズマ生成用の高周波電力の周波数が１３ＭＨｚ以上乃至１００ＭＨｚ以下のいずれかに設定され、且つその出力が５００Ｗ以上乃至２０００Ｗ以下のいずれかに設定されるので、ポリシリコン層４０の凸部が充分に除去されながらも、ポリシリコン層４０が過剰にエッチングされず、且つポリシリコン層４０には酸化層４６が形成される。その結果、ポリシリコン層４０の膜厚を維持してウエハＷの表面を平坦化することができる。
また、本実施の形態に係る表面平坦化方法において１つのチャンバ１１においてポリシリコン層４０の平坦化と酸化層４６の形成とを同時に行うことができるのは、第１の実施の形態と同様であり、本実施の形態に係る表面平坦化方法がトランジスタの製造に好適であることも第１の実施の形態と同様である。
上述した各実施の形態では、サセプタ１２にイオン引き込み用の高周波電力及びプラズマ生成用の高周波電力が印加される基板処理装置１０において実行される表面平坦化方法について説明したが、本発明に係る表面平坦化方法は、サセプタ１２にイオン引き込み用の高周波電力が印加され、シャワーヘッド２６の上部電極板２７にプラズマ生成用の高周波電力が印加される基板処理装置において実行されてもよい。
この場合、イオン引き込み用の高周波電力の周波数が１３ＭＨｚ以上であれば、該高周波電力の変動が速く、該変動に陽イオンが追従できないため、陽イオンをサセプタ１２へ引き込むために直流バイアス電圧（Ｖｄｃ）が所定値以上、例えば、５０Ｖ以上となるように、イオン引き込み用の高周波電力の出力等を調整するのが好ましい。
また、イオン引き込み用の高周波電力の周波数が１３ＭＨｚ未満であれば、該高周波電力の変動に陽イオンが追従することができるため、直流バイアス電圧を所定値以上にする必要はないが、混合ガスのプラズマ化を促進する必要があるため、サセプタ１２及びシャワーヘッド２６の間に印加される高周波電圧（Ｖｐｐ）が６００Ｖ〜８００Ｖのいずれかになるように、プラズマ生成用の高周波電力の出力等を調整するのが好ましい。
上述した各実施の形態に係る表面平坦化方法を実行する基板処理装置がプラズマエッチング処理を施す基板は、半導体デバイス用のウエハに限られず、ＬＣＤ（Liquid Crystal Display）等を含むＦＰＤ（Flat Panel Display）等に用いる各種基板や、フォトマスク、ＣＤ基板、プリント基板等であってもよい。
以上、本発明について、上記各実施の形態を用いて説明したが、本発明は上記各実施の形態に限定されるものではない。
本発明の目的は、上述した各実施の形態の機能を実現するソフトウェアのプログラムを記録した記憶媒体を、コンピュータ等に供給し、コンピュータのＣＰＵが記憶媒体に格納されたプログラムを読み出して実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラム自体が上述した各実施の形態の機能を実現することになり、プログラム及びそのプログラムを記憶した記憶媒体は本発明を構成することになる。
また、プログラムを供給するための記憶媒体としては、例えば、ＲＡＭ、ＮＶ−ＲＡＭ、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ（ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ）等の光ディスク、磁気テープ、不揮発性のメモリカード、他のＲＯＭ等の上記プログラムを記憶できるものであればよい。或いは、上記プログラムは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによりコンピュータに供給されてもよい。
また、コンピュータのＣＰＵが読み出したプログラムを実行することにより、上記各実施の形態の機能が実現されるだけでなく、そのプログラムの指示に基づき、ＣＰＵ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。
更に、記憶媒体から読み出されたプログラムが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部又は全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。
上記プログラムの形態は、オブジェクトコード、インタプリタにより実行されるプログラム、ＯＳに供給されるスクリプトデータ等の形態から成ってもよい。
次に、本発明の実施例について説明する。
実施例１
表面に厚さが４９２ｎｍのポリシリコン層４０を有するウエハＷを準備し、上述した図２の表面平坦化方法を実行した。このとき、チャンバ１１内の圧力を４００ｍＴｏｒｒに設定し、混合ガスにおけるアルゴンガスの流量比を９２％（酸素ガスの流量：１００ｓｃｃｍ、アルゴンガスの流量：１１００ｓｃｃｍ）に設定し、プラズマ生成用の高周波電力の周波数を４０ＭＨｚに設定し、該高周波電力の出力を８００Ｗに設定した。
図２の表面平坦化方法の実行後、ウエハＷを確認すると、該ウエハＷの中心部において、ポリシリコン層４０が平坦化されており、且つポリシリコン層４０の厚さと酸化層４６の厚さとの合計値が５０２ｎｍ（酸化層４６の厚さは３５ｎｍ）であり、ウエハＷの周縁部においてもポリシリコン層４０が平坦化されており、且つポリシリコン層４０の厚さと酸化層４６の厚さとの合計値が４９０ｎｍ（酸化層４６の厚さは３８ｎｍ）であることを確認した。なお、図２の表面平坦化方法の実行中、チャンバ１１内の電子密度が上昇していることも確認した。
実施例２
表面に厚さが４９２ｎｍのポリシリコン層４０を有するウエハＷを準備し、上述した図３の表面平坦化方法を実行した。このとき、チャンバ１１内の圧力を４００ｍＴｏｒｒに設定し、混合ガスにおけるヘリウムガスの流量比を９２％（酸素ガスの流量：１００ｓｃｃｍ、ヘリウムガスの流量：１１００ｓｃｃｍ）に設定し、プラズマ生成用の高周波電力の周波数を４０ＭＨｚに設定し、該高周波電力の出力を５００Ｗに設定した。
図３の表面平坦化方法の実行後、ウエハＷを確認すると、該ウエハＷの中心部において、ポリシリコン層４０が平坦化されており、且つポリシリコン層４０の厚さと酸化層４６の厚さとの合計値が４９２ｎｍ（酸化層４６の厚さは３４ｎｍ）であり、ウエハＷの周縁部においてもポリシリコン層４０が平坦化されており、且つポリシリコン層４０の厚さと酸化層４６の厚さとの合計値が４７８ｎｍ（酸化層４６の厚さは４６ｎｍ）であることを確認した。なお、図３の表面平坦化方法の実行中、チャンバ１１内の電子温度が上昇していることも確認した。
すなわち、図２や図３の表面平坦化方法により、ウエハＷにおいて表面のポリシリコン層４０の膜厚を維持してウエハＷの表面を平坦化することができることが分かった。
Ｗ ウエハ
１０ 基板処理装置
４０ ポリシリコン層
４３ 酸素の陽イオン
４４ アルゴンの陽イオン
４６ 酸化層

Claims (14)

  1. 処理室内においてポリシリコン層を表面に有する基板の表面平坦化方法であって、
    前記処理室内に酸素ガス及びアルゴンガスからなる混合ガスを導入し、
    前記処理室内に高周波電力を印加して前記導入された混合ガスを励起し、プラズマを生じさせ、
    前記生じたプラズマ中の陽イオンによって前記基板の表面をスパッタする表面平坦化方法において、
    前記処理室内の圧力は１００ｍＴｏｒｒ以上且つ８００ｍＴｏｒｒ以下（１３．３Ｐａ以上且つ１０６．６Ｐａ以下）であり、
    前記混合ガスにおけるアルゴンガスの流量比は５０％以上且つ９５％以下であり、
    前記高周波電力の周波数は１３ＭＨｚ以上且つ１００ＭＨｚ以下であることを特徴とする表面平坦化方法。
  2. 前記処理室内の圧力は４００ｍＴｏｒｒ以上且つ８００ｍＴｏｒｒ以下（５３．３Ｐａ以上且つ１０６．６Ｐａ以下）であることを特徴とする請求項１記載の表面平坦化方法。
  3. 前記処理室内の圧力は４００ｍＴｏｒｒ以上且つ６００ｍＴｏｒｒ以下（５３．３Ｐａ以上且つ８０．０Ｐａ以下）であることを特徴とする請求項２記載の表面平坦化方法。
  4. 前記混合ガスにおけるアルゴンガスの流量比は７０％以上且つ９５％以下であることを特徴とする請求項１乃至３のいずれか１項に記載の表面平坦化方法。
  5. 前記高周波電力の周波数は２７ＭＨｚ以上且つ６０ＭＨｚ以下であることを特徴とする請求項１乃至４のいずれか１項に記載の表面平坦化方法。
  6. 前記高周波電力の出力は５００Ｗ以上であることを特徴とする請求項１乃至５のいずれか１項に記載の表面平坦化方法。
  7. 前記高周波電力の出力は８００Ｗ以上であることを特徴とする請求項６記載の表面平坦化方法。
  8. 処理室内においてポリシリコン層を表面に有する基板の表面平坦化方法であって、
    前記処理室内に酸素ガス及びヘリウムガスからなる混合ガスを導入し、
    前記処理室内に高周波電力を印加して前記導入された混合ガスを励起し、プラズマを生じさせ、
    前記生じたプラズマ中の陽イオンによって前記基板の表面をスパッタする表面平坦化方法において、
    前記処理室内の圧力は１００ｍＴｏｒｒ以上且つ８００ｍＴｏｒｒ以下であり、
    前記混合ガスにおけるヘリウムガスの流量比は５０％以上且つ９５％以下であり、
    前記高周波電力の周波数は１３ＭＨｚ以上且つ１００ＭＨｚ以下であることを特徴とする表面平坦化方法。
  9. 前記処理室内の圧力は４００ｍＴｏｒｒ以上且つ８００ｍＴｏｒｒ以下であることを特徴とする請求項８記載の表面平坦化方法。
  10. 前記処理室内の圧力は４００ｍＴｏｒｒ以上且つ６００ｍＴｏｒｒ以下であることを特徴とする請求項９記載の表面平坦化方法。
  11. 前記混合ガスにおけるヘリウムガスの流量比は７０％以上且つ９５％以下であることを特徴とする請求項８乃至１０のいずれか１項に記載の表面平坦化方法。
  12. 前記高周波電力の周波数は２７ＭＨｚ以上且つ６０ＭＨｚ以下であることを特徴とする請求項８乃至１１のいずれか１項に記載の表面平坦化方法。
  13. 前記高周波電力の出力は５００Ｗ以上であることを特徴とする請求項８乃至１２のいずれか１項に記載の表面平坦化方法。
  14. 前記高周波電力の出力は８００Ｗ以上であることを特徴とする請求項１３記載の表面平坦化方法。
JP2010052956A 2010-03-10 2010-03-10 表面平坦化方法 Expired - Fee Related JP5551946B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010052956A JP5551946B2 (ja) 2010-03-10 2010-03-10 表面平坦化方法
US13/041,485 US20110220492A1 (en) 2010-03-10 2011-03-07 Surface planarization method
KR1020110021018A KR101828082B1 (ko) 2010-03-10 2011-03-09 표면 평탄화 방법
TW100108094A TWI540633B (zh) 2010-03-10 2011-03-10 Surface planarization method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010052956A JP5551946B2 (ja) 2010-03-10 2010-03-10 表面平坦化方法

Publications (2)

Publication Number Publication Date
JP2011187799A true JP2011187799A (ja) 2011-09-22
JP5551946B2 JP5551946B2 (ja) 2014-07-16

Family

ID=44558911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010052956A Expired - Fee Related JP5551946B2 (ja) 2010-03-10 2010-03-10 表面平坦化方法

Country Status (4)

Country Link
US (1) US20110220492A1 (ja)
JP (1) JP5551946B2 (ja)
KR (1) KR101828082B1 (ja)
TW (1) TWI540633B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783582B (zh) * 2016-12-22 2020-01-03 武汉华星光电技术有限公司 多晶硅薄膜处理方法、薄膜晶体管、阵列基板及显示面板
CN107910255A (zh) * 2017-11-03 2018-04-13 武汉新芯集成电路制造有限公司 一种提高晶圆界面悬挂键键合的方法
JP7378276B2 (ja) * 2019-11-12 2023-11-13 東京エレクトロン株式会社 プラズマ処理装置
CN114703461B (zh) * 2022-04-12 2024-03-15 浙江水晶光电科技股份有限公司 一种化合物薄膜及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207483B1 (en) * 2000-03-17 2001-03-27 Taiwan Semiconductor Manufacturing Company Method for smoothing polysilicon gate structures in CMOS devices
JP2002504752A (ja) * 1998-02-19 2002-02-12 アプライド マテリアルズ インコーポレイテッド 化学的および物理的エッチバックを用いて間隙充填ケイパビリティを改良する方法と装置
JP2009272657A (ja) * 2003-05-02 2009-11-19 Tokyo Electron Ltd プラズマ処理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4339300A (en) * 1977-07-25 1982-07-13 Noble Lowell A Process for smoothing surfaces of crystalline materials
US4214946A (en) * 1979-02-21 1980-07-29 International Business Machines Corporation Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant
US4465552A (en) * 1983-08-11 1984-08-14 Allied Corporation Method of selectively etching silicon dioxide with SF6 /nitriding component gas
US6740593B2 (en) * 2002-01-25 2004-05-25 Micron Technology, Inc. Semiconductor processing methods utilizing low concentrations of reactive etching components
US7160813B1 (en) * 2002-11-12 2007-01-09 Novellus Systems, Inc. Etch back process approach in dual source plasma reactors
US20090053903A1 (en) * 2004-08-31 2009-02-26 Tokyo Electron Limited Silicon oxide film forming method, semiconductor device manufacturing method and computer storage medium
KR100950470B1 (ko) * 2007-06-22 2010-03-31 주식회사 하이닉스반도체 반도체 메모리소자의 스토리지전극 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002504752A (ja) * 1998-02-19 2002-02-12 アプライド マテリアルズ インコーポレイテッド 化学的および物理的エッチバックを用いて間隙充填ケイパビリティを改良する方法と装置
US6207483B1 (en) * 2000-03-17 2001-03-27 Taiwan Semiconductor Manufacturing Company Method for smoothing polysilicon gate structures in CMOS devices
JP2009272657A (ja) * 2003-05-02 2009-11-19 Tokyo Electron Ltd プラズマ処理装置

Also Published As

Publication number Publication date
TW201207930A (en) 2012-02-16
KR20110102243A (ko) 2011-09-16
TWI540633B (zh) 2016-07-01
KR101828082B1 (ko) 2018-02-09
US20110220492A1 (en) 2011-09-15
JP5551946B2 (ja) 2014-07-16

Similar Documents

Publication Publication Date Title
CN106992121B (zh) 等离子体蚀刻方法
TWI515789B (zh) Substrate handling method
JP5728221B2 (ja) 基板処理方法及び記憶媒体
TWI518775B (zh) 蝕刻處理方法
JP5442403B2 (ja) 基板処理装置及びそのクリーニング方法並びにプログラムを記録した記録媒体
JP5357710B2 (ja) 基板処理方法，基板処理装置，プログラムを記録した記録媒体
JP5238556B2 (ja) 基板処理方法
US8420547B2 (en) Plasma processing method
JP5701654B2 (ja) 基板処理方法
JP2016197680A (ja) エッチング方法
JP5486970B2 (ja) 基板脱着方法及び基板処理装置
JP2009239014A (ja) 電極構造及び基板処理装置
JP5563860B2 (ja) 基板処理方法
JP5551946B2 (ja) 表面平坦化方法
JP5698558B2 (ja) 基板処理方法及び記憶媒体
JP4684924B2 (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP2007116031A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
US7655572B2 (en) Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, control program and computer storage medium
JP5677482B2 (ja) パーティクル付着抑制方法及び基板処理装置
JP2007005592A (ja) プラズマ処理方法、高速プラズマエッチング装置
JP2010114362A (ja) パーティクル付着抑制方法及び基板処理装置
JP4800077B2 (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140523

R150 Certificate of patent or registration of utility model

Ref document number: 5551946

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees