TWI515789B - Substrate handling method - Google Patents

Substrate handling method Download PDF

Info

Publication number
TWI515789B
TWI515789B TW100121732A TW100121732A TWI515789B TW I515789 B TWI515789 B TW I515789B TW 100121732 A TW100121732 A TW 100121732A TW 100121732 A TW100121732 A TW 100121732A TW I515789 B TWI515789 B TW I515789B
Authority
TW
Taiwan
Prior art keywords
bias
high frequency
plasma
negative
negative ion
Prior art date
Application number
TW100121732A
Other languages
English (en)
Other versions
TW201216356A (en
Inventor
Koichi Yatsuda
Hiromasa Mochiki
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201216356A publication Critical patent/TW201216356A/zh
Application granted granted Critical
Publication of TWI515789B publication Critical patent/TWI515789B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Description

基板處理方法
本發明係關於一種基板處理方法，係以脈衝波狀來施加電漿生成用高頻電力以及偏壓用高頻電力，使用該電漿來對基板施以既定之蝕刻處理。
對於以半導體晶圓為首之基板施行配線加工等之際，必須對基板施以微細之加工處理，而利用電漿之基板處理方法被廣為適用。
於此種基板處理方法中，為了因應反應性離子蝕刻(Reaction Ion Etching)處理中之加工形狀精緻化等要求，乃適用以脈衝波狀產生電漿之技術。藉由以脈衝波狀來產生電漿，可適切地控制電漿生成氣體之解離，從而可抑制過度蝕刻，可實現微細之加工。
此外，近年來，有人提議將以脈衝波狀施加電漿生成用高頻電力(以下稱為「源極RF」)而以脈衝波狀產生電漿之技術與以脈衝波狀施加偏壓用高頻電力(以下稱為「偏壓RF」)而以脈衝波狀的方式來控制電漿中之正離子的拉引之技術加以組合而成之同步脈衝控制(例如參照專利文獻1)。
習知技術文獻
專利文獻1　日本特開2000-311890號公報
另一方面，於反應性離子蝕刻處理中，伴隨電漿中之正離子被拉入半導體晶圓中，如圖7所示般，形成於對象膜70之洞71之底部會滯留正離子72，該滯留之正離子72會電氣性阻礙後續之正離子73到達洞71之底部，有時於洞71中，會變更後續正離子73之進路，從而洞71會歪斜，結果發生正離子所達成之蝕刻效率降低之問題。
另一方面，已知於同步脈衝控制方式之電漿蝕刻中，於停止(OFF)了施加源極RF之後，失去了電漿中能量之失活電子會暫時性地附著於中性分子、原子或是自由基來生成負離子。是以，為了將滯留於洞71之底部的正離子加以電性中和，乃檢討利用負離子來提高蝕刻效率。
本發明之目的在於提供一種基板處理方法，不會造成基於正離子之蝕刻效率降低，可有效利用負離子且可提高整體之蝕刻效率。
為了達成上述目的，申請專利範圍第1項之基板處理方法，係對於具備有：在內部產生電漿之處理室、配置於該處理室內而載置基板之載置台、以及對向配置於該載置台之電極而成之基板處理裝置當中之該處理室內施加電漿生成用高頻電力，而對該載置台施加頻率比該電漿生成用高頻電力為低之偏壓用高頻電力來對該基板施以電漿蝕刻處理；其特徵在於具備下述步驟：正離子蝕刻步驟，係分別以脈衝波形式來施加該電漿生成用高頻電力以及該偏壓用高頻電力，且一同施加該電漿生成用高頻電力以及該偏壓用高頻電力而藉由該電漿中之正離子來對該基板進行蝕刻處理；負離子生成步驟，係一同停止該電漿生成用高頻電力以及該偏壓用高頻電力之施加而於該處理室內產生負離子；以及負離子拉入步驟，係停止該電漿生成用高頻電力之施加，而施加該偏壓用高頻電力來將該負離子拉入該基板；其中該偏壓用高頻電力之負載比係大於該電漿生成用高頻電力之負載比。
申請專利範圍第2項之基板處理方法，係於申請專利範圍第1項之基板處理方法中，該偏壓用高頻電力之負載比為0.7～0.8，該電漿生成用高頻電力之負載比為0.5～0.6。
申請專利範圍第3項之基板處理方法，係於申請專利範圍第1或2項之基板處理方法中，該正離子蝕刻步驟係持續達該脈衝波之1/2周期以上。
申請專利範圍第4項之基板處理方法，係於申請專利範圍第1至3項中任一項之基板處理方法中，該負離子生成步驟係持續達該脈衝波之1/4周期以上。
申請專利範圍第5項之基板處理方法，係於申請專利範圍第1至3項中任一項之基板處理方法中，該負離子生成步驟係於10～30μsec間持續進行。
申請專利範圍第6項之基板處理方法，係於申請專利範圍第1至5項中任一項之基板處理方法中，依序反覆進行該正離子蝕刻步驟、該負離子生成步驟以及該負離子拉入步驟。
依據本發明，由於偏壓用高頻電力之負載比大於電漿生成用高頻電力之負載比，故可於歷經充分之時間來實行正離子蝕刻步驟之前提下來實行負離子拉入步驟。藉此，基於正離子之蝕刻效率不會降低，可有效利用負離子且可提高整體之蝕刻效率。
以下，針對本發明之實施形態參照圖式來詳細說明。
圖1係顯示適用本發明之基板處理方法之基板處理裝置之概略構成截面圖。此基板處理裝置係對基板施以既定之電漿蝕刻處理。
於圖1中，基板處理裝置10具有腔室11來收容作為基板之半導體晶圓W(以下稱為「晶圓」)，於腔室11內配置有用以載置晶圓W之圓柱狀晶座12。藉由腔室11之內側壁與晶座12之側面來形成側方排氣流路13。於側方排氣流路13之中途配置有排氣板14。
排氣板14為具有多數貫通孔之板狀構件，發揮將腔室11內部分隔為上部與下部之分隔板功能。以排氣板14所分隔之腔室11內部之上部(以下稱為「處理室」)15係如後述般產生電漿。此外，於腔室11內部之下部(以下稱為「排氣室(歧管)」)16則連接有用以將腔室11內氣體排出之排氣管17。排氣板14係用以捕捉或是反射於處理室15所產生之電漿以防止朝歧管16洩漏。
於排氣管17係連接著TMP(Turbo Molecular Pump)以及DP(Dry Pump)(皆省略圖示)，該等泵係將腔室11內抽真空來減壓至既定壓力。此外，腔室11內之壓力係藉由APC閥(省略圖示)來受到控制。
腔室11內之晶座12係經由第1整合器19而連接著第1高頻電源18，且經由第2整合器21連接著第2高頻電源20，第1高頻電源18係將相對低頻例如2MHz之偏壓用高頻電力(以下稱為「偏壓RF」)施加於晶座12，第2高頻電源20係將相對高頻例如60MHz之電漿生成用高頻電力(以下稱為「源極RF」)施加於晶座12。藉此，晶座12發揮電極之功能。此外，第1整合器19以及第2整合器21係降低來自晶座12之反射高頻電力而使得高頻電力對晶座12之施加效率能成為最大。
於晶座12之上部係配置著內部具有靜電電極板22之靜電夾(ESC)23。靜電夾23具有段差，係由陶瓷所構成。
於靜電電極板22係連接著直流電源24，一旦對靜電電極板22施加正的直流電壓，則於晶圓W之靜電夾23側之面(以下稱為「內面」)會產生負電位而於靜電電極板22與晶圓W之內面之間出現電位差，受此電位差所產生之庫倫力或是強森-拉貝克(Johnsen-Rahbek)力的影響，晶圓W會被吸附保持在靜電夾23。
此外，於靜電夾23係以包圍所吸附保持之晶圓W的方式使得聚焦環25載置於靜電夾23之段差中的水平部。聚焦環25係藉由例如Si、碳化矽(SiC)所構成。
於晶座12之內部設有例如在圓周方向上延伸之環狀冷媒流路26。冷媒流路26係從冷凝器單元(省略圖示)而經由冷媒用配管27來被循環供給低溫冷媒例如冷卻水、加爾登(Galden，註冊商標)。由冷媒所冷卻後之晶座12係經由靜電夾23來冷卻晶圓W以及聚焦環25。
靜電夾23之吸附保持著晶圓W之部分(以下稱為「吸附面」)開口有複數之熱傳導氣體供給孔28。熱傳導氣體供給孔28係經由熱傳導氣體供給管線29而連接著熱傳導氣體供給部(省略圖示)，熱傳導氣體供給部係將作為熱傳導氣體之He(氦)氣體經由熱傳導氣體供給孔28來供給於吸附面以及晶圓W之內面的間隙。對吸附面以及晶圓W之內面的間隙所供給之He氣體係將晶圓W之熱有效地傳遞至靜電夾23。
於腔室11之天花板部係以經由晶座12與處理室15之處理空間S而對向之方式配置有淋灑頭30。淋灑頭30係具有上部電極板31、以可裝卸此上部電極板31的方式所懸撐之冷卻板32、以及覆蓋冷卻板32之蓋體33。上部電極板31係由圓板狀構件所構成(具有貫通於厚度方向之多數氣體孔34)，係由半導電體之Si、SiC所構成。此外，於冷卻板32之內部設有緩衝室35，於緩衝室35係連接著氣體導入管36。
此外，於淋灑頭30之上部電極板31係連接著直流電源37，對上部電極板31施加負的直流電壓。此時，上部電極板31係釋放二次電子以防止於處理室15內部之晶圓W上的電子密度降低。所釋放之二次電子係從晶圓W上流往接地電極(接地環)38，接地電極38乃為於側方排氣流路13以包圍晶座12側面之方式所設之半導電體之碳化矽(SiC)或矽(Si)所構成者。
於此種構成之基板處理裝置10，從處理氣體導入管36供給至緩衝室35之處理氣體係經由上部電極板31之氣體孔34而導入處理室15內部，所導入之處理氣體係從第2高頻電源20經由晶座12而被施加於處理室15內部之源極RF所激發成為電漿。電漿中之正離子係藉由第1高頻電源18對晶座12所施加之偏壓RF而被拉向晶圓W，對晶圓W施以電漿蝕刻處理。
基板處理裝置10之各構成構件之動作係基板處理裝置10所具備之控制部(省略圖示)的CPU依據對應於電漿蝕刻處理之程式來控制。
使用此種基板處理裝置之脈衝控制方式的基板處理方法被認為有(1)源極RF之脈衝波相位與偏壓RF之脈衝波相位無相位差之同步脈衝控制，(2)偏壓RF之脈衝波相位相對於源極RF之脈衝波相位朝後方挪移之脈衝控制，以及(3)偏壓RF之脈衝波相位相對於源極RF之脈衝波相位朝前方挪移之脈衝控制。
圖2係顯示適用脈衝控制方式之基板處理方法中之各種樣態之控制製程圖。圖2(A)係顯示源極RF之脈衝波相位與偏壓RF之脈衝波相位無相位差之情況，圖2(B)係顯示偏壓RF之脈衝波相位相對於源極RF之脈衝波相位朝後方挪移1/4周期之情況，圖2(C)係顯示偏壓RF之脈衝波相位相對於源極RF之脈衝波相位朝前方挪移1/4周期之情況。
於圖2(A)中，源極RF與偏壓RF之脈衝波相位為同步，源極RF與偏壓RF係同時ON、OFF。從而，當源極RF為ON之情況下，正離子會因為偏壓RF而被拉入晶圓W來實行基於正離子之高效率蝕刻。此種情況下，於源極RF經OFF後所暫時生成之負離子，由於偏壓RF呈OFF狀態，故只會存在於電漿中而不會被拉入晶圓W。從而，滯留於洞底部之正離子不會被電性中和。
於圖2(B)中，偏壓RF之脈衝波相位相對於源極RF之脈衝波相位朝後方挪移1/4周期，於源極RF成為ON之後使得偏壓RF成為ON，接著，於源極RF成為OFF之後使得偏壓RF成為OFF，反覆進行如此之控制。於此種情況下，在源極RF與偏壓RF皆為ON之狀態下實行基於正離子之高效率蝕刻，在源極RF為OFF而偏壓RF為ON之狀態下實行基於被拉入偏壓RF之正離子之中效率蝕刻，在源極RF為ON而偏壓RF為OFF之狀態下實行基於以起因於源極RF而於晶座12所產生之自偏壓電壓而被拉入之正離子之低效率蝕刻。但是，在源極RF成為OFF經過暫時後，於生成負離子之時偏壓RF為OFF，故負離子不會被拉入晶圓W。從而，無法將滯留於洞底部之正離子予以電性中和。進而，相較於圖2(A)之情況，由於基於正離子之高效率蝕刻之時間帶變短，故蝕刻效率較圖2(A)之情況係變低。
其次，於圖2(C)中，偏壓RF之脈衝波相位相對於源極RF之脈衝波相位朝前方挪移1/4周期，於偏壓RF成為ON之後使得電漿生成用RF成為ON，接著，於偏壓RF成為OFF之後使得源極RF成為OFF，而反覆如此之控制。於此種情況下，在源極RF與偏壓RF皆為ON之狀態下實行基於正離子之高效率蝕刻，於源極RF為ON而偏壓RF為OFF之狀態下，實行基於因自偏壓電壓而被拉入之正離子之低效率蝕刻。此外，在源極RF成為OFF經過暫時後，於生成負離子之時，由於對應於下一脈衝波之偏壓RF成為ON，故電漿中之負離子會因為偏壓RF而被拉入晶圓。
亦即，於圖2(C)中，雖可實現基於負離子對正離子之電性中和，但基於正離子之高效率蝕刻之時間帶相較於圖2(A)之情況變短，故整體之蝕刻效率係較圖2(A)之情況變低。
本發明者著眼於電漿中所生成之負離子，基於以此可有效利用之負離子來提升整體之蝕刻效率的目的，而針對負離子之動靜與源極RF以及偏壓RF之ON、OFF的時機等不斷努力研究之結果，發現若設置正離子蝕刻步驟(電漿生成用高頻電力以及偏壓用高頻電力分別以脈衝波狀來施加，而一同施加電漿生成用高頻電力與偏壓用高頻電力)、負離子生成步驟(使得電漿生成用高頻電力以及偏壓用高頻電力之施加均停止)、以及負離子拉入步驟(僅施加偏壓用高頻電力而將負離子拉入基板)，使得偏壓用高頻電力之負載比大於電漿生成用高頻電力之負載比，則可有效利用負離子並提高整體之蝕刻效率，乃完成了本發明。
圖3係顯示本發明之實施形態之基板處理方法中之控制製程圖。
於圖3中，源極RF與偏壓RF分別以脈衝波狀來施加，在源極RF與偏壓RF之施加均停止(OFF)之負離子生成步驟3c之尾流設有僅施加(ON)偏壓RF之負離子拉入步驟3a。此外，於負離子拉入步驟3a之尾流設有源極RF以及偏壓RF均為ON之正離子蝕刻步驟3b。負離子生成步驟3c、負離子拉入步驟3a以及正離子蝕刻步驟3b係依序反覆進行。
首先，針對負離子生成步驟3c中之負離子生成機制來詳細說明。
圖4係顯示負離子生成機制之說明圖。此外，圖4中下方之圖，實線表示電子溫度(Te)，虛線表示負離子密度。
於圖4中，一旦源極RF從OFF切換為ON(從圖3之負離子拉入步驟3a切換為正離子蝕刻步驟3b)，則會產生電漿並使得處理室內之電子溫度(Te)上升，電子以及正離子密度變高，在電子以及正離子密度高之狀態下實行基於正離子之高效率蝕刻。
於電漿中雖存在主要從處理氣體所產生之電子、正離子以及自由基，惟一旦正離子蝕刻步驟3b結束，源極RF成為OFF，則電子會失去能量，電子溫度會降低。然後，因電子溫度降低而失活、能量變低之電子無法單獨存在而會附著在浮遊於處理室15內之中性分子、原子或是自由基，從而生成例如F-、CF-等負離子。此時，電漿會成為正離子與負離子相混之離子-離子電漿。
由於電子對分子或自由基之附著乃電子和分子或是自由基衝撞而進行者，故負離子之生成速度慢，負離子在源極RF成為OFF之後慢慢地生成而增加。從而，於源極RF成為OFF之後，一旦未經過既定時間例如10～30μsec，即便偏壓RF成為ON，可拉入晶圓W之負離子密度仍低，故無法進行正離子之電性中和。是以，於本實施形態，在源極RF成為OFF之後，係於經過既定時間使得負離子密度變高後使得對應於下一脈衝波之偏壓RF成為ON。
其次，針對本實施形態中特徵部分之負離子拉入步驟3a做詳細說明。
於源極RF以及偏壓RF皆成為OFF之負離子生成步驟結束後，僅使得無關於電漿生成之偏壓RF成為ON來移往負離子拉入步驟3a。在負離子拉入步驟3a，由於源極RF成為OFF，故不會發生源極RF所致自偏壓電壓。從而，拉入負離子之偏壓電壓乃由偏壓RF所致者所主宰，其電位係以±0之管線為中心而朝正側以及負側反覆振幅。
圖5係顯示負離子拉入步驟3a中之偏壓電壓變化之圖，該偏壓電壓係和正離子蝕刻步驟3b中之偏壓電壓圖作比較而表示者。
於圖5中，施加源極RF以及偏壓RF來實行電漿蝕刻處理之情況(圖5中下方之圖)，處理室內之電子溫度變高，處理室內產生電漿。從而，為了和所產生之電漿取得平衡，於晶圓W產生負電位之偏壓電壓。此偏壓電壓之電位係在負區域反覆振幅。
相對於此，於負離子拉入步驟3a，源極RF成為OFF，由於電子密度充分降低、電漿變稀，故偏壓電壓之電位於±0之管線移動，該電位係以±0之管線為中心而上下產生振幅(圖5中上方之圖)。然後，在偏壓電壓之電位在正區域產生振幅之際，負離子被拉入晶圓W之對象膜，在負區域產生振幅之際，正離子被拉入晶圓W之對象膜。
此處，於負離子拉入步驟3a中，針對被拉入晶圓W之對象膜的負離子作用來說明。
圖6係顯示本實施形態之負離子作用之說明圖。
於圖6中，於晶圓W之對象膜60所形成之洞61的底部，基於正離子之正離子蝕刻步驟3b的蝕刻結果會滯留著正離子62。在此狀態下，若進一步持續基於正離子之蝕刻，由於應被納入對象膜60之正離子63會和滯留在洞61底部之正離子62產生互斥，有蝕刻無法順利進行之虞。
另一方面，於正離子蝕刻步驟3b前段設置僅使得偏壓RF成為ON之負離子拉入步驟3a，將處理室內之負離子64拉入晶圓W之對象膜60，藉此，滯留於洞61底部之正離子62受到電性中和。
如此般，利用負離子64來中和晶圓W之對象膜60中的正電荷，後續的正離子63變得容易進入洞61，故正離子蝕刻步驟3b中之蝕刻可順利地進行。
如此般，於本實施形態中，在正離子蝕刻步驟3b結束後，使得源極RF以及偏壓RF皆成為OFF，讓電漿之電子溫度(Te)充分降低，藉此在處理室內漸漸地生成負離子(負離子生成步驟3c)。其次，僅使得偏壓RF成為ON來將生成於處理室15內之負離子拉入對象膜60(負離子拉入步驟3a)。之後，使得源極RF成為ON來實行基於正離子之高效率蝕刻(正離子蝕刻步驟3b)，以下，依序反覆進行負離子生成步驟3c、負離子拉入步驟3a以及正離子蝕刻步驟3b，對晶圓W之對象膜60施以既定之蝕刻處理。
依據本實施形態，偏壓RF之負載比係設定為例如0.7～0.8、較佳設定為0.75，源極RF之負載比係設定為例如0.5～0.6、較佳設定為0.5。若將偏壓RF之負載比設定為大於源極RF之負載比，則拉入負離子來中和洞底部之正電荷之後，可充分確保正離子蝕刻步驟中之蝕刻時間，藉此可提高整體之蝕刻效率。於此種情況下，源極RF以及偏壓RF中之脈衝波的頻率為相同，例如控制於1kHz～20kHz。
於本實施形態，正離子蝕刻步驟3b以持續達脈衝波之1/2周期以上為佳。藉此，可充分確保正離子蝕刻步驟之期間來提高整體之蝕刻效率。
於本實施形態，負離子生成步驟3c以持續達脈衝波之1/4周期以上為佳。藉此，可確實生成負離子，於之後之負離子拉入步驟3a，可將負離子高效率地拉入晶圓W之對象膜。
於本實施形態，至處理室15內之電子溫度充分下降、負離子可充分生成之時間為例如10～30μsec間。從而，負離子生成步驟3c以確保10～30μsec間為佳。亦即，較佳為源極RF以及偏壓RF皆成為OFF而於正離子蝕刻步驟3b結束後，確保並持續10～30μsec間之負離子生成步驟3c之後，使得偏壓RF成為ON來移往負離子拉入步驟3a。藉此，可充分確保負離子之生成時間，於之後之負離子拉入步驟3a，可將負離子高效率地拉入晶圓W之對象膜60的洞61內，可將滯留之正離子62加以中和。
於此種情況下，偏壓RF之頻率以不會生成電漿之頻率例如4MHz以下為佳。藉此，負離子可追隨偏壓頻率之變動，從而可提升負離子之拉入效率。此外，負離子生成步驟3c可想成是正離子之量減少至處理室內之電漿變稀而電子溫度降低、自偏壓電壓從負區域移往±0之管線附近之程度所需要之時間。
於本實施形態，基板處理裝置係使用了下部RF雙頻裝置，惟本發明不限於下部RF雙頻裝置，亦可於上下RF雙頻裝置中實行。
以上，針對本發明係使用實施形態做了說明，惟本發明不限定於上述實施形態。
此外，於上述之實施形態，被施以電漿處理之基板不限於半導體元件用晶圓，亦可為包含LCD(Liquid Crystal Display)之FPD(Flat Panel Display)等所使用之各種基板、光罩、CD基板、印刷基板等。
此外，本發明之目的亦可藉由下述方式來達成：將記憶有用以實現上述各實施形態功能之軟體程式碼之記憶媒體供給於系統或是裝置，該系統或是裝置之電腦(或是CPU、MPU等)讀取出儲存在記憶媒體中之程式碼並實行。
於此種情況下，從記憶媒體讀取出之程式碼本身實現上述實施形態之功能，該程式碼以及記憶著該程式碼之記憶媒體乃構成本發明。
此外，作為用以供給程式碼之記憶媒體，可使用例如軟碟(註冊商標)、硬碟、光磁碟、CD-ROM、CD-R、CDRW、DVD-ROM、DVD-RAM、DVD-RW、DVD+RW等光碟、磁碟、非揮發性記憶卡、ROM等。或是，亦可經由網路來下載程式碼。
此外，不僅藉由實行電腦所讀取出之程式碼來實現上述實施形態之功能，也包括基於該程式碼之指令，在電腦上運作中之OS(作業系統)等進行實際處理之一部份或是全部，藉由該處理來實現上述各實施形態之功能的情況。
再者，也包括下述情況：從記憶媒體所讀取出之程式碼在寫入於插在電腦上之功能擴充板或連接於電腦之功能擴充單元所具備之記憶體之後，基於該程式碼之指令，於擴充板或擴充單元具備該擴充功能之CPU等進行實際處理之一部份或是全部，藉由該處理來實現上述各實施形態之功能。
10‧‧‧基板處理裝置
11‧‧‧處理室
12‧‧‧晶座
30‧‧‧淋灑頭
60‧‧‧對象膜
61‧‧‧洞
62‧‧‧正離子
63‧‧‧正離子
64‧‧‧負離子
圖1係顯示適用本發明之基板處理方法之基板處理裝置概略構成的截面圖。
圖2(A)~(C)係顯示適用脈衝控制方式之基板處理方法中各種樣態之控制製程之圖。
圖3係顯示本發明之實施形態之基板處理方法中之控制製程之圖。
圖4係顯示生成負離子之機制之說明圖。
圖5係顯示負離子拉入步驟中之偏壓電壓變化之圖，係將該偏壓電壓和正離子蝕刻步驟中之偏壓電壓之圖加以比較表示。
圖6係顯示本發明之實施形態中之負離子作用之說明圖。
圖7係顯示習知之基板處理方法中之正離子之陰影效應(shading effect)之說明圖。
3a．．．負離子拉入步驟
3b．．．正離子蝕刻步驟
3c．．．負離子生成步驟

Claims (6)

  1. 一種基板處理方法，係對於具備有在內部產生電漿之處理室、配置於該處理室內而載置基板之載置台、以及對向配置於該載置台之電極之基板處理裝置當中之該處理室內施加電漿生成用高頻電力，而對該載置台施加頻率比該電漿生成用高頻電力為低之偏壓用高頻電力來對該基板施以電漿蝕刻處理；其特徵在於具備下述步驟：正離子蝕刻步驟，係分別以脈衝波形式來施加該電漿生成用高頻電力以及該偏壓用高頻電力，且一同施加該電漿生成用高頻電力以及該偏壓用高頻電力而藉由該電漿中之正離子來對該基板進行蝕刻處理；負離子生成步驟，係一同停止該電漿生成用高頻電力以及該偏壓用高頻電力之施加而於該處理室內產生負離子；以及負離子拉入步驟，係停止該電漿生成用高頻電力之施加，而施加該偏壓用高頻電力來將該負離子拉入該基板；其中該偏壓用高頻電力之負載比係大於該電漿生成用高頻電力之負載比；於該正離子蝕刻步驟結束後立即開始該負離子生成步驟，於將該負離子拉入基板之負離子拉入步驟結束後立即開始該正離子蝕刻步驟。
  2. 如申請專利範圍第1項之基板處理方法，其中該偏壓用高頻電力之負載比為0.7~0.8，該電漿生成用高頻電力之負載比為0.5~0.6。
  3. 如申請專利範圍第1項之基板處理方法，其中該正離子蝕刻步驟係持續達該脈衝波之1/2周期以上。
  4. 如申請專利範圍第1項之基板處理方法，其中該負離子生成步驟係持續達該脈衝波之1/4周期以上。
  5. 如申請專利範圍第1項之基板處理方法，其中該負離子生成步驟係於10~30μsec間持續進行。
  6. 如申請專利範圍第1至5項中任一項之基板處理方法，係依序反覆進行該正離子蝕刻步驟、該負離子生成步驟以及該負離子拉入步驟。
TW100121732A 2010-06-23 2011-06-22 Substrate handling method TWI515789B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010142740A JP5558224B2 (ja) 2010-06-23 2010-06-23 基板処理方法

Publications (2)

Publication Number Publication Date
TW201216356A TW201216356A (en) 2012-04-16
TWI515789B true TWI515789B (zh) 2016-01-01

Family

ID=45352947

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100121732A TWI515789B (zh) 2010-06-23 2011-06-22 Substrate handling method

Country Status (5)

Country Link
US (1) US8685267B2 (zh)
JP (1) JP5558224B2 (zh)
KR (1) KR101807558B1 (zh)
CN (1) CN102299068B (zh)
TW (1) TWI515789B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11978611B2 (en) 2009-05-01 2024-05-07 Advanced Energy Industries, Inc. Apparatus with switches to produce a waveform
WO2014036000A1 (en) * 2012-08-28 2014-03-06 Advanced Energy Industries, Inc. Wide dynamic range ion energy bias control; fast ion energy switching; ion energy control and a pulsed bias supply; and a virtual front panel
US9269587B2 (en) * 2013-09-06 2016-02-23 Applied Materials, Inc. Methods for etching materials using synchronized RF pulses
JP6162016B2 (ja) 2013-10-09 2017-07-12 東京エレクトロン株式会社 プラズマ処理装置
JP6374647B2 (ja) 2013-11-05 2018-08-15 東京エレクトロン株式会社 プラズマ処理装置
JP6312405B2 (ja) 2013-11-05 2018-04-18 東京エレクトロン株式会社 プラズマ処理装置
JP6180890B2 (ja) * 2013-11-08 2017-08-16 株式会社日立ハイテクノロジーズ プラズマ処理方法
GB201406135D0 (en) 2014-04-04 2014-05-21 Spts Technologies Ltd Method of etching
KR102222902B1 (ko) 2014-05-12 2021-03-05 삼성전자주식회사 플라즈마 장비 및 이를 이용한 반도체 소자의 제조 방법
JP6512962B2 (ja) 2014-09-17 2019-05-15 東京エレクトロン株式会社 プラズマ処理装置
US10115567B2 (en) 2014-09-17 2018-10-30 Tokyo Electron Limited Plasma processing apparatus
KR101700391B1 (ko) 2014-11-04 2017-02-13 삼성전자주식회사 펄스 플라즈마의 고속 광학적 진단 시스템
JP6449674B2 (ja) 2015-02-23 2019-01-09 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6789721B2 (ja) * 2016-08-12 2020-11-25 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP6643212B2 (ja) * 2016-09-16 2020-02-12 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法
JP6770868B2 (ja) 2016-10-26 2020-10-21 東京エレクトロン株式会社 プラズマ処理装置のインピーダンス整合のための方法
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
US11114306B2 (en) 2018-09-17 2021-09-07 Applied Materials, Inc. Methods for depositing dielectric material
CN111146086B (zh) * 2018-11-05 2024-05-03 东京毅力科创株式会社 蚀刻方法和等离子体处理装置
JP7481823B2 (ja) * 2018-11-05 2024-05-13 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
JP7451540B2 (ja) 2019-01-22 2024-03-18 アプライド マテリアルズ インコーポレイテッド パルス状電圧波形を制御するためのフィードバックループ
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
US11545341B2 (en) 2019-10-02 2023-01-03 Samsung Electronics Co., Ltd. Plasma etching method and semiconductor device fabrication method including the same
US20210210355A1 (en) * 2020-01-08 2021-07-08 Tokyo Electron Limited Methods of Plasma Processing Using a Pulsed Electron Beam
JP7504686B2 (ja) 2020-07-15 2024-06-24 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US11462389B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Pulsed-voltage hardware assembly for use in a plasma processing system
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US20220399185A1 (en) 2021-06-09 2022-12-15 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11776788B2 (en) 2021-06-28 2023-10-03 Applied Materials, Inc. Pulsed voltage boost for substrate processing
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US11694876B2 (en) 2021-12-08 2023-07-04 Applied Materials, Inc. Apparatus and method for delivering a plurality of waveform signals during plasma processing
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079372A (ja) * 1996-09-03 1998-03-24 Matsushita Electric Ind Co Ltd プラズマ処理方法及びプラズマ処理装置
JP2000058292A (ja) * 1998-08-04 2000-02-25 Matsushita Electron Corp プラズマ処理装置及びプラズマ処理方法
KR100317915B1 (ko) * 1999-03-22 2001-12-22 윤종용 플라즈마 식각 장치
JP2001313284A (ja) * 2000-02-21 2001-11-09 Hitachi Ltd プラズマ処理方法および装置
JP2001358129A (ja) * 2000-06-16 2001-12-26 Matsushita Electric Ind Co Ltd プラズマ処理方法及びプラズマ処理装置
US7435926B2 (en) * 2004-03-31 2008-10-14 Lam Research Corporation Methods and array for creating a mathematical model of a plasma processing system
US20080119055A1 (en) 2006-11-21 2008-05-22 Lam Research Corporation Reducing twisting in ultra-high aspect ratio dielectric etch
JP5514413B2 (ja) * 2007-08-17 2014-06-04 東京エレクトロン株式会社 プラズマエッチング方法
KR101510775B1 (ko) * 2008-11-24 2015-04-10 삼성전자주식회사 동기식 펄스 플라즈마 에칭 장비
US8382999B2 (en) * 2009-03-26 2013-02-26 Applied Materials, Inc. Pulsed plasma high aspect ratio dielectric process
KR101286242B1 (ko) * 2009-12-14 2013-07-15 삼성전자주식회사 반도체 소자 제조 방법

Also Published As

Publication number Publication date
KR101807558B1 (ko) 2017-12-11
KR20110139660A (ko) 2011-12-29
US20110318933A1 (en) 2011-12-29
JP2012009544A (ja) 2012-01-12
TW201216356A (en) 2012-04-16
JP5558224B2 (ja) 2014-07-23
CN102299068A (zh) 2011-12-28
CN102299068B (zh) 2014-07-23
US8685267B2 (en) 2014-04-01

Similar Documents

Publication Publication Date Title
TWI515789B (zh) Substrate handling method
US10032611B2 (en) Connection control method
JP5442403B2 (ja) 基板処理装置及びそのクリーニング方法並びにプログラムを記録した記録媒体
TWI520260B (zh) Substrate adsorption method, substrate disconnection method and substrate processing device
US10043637B2 (en) Plasma processing apparatus and particle adhesion preventing method
JP5701654B2 (ja) 基板処理方法
TW201001530A (en) Electrode structure and substrate processing apparatus
TW201030797A (en) Plasma processing apparatus and constituent part thereof
JP2007242870A (ja) 基板処理装置、基板吸着方法及び記憶媒体
JP2019160816A (ja) プラズマ処理方法及びプラズマ処理装置
TW202025289A (zh) 電漿處理裝置及電漿處理方法
JP5551946B2 (ja) 表面平坦化方法
JP5179219B2 (ja) 付着物除去方法及び基板処理方法
JP6851270B2 (ja) 静電吸着方法
JP4684924B2 (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
KR102427971B1 (ko) 플라즈마 처리 방법
JP5596082B2 (ja) 基板吸着離脱方法及び基板処理方法
JP2010114362A (ja) パーティクル付着抑制方法及び基板処理装置
TW202422755A (zh) 蝕刻裝置、及蝕刻方法
JP2016105490A (ja) 基板処理装置及びその制御方法